JPH0593105U - 非可逆回路素子 - Google Patents

Abstract

(57)【要約】 【目的】 各中心導体に整合回路素子を接続する際の作
業性を改善して自動機による実装を可能にでき、生産性
を向上できるとともに、製造コストを低減できる非可逆
回路素子を提供する。 【構成】 フェライト６の両主面に該フェライト６を挟
んで対向するよう複数の中心導体７を巻回するととも
に、各中心導体７を電気的絶縁状態に、かつ所定間隔ご
とに交差させて配置し、上記各中心導体７の一端部７ａ
を整合回路素子１７〜２０に接続し、他端部７ｂをアー
スに接続して非可逆回路素子１を構成する場合に、ポー
ト電極１２ａ〜１２ｃ及びアース電極１１が形成された
平板状の電極基板１０を用い、この電極基板１０に中心
導体７及び整合回路素子１７〜２０を配置し、各中心導
体７の他端部７ｂを上記アース電極１１に接続するとと
もに、一端部７ａ及び上記整合回路素子１７〜２０を上
記ポート電極１２ａ〜１２ｃに接続する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＶＨＦ，ＵＨＦ，及びＳＨＦ帯域で採用される非可逆回路素子、例 えばアイソレータ，サーキュレータに関し、特に各中心導体に整合回路素子を接 続する際の作業性を改善して自動機の採用を可能にでき、生産性を向上できると ともに、製造コストを低減できるようにした構造に関する。

【０００２】

【従来の技術】

一般に、アイソレータ，サーキュレータは、信号の伝送方向のみ通過させ、逆 方向への伝送を阻止する機能を有しており、例えば携帯電話，自動車電話等の移 動通信機器に不可欠な部品である。このアイソレータは、主として磁性体製金属 ケース内にフェライトと中心導体とからなるフェライト素子及び永久磁石を収容 し、該永久磁石によりフェライト素子に直流磁界を印加するように構成されてい る。このようなアイソレータは、その用途からして小型，軽量であることが要求 されている。この要求に応えるには、フェライトの直径を小さくすることが考え られるが、このようにすると中心導体の長さも短くなることから、中心導体の持 つインダクタンス値が小さくなり電気的特性が悪化する。

【０００３】 このような電気的特性を悪化させることなくフェライトを小径化できるものと して、図４及び図５に示すようなフェライト素子が提案されている。このフェラ イト素子３３は、帯状の金属板を略コ字状に折り曲げて中心導体３０を形成し、 この各中心導体３０をフェライト３１の両主面３１ａ，３１ｂに巻回させて挿着 し、かつ絶縁シート３２を介して互いに120 度の角度をなすよう交差させて構成 されている。この構造によれば、フェライト３１の両主面３１ａ，３１ｂに中心 導体３０を巻回したので、それだけ中心導体３０の有効長さを長くできることか ら、インダクタンス値を確保しながら、フェライト３１を小径化でき、上述の小 型化, 軽量化に貢献できる。また、上記フェライト素子３３を用いてアイソレー タを構成する場合、従来、上記２つの中心導体３０の一端部３０ａに整合回路用 チップコンデンサＣ１，Ｃ２を接続し、残りの中心導体３０の一端部３０ａにチ ップコンデンサＣ３，及び終端チップ抵抗Ｒを接続するとともに、これらを例え ばアース板３４，あるいは金属ケースに接続する。また上記各中心導体３０の他 端部３０ｂを上記アース板３４に接続する構造が採用されている。

【０００４】

【考案が解決しようとする課題】

ところが上記従来のアイソレータでは、各中心導体３０にチップコンデンサＣ １〜Ｃ３，チップ抵抗Ｒを直接接続するという手間のかかる作業となることから 、生産性が低く、製造コストが上昇するという問題がある。

【０００５】 本考案は、上記従来の問題点を解決するためになされたもので、中心導体に整 合回路素子を接続する際の作業性を向上して自動機の採用を可能にでき、ひいて は生産性を向上できる非可逆回路素子を提供することを目的としている。

【０００６】

【課題を解決するための手段】

そこで本考案は、フェライトの両主面に該フェライトを挟んで対向するよう複 数の中心導体を巻回するとともに、各中心導体を電気的絶縁状態に、かつ所定間 隔ごとに交差させて配置し、上記各中心導体の一端部を整合回路素子に接続する とともに他端部をアースに接続してなる非可逆回路素子において、ポート電極及 びアース電極が形成された平板状の電極基板に、上記フェライトの中心導体及び 整合回路素子を配置し、各中心導体の他端部を上記アース電極に接続するととも に、一端部及び上記整合回路素子を上記ポート電極に接続したことを特徴として いる。

【０００７】 ここで、上記電極基板には、例えば、絶縁樹脂に金属部材をインサート形成し て各電極を形成したもの、またプリント基板や誘電体基板に電極ペーストをスク リーン印刷した後、焼き付けて各電極を形成したものが採用できる。

【０００８】

【作用】 本考案に係る非可逆回路素子によれば、ポート電極，アース電極が形成された 電極基板を用い、この基板上のポート電極に整合回路素子と各中心導体の一端部 を接続したので、これを組立てるには上記電極基板のポート電極，アース電極に クリーム半田をスクリーン印刷し、この各電極に整合回路素子，フェライト素子 を、例えばチップマウンター等の自動機で配置し、これをリフロー半田付けする ことによって行うことができる。その結果、従来のような各中心導体に整合回路 素子を直接接続するという手間のかかる作業を不要にでき、それだけ生産性を向 上できるとともに、製造コストを低減できる。

【０００９】

【実施例】

以下、本考案の実施例を図について説明する。 図１及び図２は本考案の一実施例による非可逆回路素子を説明するための図で あり、本実施例では集中定数型のアイソレータに適用した場合を例にとって説明 する。 図において、１は集中定数型のアイソレータであり、これは磁性体金属からな る下部ヨーク２内にフェライト素子３を配設し、この下部ヨーク２に同じく磁性 体金属からなる上部ヨーク４を装着して磁気閉回路を構成するとともに、上記上 部ヨーク４の裏面に永久磁石５を貼着し、該永久磁石５により上記フェライト素 子３に直流磁界を印加するように構成されている。

【００１０】 上記フェライト素子３は円板状のフェライト６の上面，及び下面に、該フェラ イト６を挟んで対向する３本の中心導体７を挿着して構成されている。この各中 心導体７は、帯状の金属板を略コ字状に折り曲げ形成されたもので、各中心導体 ７は上記フェライト６の両面の直径方向に延び、かつ絶縁シート８を介して互い に120 度の角度をなして交差状に配置されている。また、上記各中心導体７の一 端部７ａはフェライト６から外方に延びており、この一端部７ａは下方に段状に 折り曲げ形成されている。また上記各中心導体７の他端部７ｂはフェライト６か ら外方に少し突出しており、この他端部７ｂは上方に段状に折り曲げ形成されて いる。

【００１１】 また、上記下部ヨーク２の底壁上には、本実施例の特徴をなす電極基板１０が 配設されている。この電極基板１０は平板状のもので、これは樹脂部材に後述す る各電極に応じた形状の金属部材をインサート形成して製造されたものである。 上記電極基板１０の中央部には凹部１０ａが凹設されており、この凹部１０ａ内 には上記フェライト素子３が挿入されている。この凹部１０ａはフェライト素子 ３を位置決めするとともに、該フェライト６の下面の各中心導体７の重なり部分 と絶縁シート８による厚さを吸収するためのものである。

【００１２】 上記電極基板１０の凹部１０ａの周縁部にはアース電極１１が120 度の間隔を あけて形成されており、この各アース電極１１は電極基板１０の下面に導出して 上記下部ヨーク２に接続されている。また、上記電極基板１０の各アース電極１ １の外側には、該電極１１との間にギャップを設けて第１〜第３ポート電極１２ ａ〜１２ｃが形成されている。この各ポート電極１２ａ〜１２ｃとアース電極１ １との間には溝部１３が形成されており、この溝部１３により両電極同士がショ ートするのを防止している。

【００１３】 また、上記電極基板１０の左, 右側面の第１，第２ポート電極１２ａ，１２ｂ に対応する部分には入出力端子１４が形成されており、この各入出力端子１４は 上記各ポート電極１２ａ，１２ｂに接続されている。また、上記電極基板１０の 左, 右側面の第３ポート電極１２ｃに対応する部分にはアース端子１５が形成さ れており、この各アース端子１５は電極基板１０上面の第３ポート電極１２ｃに 近接して延びている。この各入出力端子１４，アース端子１５は下部ヨーク２の 開口２ａから外方に露出している。さらに上記電極基板１０の一側縁の両端部に は上記下部ヨーク２に接続されるアース電極１６が形成されており、この両アー ス電極１６と上記第１，第２ポート電極１２ａ，１２ｂとの間にはギャップが形 成されている。

【００１４】 そして、上記電極基板１０の第１，第２ポート電極１２ａ，１２ｂには、それ ぞれチップコンデンサ１７，１８の一方の電極が接続されており、他方の電極は 上記アース電極１６に接続されている。また第３ポート電極１２ｃの一端部には チップコンデンサ１９の一方の電極が接続されており、他方の電極はアース端子 １５に接続されている。さらに上記第３ポート電極１２ｃの他端部には終端チッ プ抵抗２０の一方の電極が接続されており、他方の電極はアース端子１５に接続 されている。

【００１５】 また、上記電極基板１０の第１〜第３ポート電極１２ａ〜１２ｃには上記フェ ライト素子３の各中心導体７の一端部７ａが接続されており、これにより各中心 導体７の一端部７ａはポート電極１２ａ〜１２ｃを介して各チップコンデンサ１ ７〜１９，チップ抵抗２０に接続されている。また上記電極基板１０の各アース 電極１１には各中心導体７の他端部７ｂが接続されており、これにより各中心導 体７の他端部７ｂはアース電極１１を介して下部ヨーク２に接続されている。

【００１６】 次に、本実施例の作用効果について説明する。 本実施例のアイソレータ１を組立てるには、電極基板１０の各電極の表面にス クリーン印刷によりクリーム半田を塗布し、この基板１０を下部ヨーク２の底壁 上に配置する。次いでチップマウンター等の自動機により、各チップコンデンサ １７〜１９，チップ抵抗２０を各ポート電極１２ａ〜１２ｃ上の所定位置に配置 し、さらにフェライト素子３を凹部１０ａ内に挿入するとともに、各中心導体７ の一端部７ａをポート電極１２ａ〜１２ｃに、他端部７ｂをアース電極１１に位 置するよう配置する。この状態でリフロー半田付けにより各コンデンサ１７〜１ ９，及び中心導体７等を接続する。この後下部ヨーク２に上部ヨーク４を嵌装す る。

【００１７】 このように本実施例によれば、電極基板１０にポート電極１２ａ〜１２ｃ，ア ース電極１１等を形成し、この電極基板１０を用いて各チップコンデンサ１７〜 １９，チップ抵抗２０と各中心導体７の一端部７ａ，他端部７ｂとを接続したの で、上述のように自動機の採用が可能となり、しかもリフロー半田付けによる実 装が可能となる。その結果、従来のように１つずつ接続する場合に比べて組立て を簡略化でき、それだけ生産性を向上できるとともに、製造コストを低減できる 。

【００１８】 なお、上記実施例では、絶縁樹脂に各電極に応じて形成された金属部材をイン サートして電極基板１０を構成した場合を例にとって説明したが、本考案はプリ ント基板，あるいは誘電体基板の表面に金属膜をパターン形成してなる電極基板 を採用してもよい。例えば、図３に示す電極基板２５は、誘電体基板２６の上面 に電極ペーストをスクリーン印刷した後、焼き付けてアース電極１１，１６，１ ５及びポート電極１２ａ〜１２ｃを形成し、上記各アース電極１１，１６，１５ をスルーホール２７を介して基板２６の下面に導出し、下部ヨークに接続するよ うに構成した例である。

【００１９】 また、上記実施例では、フェライト６の両主面に中心導体７を１回巻きした構 造のものを例にとったが、本考案は中心導体を２回巻き以上にしたものでもよい 。さらに、上記実施例では、アイソレータを例にとったが、本考案は勿論サーキ ュレータにも適用できるとともに、他の高周波部品にも適用できる。

【００２０】

【考案の効果】

以上のように本考案に係る非可逆回路素子によれば、平板状の電極基板にポー ト電極及びアース電極を形成し、この電極基板のポート電極に中心導体の一端部 及び整合回路素子を接続し、アース電極に各中心導体の他端部を接続したので、 自動機による組立てを可能にでき、ひいては生産性を向上できるとともに、製造 コストを低減できる効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例によるアイソレータを説明す
るための分解斜視図である。

【図２】上記実施例のアイソレータの断面図である。

【図３】上記実施例の他の例による電極基板を示す斜視
図である。

【図４】従来のアイソレータのフェライト素子を示す斜
視図である。

【図５】従来のアイソレータの構造を示す斜視図であ
る。

【符号の説明】

１ アイソレータ（非可逆回路素子） ６ フェライト ７ 中心導体 ７ａ 一端部 ７ｂ 他端部 １０，２５ 電極基板 １１ アース電極 １２ａ〜１２ｃ ポート電極 １７〜１９ チップコンデンサ（整合回路素子） ２０ チップ抵抗（整合回路素子）

───────────────────────────────────────────────────── フロントページの続き (72)考案者 岡村 圭司 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 フェライトの両主面に該フェライトを挟
   んで対向するよう複数の中心導体を巻回するとともに、
   各中心導体を電気的絶縁状態に、かつ所定間隔ごとに交
   差させて配置し、上記各中心導体の一端部を整合回路素
   子に接続するとともに他端部をアースに接続してなる非
   可逆回路素子において、ポート電極及びアース電極が形
   成された平板状の電極基板に、上記フェライトの中心導
   体及び整合回路素子を配置し、各中心導体の他端部を上
   記アース電極に接続するとともに、一端部及び上記整合
   回路素子を上記ポート電極に接続したことを特徴とする
   非可逆回路素子。