JP2000091815A - アイソレータ - Google Patents

Abstract

(57)【要約】 【課題】ストリップ線路に実装されるアイソレータに関
し、実装するための組立工数及び製作コストを低減する
とともに小型化する。 【解決手段】強磁性体板(フェライト板)20の一方の面に
張り付けられたパターン金属板10の入力端子11及び出力
端子12が外部のストリップ線路に接続可能な長さを有
し、磁界が該強磁性体板20に垂直に印加されるように磁
石30を設け、終端抵抗40を該パターン金属板10の終端端
子13と該強磁性体板20の他方の面に設けた金属膜21との
間に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアイソレータに関
し、特にストリップ線路に実装されるアイソレータに関
するものである。

【０００２】近年、多数の能動・受動素子同士をストリ
ップ線路で接続したMIC(MicrowaveIntegrateed Circui
t)基板は、小型軽量及び信頼性等の特性によりマイクロ
波・ミリ波回路の主流となっている。このMIC基板上に
おいては、一方向のマイクロ波・ミリ波のみ伝送し逆方
向の反射波等を伝送しない非可逆素子であるアイソレー
タが重要である。

【０００３】

【従来の技術】図６は、ストリップ線路に接続（表面実
装）される従来のアイソレータ100の構成例を示してい
る。アイソレータ100は、入力端子11、出力端子12及び
終端端子13を有するパターン金属板10と、このパターン
金属板10に接着されたテフロン等の絶縁体スペーサ50
と、このスペーサ50の上に接着された磁石30と、パター
ン金属板10を張り付けた強磁性体板であるフェライト板
20と、このフェライト板20を保持し取付用穴73を有する
金属製のキャリア72と、このキャリア72に実装され終端
端子13に接続された終端抵抗40(50Ω)と、で構成されて
いる。

【０００４】信号線路61,61'を有するMIC基板60は、受
皿部71及び取付用穴73'を有する筐体70に取り付けられ
ている。そして、信号線路61,61'と筐体70とでストリッ
プ線路（コプレーナ線路）が形成されている。また、ア
イソレータ100も、キャリア72を受皿部71に埋め込み、
取付用穴73,73'を貫通したネジ74で筐体70に固定されて
いる。そして、フェライト板20から突き出た入力端子11
及び出力端子12の端子突出部111,121が信号線路61,61'
に半田付け又は圧着接続されている。

【０００５】動作においては、信号線路61から入力端子
11に入力されたマイクロ波は、フェライト板20内におい
て磁石30による磁界H₀により曲げられ出力端子12のみに
出力される。一方、信号線路61'から出力端子12に入力
されたマイクロ波は、終端端子13のみに出力され、無反
射終端抵抗40によって全て吸収される。従って、アイソ
レータ100は、マイクロ波を入力端子11から出力端子12
の一方向にのみ伝送する非可逆素子として動作する。な
お、端子11,12のいずれが入力／出力端子になるかはフ
ェライト板20の磁界の向きに依存する。

【０００６】

【発明が解決しようとする課題】このような従来のアイ
ソレータにおける課題を以下に示す。 キャリア72を筐体70等に取り付けるためネジ及びその
取付穴が必要であり、小型化に限界があった。 また、その取付を手作業で行うための工数が必要であ
り煩雑であった。 また、MIC基板60には、アイソレータ100を埋め込むた
めに分割しなければならなかった。そして、分割した場
合、組立工数の増加を招くことになる。 さらに、筐体70側においても、キャリア72の受皿部71
及び取付穴73'の加工が必要であり、製作コストが増大
する。

【０００７】従って本発明は、ストリップ線路に実装さ
れるアイソレータにおいて、実装するための組立工数及
び製作コストを低減するとともにアイソレータを小型化
することを課題とする。

【０００８】

【課題を解決するための手段】〔１〕上記の課題を解決
するため、本発明に係るアイソレータは、磁石と、一方
の面に該磁石が配置される金属膜を有するとともに該磁
石から磁界が垂直に印加される強磁性体板と、入力端子
と出力端子と終端端子とを有し、該強磁性体板の他方の
面に張り付けられ該入力端子及び該出力端子が外部のス
トリップ線路に接続可能な長さを有するパターン金属板
と、該終端端子と該金属膜との間に接続された終端抵抗
とを備えたことを特徴とする。

【０００９】この結果、例えばMIC基板のストリップ線
路に該入力端子及び該出力端子を半田付け等で接続する
ことにより、該アイソレータを立てた状態でMIC基板に
表面実装することが可能になる。従って、該アイソレー
タは、MIC基板に固定するための取付穴及びネジは特に
必要とせず小型化することが可能となる。

【００１０】〔２〕また、本発明は、上記の発明〔１〕
において、該強磁性体板とともに該パターン金属板を挟
む形で配置され、該パターン金属板の反対側に金属膜を
有する別の強磁性体板と、該別の強磁性体板の金属膜と
該終端端子との間に接続された別の終端抵抗をさらに有
し、該入力端子及び該出力端子が少なくとも両強磁性体
板のいずれかから突出して該ストリップ線路に接続可能
な長さとすることも可能である。

【００１１】すなわち、上記の本発明〔１〕のアイソレ
ータのパターン金属板の外側に、さらに金属膜を有する
別の強磁性体板を張り付ける。そして、この別の強磁性
体板の外側に設けた金属膜と該終端端子との間にも終端
抵抗を接続する。

【００１２】この結果、該ストリップ線路がコプレーナ
線路の場合、該コプレーナ線路の信号線路に該パターン
金属板の入力端子と出力端子が接続され、２つの終端抵
抗が各強磁性体の金属膜を介して該コプレーナ線路のグ
ランドに接地されることになり、該アイソレータを縦型
でMIC基板に対称性良く表面実装することができる。な
お、この場合、両終端抵抗の値は、該コプレーナ線路の
特性抵抗値の２倍の値とすればよい。

【００１３】〔３〕また、本発明は、上記の発明〔２〕
において、該別の強磁性体板の金属膜側に該磁石と同じ
方向及び向きの磁界を加える別の磁石をさらに設けても
よい。すなわち、上記の本発明〔２〕のアイソレータの
該別の強磁性体板の外側に別の磁石を設けることにより
アイソレータの構成要素が完全な対称性で配置されるこ
とになる。

【００１４】〔４〕また、本発明は、上記の発明〔１〕
において、該強磁性体板とともに該パターン金属体を挟
む形で配置されたスペーサと、該スペーサの外側に配置
され該磁石と同じ向きの磁界を印加する別の磁石とを有
し、該入力端子及び該出力端子が少なくとも該強磁性体
板及び該スペーサのいずれかから突出して該ストリップ
線路に接続可能な長さとすることも可能である。

【００１５】すなわち、上記の本発明〔１〕のアイソレ
ータの該パターン金属板の外側に該スペーサを配置し、
さらにこのスペーサの外側に別の磁石を配置する。この
とき該別の磁石の磁界の向きは該磁石と同じ向きとす
る。

【００１６】〔５〕さらに、上記の課題を解決するた
め、本発明に係るアイソレータは、磁石と、スペーサ
と、入力端子と出力端子と終端端子とを有し該入力端子
及び該出力端子が外部のストリップ線路に接続可能な長
さを有するパターン金属板と、一方の面に該パターン金
属板を張り付け該スペースとともに該パターン金属板を
挟み、他の面に金属膜を有するとともに該磁石から該ス
ペースを介して磁界が垂直に印加される強磁性体板と、
該終端端子と該金属膜との間に接続された終端抵抗とを
備え、該入力端子及び該出力端子が少なくとも該強磁性
体板及び該スペーサのいずれかから突出して外部のスト
リップ線路に接続可能な長さとすることが可能である。

【００１７】すなわち、上記の本発明のアイソレータに
おいて、該強磁性体板側に配置した該磁石を省略した構
成と等価であり、この場合においても、小型化したアイ
ソレータをMIC基板上のストリップ線路に縦型の状態で
接続することが可能となる。

【００１８】〔６〕また、上記の発明〔２〕乃至〔５〕
のいずれかにおいて、該強磁性体板及び該スペーサの少
なくとも一方がが切欠部を有し、該入力端子及び出力端
子が該切欠部から突出して該ストリップ線路に接続可能
な長さとすることができる。すなわち、該入力端子及び
該出力端子の突出部とMIC基板のストリップ線路とを半
田付け等で接続することが可能となる。

【００１９】〔７〕また、上記の発明〔１〕又は〔５〕
において、該強磁性体板としてフェライト板を用いるこ
とができる。

【００２０】

【発明の実施の形態】図１は、本発明に係るアイソレー
タの構成例を示しており、ここでは、各構成要素を分解
した形で示している。フェライト板20,20'が、パターン
金属板10を挟む形で配置され、これらのフェライト板2
0,20'の外側にそれぞれ磁石30,30'が配置され、終端抵
抗40がフェライト板20の側面に配置されている。

【００２１】フェライト板20,20'は、互いに同寸法の四
角形状をしており、それぞれの外側面に金属膜21,21'を
有するとともにそれぞれの二つの角に切欠部23が設けら
れている。パターン金属板10は、入力端子11、出力端子
12及び終端端子13を有し、入力端子11及び出力端子12は
切欠部23から突出し、終端端子13はフェライト板20,20'
から突出する長さを有しており、この終端端子13と金属
膜21とに終端抵抗40が半田付けされている。

【００２２】磁石30,30'は磁界H₀がフェライト板20,20'
に垂直に印加されるように配置されている。なお、フェ
ライト板20,20'のいずれか（図示の例ではフェライト板
20'）はスペーサ50であってもよく、また、フェライト
板20'及び磁石30'を省略することもできる。

【００２３】図２は、図１に示した終端抵抗40の近辺を
拡大して示しており、同図(1)は斜視図、同図(2)、(3)は
側面図である。同図(1)に示す如く、終端抵抗40(50Ω）
の両側端子は、それぞれフェライト板20から突出したパ
ターン金属板10の終端端子13の端子突出部131及び金属
膜21と半田付けで接続されている。

【００２４】同図(2)は、同図(1)の側面図を示してお
り、金属膜21と終端抵抗40の一方の端子、及び端子突出
部131と終端抵抗40の他方の端子がそれぞれ半田付け部8
0,80'で接続されている。

【００２５】同図(3)は、図１に示したアイソレータに
おいて、終端端子13とフェライト板20'の金属膜21の間
にさらに別の終端抵抗40'が接続された場合の側面図を
示している。終端抵抗40は同図(2)と同様に接続され、
終端抵抗40'においては、終端抵抗40'の一方の端子と端
子突出部131、及び他方の端子とフェライト板20'の金属
膜21はそれぞれ半田付け部81',81で接続されている。な
お、終端抵抗40,40'の値はストリップ線路の特性抵抗値
である例えば50Ωの２倍の100Ωとする。また、この場
合はフェライト板20'の代わりにスペーサを用いること
はできない。

【００２６】図３は、図１に示した入力端子11及び出力
端子12の先端部を拡大して示しており、同図(1)は、フ
ェライト板20,20'が切欠部23を有し、入力端子11及び出
力端子12の端子突出部111及び121において切欠部23で突
出している。この他、同図(2)に示すように、フェライ
ト板20,20'が共に図１に示した切欠部23を設けていなく
てもよい。この場合には、入力端子11(及び出力端子12)
が端子突出部111(121)でフェライト板20,20'から突出し
ており、この端子突出部111(121）とMIC基板上のストリ
ップ線路（後述）とを半田付け等で接続してアイソレー
タをMIC基板に表面実装することができる。

【００２７】あるいは、同図(3)に示すように、一方の
フェライト板20のみに切欠部23を設てもよく、さらには
同図(4)に示す如く、図１におけるフェライト板20'及び
磁石30'を取り除き、端子突出部として入力端子11及び
出力端子12そのものの先端を同図(1)〜(3)と同様にスト
リップ線路に半田付けしてもよい。

【００２８】図４及び図５は、図１に示したアイソレー
タ100をストリップ線路に接続する時の実装例を示して
おり、図４はストリップ線路がコプレーナ線路65の場合
を示し、図５はマイクロストリップ線路66の場合を示し
ている。

【００２９】図４において、MIC基板60上に信号線路61,
61'及びグランド62,62'でコプレーナ線路65が形成され
ている。アイソレータ100は、端子突出部111,121及び金
属膜21,21'が、それぞれ信号線路61,61'及びグランド6
2,62'に半田付けされ、縦型の状態でコプレーナ線路65
に表面実装される。なお、端子突出部111側のＢ部の実
装状態は、端子突出部121側のＡ部の実装状態と同じで
ある。

【００３０】図５において、MIC基板60上に信号線路61,
61'及びグランド62でマイクロストリップ線路66が構成
され、さらに、MIC基板60の信号線路61,61'側にそれぞ
れ２つのランド63及び63'を設け、このランド63,63'と
グランド62とはスルーホール64で接続されている。アイ
ソレータ100は、端子突出部111,121及び金属膜21,21'
が、それぞれ信号線路61,61'及びランド63,63'に半田付
けされ、縦型の状態でマイクロストリップ線路66に表面
実装される。

【００３１】

【発明の効果】以上説明したように、本発明に係るアイ
ソレータによれば、強磁性体板の一方の面に張り付けら
れたパターン金属板の入力端子及び出力端子が外部のス
トリップ線路に接続可能な長さを有し、磁界が該強磁性
体板に印加されるように磁石を設け、終端抵抗を該パタ
ーン金属板の終端端子と該強磁性体板の他方の面に設け
た金属膜との間に接続するように構成したので、ストリ
ップ線路に実装するための組立工数及び製作コストを低
減するとともにアイソレータを小型化することが可能と
なる。

【図面の簡単な説明】

【図１】本発明に係るアイソレータの実施例を組立分解
状態で示した斜視図である。

【図２】本発明に係るアイソレータにおける終端抵抗の
実装例を示した斜視図及び側面図である。

【図３】本発明に係るアイソレータにおける入出力端子
部を部分的に拡大して示した斜視図である。

【図４】本発明に係るアイソレータをストリップ線路と
してのコプレーナ線路に表面実装例を示した斜視図であ
る。

【図５】本発明に係るアイソレータをストリップ線路と
してのマイクロストリップ線路に表面実装例を示した斜
視図である。

【図６】従来のアイソレータの構成を示した斜視図であ
る。

【符号の説明】

100 アイソレータ 10 パターン金属板 11
入力端子 12 出力端子 13 終端端子 111,121,131
端子突出部 20,20' 強磁性体板（フェライト板） 21,21' 金属
膜 23 切欠部 30,30' 磁石 40,40' 終端
抵抗 50 スペーサ（絶縁体スペーサ） 60 MIC基板 61,61' 信号線路 62,62' グランド 63
ランド 64 スルーホール 65 コプレーナ線路 66 マイクロストリップ線路 70 筐体 71
受皿部 72 キャリア 73,73' 取付用穴 74
ネジ 80,80',81,81' 半田付け部 図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J011 DA12 5J013 EA02 GA03 GA04 5J014 CA12 CA51

Claims (7)

【特許請求の範囲】
1. 【請求項１】磁石と、 一方の面に該磁石が配置される金属膜を有するとともに
   該磁石から磁界が垂直に印加される強磁性体板と、 入力端子と出力端子と終端端子とを有し、該強磁性体板
   の他方の面に張り付けられ該入力端子及び該出力端子が
   外部のストリップ線路に接続可能な長さを有するパター
   ン金属板と、 該終端端子と該金属膜との間に接続された終端抵抗と、 を備えたことを特徴とするアイソレータ。
2. 【請求項２】請求項１において、 該強磁性体板とともに該パターン金属板を挟む形で配置
   され、該パターン金属板の反対側に金属膜を有する別の
   強磁性体板と、 該別の強磁性体板の金属膜と該終端端子との間に接続さ
   れた別の終端抵抗をさらに有し、 該入力端子及び該出力端子が少なくとも両強磁性体板の
   いずれかから突出して該ストリップ線路に接続可能な長
   さを有することを特徴としたアイソレータ。
3. 【請求項３】請求項２において、 該別の強磁性体板の金属膜側に該磁石と同じ向きの磁界
   を印加する別の磁石をさらに設けたことを特徴としたア
   イソレータ。
4. 【請求項４】請求項１において、 該強磁性体板とともに該パターン金属体を挟む形で配置
   されたスペーサと、 該スペーサの外側に配置され該磁石と同じ向きの磁界を
   印加する別の磁石と、を有し、 該入力端子及び該出力端子が少なくとも該強磁性体板及
   び該スペーサのいずれかから突出して該ストリップ線路
   に接続可能な長さを有することを特徴としたアイソレー
   タ。
5. 【請求項５】磁石と、 スペーサと、 入力端子と出力端子と終端端子とを有し該入力端子及び
   該出力端子が外部のストリップ線路に接続可能な長さを
   有するパターン金属板と、 一方の面に該パターン金属板を張り付け該スペースとと
   もに該パターン金属板を挟み、他方の面に金属膜を有す
   るとともに該磁石から該スペースを介して磁界が垂直に
   印加される強磁性体板と、 該終端端子と該金属膜との間に接続された終端抵抗と、
   を備え、 該入力端子及び該出力端子が少なくとも該強磁性体板及
   び該スペーサのいずれかから突出して外部のストリップ
   線路に接続可能な長さを有することを特徴としたアイソ
   レータ。
6. 【請求項６】請求項２乃至５のいずれかにおいて、 該強磁性体板及び該スペーサの少なくとも一方がが切欠
   部を有し、該入力端子及び出力端子が該切欠部から突出
   して該ストリップ線路に接続可能な長さを有することを
   特徴としたアイソレータ。
7. 【請求項７】請求項１又は５において、 該強磁性体板がフェライト板であることを特徴としたア
   イソレータ。