JP3269141B2 - 非可逆回路素子 - Google Patents

非可逆回路素子

Info

Publication number
JP3269141B2
JP3269141B2 JP31459092A JP31459092A JP3269141B2 JP 3269141 B2 JP3269141 B2 JP 3269141B2 JP 31459092 A JP31459092 A JP 31459092A JP 31459092 A JP31459092 A JP 31459092A JP 3269141 B2 JP3269141 B2 JP 3269141B2
Authority
JP
Japan
Prior art keywords
terminals
ground
terminal
input
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31459092A
Other languages
English (en)
Other versions
JPH06164212A (ja
Inventor
弘基 出嶌
陸宏 常門
圭司 岡村
崇 川浪
長谷川  隆
勝幸 太平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31459092A priority Critical patent/JP3269141B2/ja
Publication of JPH06164212A publication Critical patent/JPH06164212A/ja
Application granted granted Critical
Publication of JP3269141B2 publication Critical patent/JP3269141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、部品内部におけるアー
ス・インピーダンスを小さくして所望の電気的特性が得
られるように改善された非可逆回路素子に関する。本発
明は、VHF,UHF,及びSHF帯域で採用されるサ
ーキュレータ,アイソレータに適用した場合を例にとっ
て説明する。
【0002】
【従来の技術】一般に、サーキュレータ,アイソレータ
は、信号を伝送方向にのみ通過させ、逆方向への伝送を
阻止する機能を有しており、携帯電話,自動車電話等の
移動通信機器に不可欠な部品である。このようなサーキ
ュレータは、主として磁性体製金属ケース内にフェライ
トを配設するとともに、該フェライトに複数の中心導体
を配設し、該フェライトに永久磁石により直流磁界を印
加するように構成されている。また上記各中心導体の一
端部は整合用コンデンサを介して入出力端子に接続され
ており、他端部はアース端子に接続されている。
【0003】上記サーキュレータの端子構造として、従
来、図13に示すものがある。図13(a) は平面図,
図13(b) は正面図,図13(c) は底面図、図13
(d) は側面図である。図中、40はサーキュレータで
あり、これは、金属ケース41の左, 右側壁41a,4
1bの両端部に開口を形成し、この一端側の開口に入出
力端子42a,42bを配設するとともに、他端側の開
口にアース端子43a,43bを配設し、さらに残りの
一側壁41cの中央部開口に入出力端子44を配設して
なるものであり、このようにして5本の端子が配置され
ている。このような端子構造では、上記各アース端子4
3a,43bの板幅を入出力端子42a,42bの板幅
より大きくすることによって、部品内部におけるアース
・インピーダンスを小さくして外部アースとの同電位性
を保持するようにしている。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
の端子構造では、上記一側壁41c中央部の各アース端
子43a,43bから遠い部分に入出力端子44が位置
していることから、アースを十分にとることができず、
それだけアース・インピーダンスが大きくなり、所望の
電気的特性が得られないという問題がある。このような
傾向はマイクロ波帯で現れ易く、特に1GHz 以上の準マ
イクロ波帯において顕著である。
【0005】本発明の目的は、電子部品内部の何れの部
分においてもアースを確実にとることができ、ひいては
アース・インピーダンスを小さくして所望の電気的特性
が得られる非可逆回路素子を提供することにある。
【0006】
【課題を解決するための手段】そこで請求項1の発明
は、永久磁石により直流磁界が印加されるフェライトに
3本の中心導体を電気的絶縁状態で、かつ互いに120
度の角度をなして交差状に配置してなる電子部品素子が
収納されたケースの開口部に、上記各中心導体の入出力
ポート電極及びアースポート電極を外部に導出する入出
力端子及びアース端子を配設してなる非可逆回路素子に
おいて、上記ケースの向かい合う一方,他方の側壁にそ
れぞれ3本の端子を配設し、上記一方の側壁の両端部の
端子及び他方の側壁の中央部の端子をアース端子とし、
残りの少なくとも2本の端子を入出力端子としたことを
特徴としている。
【0007】ここで、入出力端子が3本の場合は、上記
一方の側壁の中央部の端子,及び他方の側壁の両端の端
子が入出力端子となる。また、入出力端子が2本の場合
は、いずれかの1つの端子を無接続端子とするか、ある
いはアース端子として用いることとなる。
【0008】請求項2の発明は、請求項1において,上
記各中心導体のアースポート電極の近傍に上記各アース
端子が位置するように配置されていることを特徴として
いる。
【0009】
【作用】請求項1の発明に係る非可逆回路素子によれ
ば、ケースの対向する各側壁にそれぞれ3本の端子を配
設し、この一方の側壁の両端部の端子,及び他方の側壁
の中央部の端子をアース端子としたので、残りの3本の
端子を、あるいはこのうち2本を入出力端子とすること
によって、このいずれの入出力端子もアース端子の近傍
に位置することとなる。その結果、電子部品内のどの部
分においてもアースを十分とることができ、それだけア
ース・インピーダンスを小さくでき、所望の電気的特性
が得られる。また請求項2の発明では,各中心導体のア
ースポート電極の近傍にアース端子を配置したので、ア
ース経路を均等にかつ短くすることができる。
【0010】
【実施例】以下、本発明の実施例を図について説明す
る。図1ないし図7は本発明の一実施例による非可逆回
路素子を説明するための図である。本実施例では、表面
実装型のサーキュレータに適用した場合を例にとって説
明する。図2において、1は本実施例のサーキュレータ
であり、これは磁性体製金属からなる下部ケース2a上
に円板状のフェライト3を配設するとともに、該フェラ
イト3に中心電極基板4を配設し、上記下部ケース2a
に同じく磁性体金属からなる上部ケース2bを装着して
磁気閉回路を構成するとともに、該上部ケース2bの内
壁面に永久磁石5を貼着し、該永久磁石5により上記フ
ェライト3に直流磁界を印加するように構成されてい
る。
【0011】上記下部ケース2aの底面上にはアース基
板6が配設されており、該アース基板6の中央部に形成
された穴6a内に上記フェライト3が挿入配置されてい
る。このアース基板6の穴6aの周縁部には120 度の角
度ごとに挿入穴6bが形成されており、この各挿入穴6
b内には単板状のチップコンデンサC1〜C3が挿入配
置されている。
【0012】また上記アース基板6上面の各挿入穴6b
の間にはアース電極7a〜7cが形成されており、各ア
ース電極7a〜7cは基板6の外縁まで延びている。さ
らに上記アース基板6の下面全面には図示しないアース
電極が形成されており、該アース電極と上面のアース電
極7a〜7cとはスルーホール8を介して接続されてい
る。
【0013】上記中心電極基板4は、該基板4の上面,
及び下面にそれぞれ第1,第2中心導体9a,9bを形
成するとともに、該電極基板4の内部に第3中心導体9
cを形成してなる積層型のものである。上記各中心導体
9a〜9cは電気的絶縁状態で、かつ互いに120 度の角
度をなして交差状に配置されており、この交差部に上記
フェライト3が当接している。
【0014】また上記各中心導体9a〜9cの両端部は
スルーホール10を介して電極基板4の上面及び下面に
導出されており、この両面の各導出部にはポート電極1
1a〜11fが形成されている。この各ポート電極11
a〜11fはそれぞれ電極基板4の外縁に延びており、
該基板4を挟んで対向する各ポート電極11a〜11f
同士はスルーホール10で接続されている。この下面側
の各入出力ポート電極11a,11c,11eは上記各
チップコンデンサC1〜C3に接続されており、残りの
各アースポート電極11b,11d,11fは上記アー
ス電極7a〜7cに接続されている。
【0015】上記中心電極基板4上には端子ブロック1
2が配設されており、この端子ブロック12は樹脂部材
13の左, 右脚部13bにそれぞれ金属板からなる3本
の端子14を間隔をあけて、かつ同一方向に向けて配設
して構成されている。また樹脂部材13の本体中央部に
は上記永久磁石5が挿入される挿入孔13aが形成され
ている。
【0016】上記端子ブロック12は、図3ないし図5
に示す方法により製造されたものである。これは一対の
フレーム15間に各端子部15aを一体形成するととも
に、各端子部15aの内端部を段状に折り曲げ形成す
る。次に、この各端子部15aを樹脂内にインサートし
て樹脂部材13を形成し、この後上記フレーム15の各
端子部15aを図5の一点鎖線で切断して端子14を形
成する。これにより形成された各端子14は、これの内
端部14aが上記樹脂部材13の脚部13bの内側下面
に露出し、外端部14bが脚部13bの底面から外方に
突出し、中央部が脚部13b内に埋設された構造となっ
ている。次いで、図4(a) 及び図4(b) に示すよう
に、上記各端子14の外端部14bを上方に折り曲げて
脚部13bの外面に当接させる。これにより上記折り曲
げられた各端子14が後述するようにアース端子17a
〜17c,入出力端子18a〜18cとなる端子ブロッ
ク12が製造される。
【0017】そして、上記各端子14の内端部14aは
上記中心電極基板4上面の各ポート電極11a〜11f
に近接させて接続されている。また各端子14の外端部
14bは上記下部ケース2aの向かい合う左, 右側面に
形成された開口16から外方に露出している。
【0018】これにより、図1(a) ないし図1(d)
に示すように、上記6本の端子14のうちの右側壁12
aの両端部に位置する端子17a,17bがアース端子
となっており、中央部の端子18aが入出力端子となっ
ている。また左側壁12bの中央部の端子17cがアー
ス端子となっており、両端部の端子18b,18cが入
出力端子となっている。
【0019】また、本実施例では、図1(a) に示すよ
うに、上部ケース2bの外表面の上部には黒系色20が
着色されており、これにより上部ケース2bは黒系色2
0部分とケース色の白系色21部分とに塗り分けられて
いる。
【0020】次に本実施例の作用効果について説明す
る。本実施例のサーキュレータ1によれば、下部ケース
2aの左, 右側面開口16にそれぞれ3本,計6本の端
子14を配設し、右側壁12aの両端部の端子17a,
17b及び左側壁12bの中央部の端子17cをアース
端子とし、残りの各端子18a〜18cを入出力端子と
したので、アイソレータ1を構成する各部品素子及び各
入出力端子18a〜18cと各アース端子17a〜17
cとのアース経路を均等にかつ短くすることができる。
その結果、アース・インピーダンスの小さい良好なアー
スを得ることができ、所望の電気的特性が得られる。ま
た、上記各入出力端子18a〜18cの隣にアース端子
17a〜17cを配設した構造であるから、電気的な対
称性が得られ、各ポート間における特性のばらつきを回
避できる。
【0021】また、本実施例では、端子を6本としたの
で、それだけ部品の発熱をプリント基板に放出し易くな
り、放熱性を向上できるとともに、上記プリント基板に
実装する場合の半田付け強度を向上でき、接続に対する
信頼性を向上できる。さらに、本実施例では、入出力端
子18a〜18c間がアース端子17a〜17cでガー
ドされた構造となっており、また中心電極基板4の各入
出力ポート電極11a,11c,11e間も各アースポ
ート電極11b,11d,11fでガードされた構造と
なっていることから、アイソレーションを向上できる。
【0022】さらに本実施例によれば、端子ブロック1
2を、上述のように各端子14を樹脂部材13にインサ
ート成形し、該端子14の外端部14bを脚部13bの
底面から外方に突出させて構成したので、この1つの素
子で形状の異なる複数の端子を構成できる。即ち、上記
各端子14の外端部14bをそのまま突出してなる突出
タイプ(図4(b) 参照)のもの、また外端部14bを
上方に折り曲げてなる本実施例の側面露出タイプ(図4
(a) 参照)のもの、あるいは図示しないが上記外端部
14bを段状の折り曲げたり,切断したりしたもの等、
加工を追加するだけで様々な形状に対応できる。その結
果、インサート成形の金型を1つ準備するだけで済むこ
とから、製造コストを低減できる。つまり、従来では、
図9及び図10に示すように、側面露出タイプの端子ブ
ロック25、あるいは突出タイプの端子ブロック26を
製造する場合、それぞれ別個の金型を用いて成形してお
り、その分だけコストが上昇するという問題があった。
【0023】また、本実施例では、上部ケース2bを黒
系色20と白系色21とに色分けしたので、図6に示す
ように、部品供給テープ22に上記サーキュレータ1を
収容する場合、各部品1の向きが容易に判別でき、実装
時の誤挿入を未然に防止できる。例えば、図7に示すよ
うに、上記部品1´の収納向きが異なった場合、目視で
も容易に判断でき、また部品1´に光りを当てることに
より、その反射光から部品の向きを判別する反射型ホト
・インタラプタ等の簡単な自動装置で対応でき、実装コ
ストを低減できる。即ち、従来の場合、図11及び図1
2に示すように、各部品27の表面に部品番号27a,
信号入出力方向27bを表示したものが採用されてい
る。従って、部品の27の向きが異なると、目視による
判別が難しくなり、また画像認識装置で読み取るには設
備費が高くつくという問題があった。
【0024】なお、上記実施例では、3本の入出力端子
18を有するサーキュレータ1を例にとって説明した
が、本発明は2本の入出力端子を有するアイソレータに
も適用できる。図8は、そのアイソレータに適用した場
合を示す図であり、図中、図2と同一符号は同一又は相
当部分を示す。このアイソレータ30は、突出タイプの
端子ブロック12を採用するとともに、中心電極基板4
の1つの入出力ポート電極11eに一対の終端チップ抵
抗32を配設し、該各チップ抵抗32の一方の電極を上
記ポート電極11eに接続するとともに、他方の電極を
各アースポート電極11d,11fに接続して構成され
ており、これにより上記ポート電極11eは外部回路に
対して無接続となっている。
【0025】上記アイソレータ30では、左側面側の中
央端子14がアース端子17,両端部の端子14が入出
力端子18となっている。そして、右側面側の中央部端
子14は、上記両アースポート電極11d,11fの接
続部11gに接続されてアース端子(図示せず)となっ
ており、これにより右側の各端子14は全てアース端子
となっている。ここで、上記右側面側の中央部端子は無
接続であってもよく、この場合は上記接続電極11gが
不要となる。
【0026】上記アイソレータ30においても、アース
・インピーダンスを小さくでき、期待どおりの電気的特
性が得られ、上記実施例と同様の効果が得られる。
【0027】
【発明の効果】以上のように請求項1の発明に係る非可
逆回路素子によれば、ケースの互いに向かい合う各側壁
にそれぞれ3本の端子を配設し、一方の側壁の両端部の
端子,及び他方の側壁の中央部の端子をアース端子と
し、残りの少なくとも2つを入出力端子としたので、電
子部品内のどの部分においてもアースを十分とることが
でき、それだけアース・インピーダンスを小さくして所
望の電気的特性が得られる効果がある。また請求項2の
発明では,各中心導体のアースポート電極の近傍にアー
ス端子を配置したので、アース経路を均等にかつ短くす
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるサーキュレータを説明
するための図である。
【図2】上記サーキュレータの分解斜視図である。
【図3】上記実施例の端子ブロックを示す斜視図であ
る。
【図4】上記実施例の端子ブロックを示す図である。
【図5】上記実施例の端子ブロックの製造方法を示す斜
視図である。
【図6】上記実施例のサーキュレータの収納状態を示す
平面図である。
【図7】上記実施例のサーキュレータの収納向きを示す
平面図である。
【図8】上記実施例の他の例によるアイソレータを示す
分解斜視図である。
【図9】従来の端子ブロックを示す斜視図である。
【図10】従来の端子ブロックを示す斜視図である。
【図11】従来のサーキュレータの収納状態を示す斜視
図である。
【図12】従来のサーキュレータの収納向きを示す斜視
図である。
【図13】従来の端子構造を示す図である。
【符号の説明】
1,30 サーキュレータ,アイソレータ 2a 下部ケース 2b 上部ケース 3〜6 電子部品素子 12a,12b 一方,他方の側壁 16 開口 17a,17b アース端子(一方の側壁の両端の端
子) 17c アース端子(他方の側壁の中央部の端子) 18a〜18c 入出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川浪 崇 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (72)発明者 太平 勝幸 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平4−252056(JP,A) 特開 昭56−20302(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 1/383 H01P 1/36 H01L 23/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 永久磁石により直流磁界が印加されるフ
    ェライトに3本の中心導体を電気的絶縁状態で、かつ互
    いに120度の角度をなして交差状に配置してなる電子
    部品素子が収納されたケースの開口部に、上記各中心導
    体の入出力ポート電極及びアースポート電極を外部に導
    出する入出力端子及びアース端子を配設してなる非可逆
    回路素子において、上記ケースの向かい合う一方,他方
    の側壁にそれぞれ3本の端子を配設し、上記一方の側壁
    の両端部の端子及び他方の側壁の中央部の端子をアース
    端子とし、残りの少なくとも2本の端子を入出力端子と
    したことを特徴とする非可逆回路素子
  2. 【請求項2】 請求項1において,上記各中心導体のア
    ースポート電極の近傍に上記各アース端子が位置するよ
    うに配置されていることを特徴とする非可逆回路素子
JP31459092A 1992-11-25 1992-11-25 非可逆回路素子 Expired - Lifetime JP3269141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31459092A JP3269141B2 (ja) 1992-11-25 1992-11-25 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31459092A JP3269141B2 (ja) 1992-11-25 1992-11-25 非可逆回路素子

Publications (2)

Publication Number Publication Date
JPH06164212A JPH06164212A (ja) 1994-06-10
JP3269141B2 true JP3269141B2 (ja) 2002-03-25

Family

ID=18055133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31459092A Expired - Lifetime JP3269141B2 (ja) 1992-11-25 1992-11-25 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP3269141B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396361B1 (en) 1998-09-25 2002-05-28 Matsushita Electric Industrial Co., Ltd. Non-reciprocal circuit element with ground terminals on one side free of input/output terminals
US6535074B2 (en) 1998-09-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit
JP3356121B2 (ja) 1999-07-02 2002-12-09 株式会社村田製作所 非可逆回路素子および通信装置
JP3417380B2 (ja) * 2000-04-05 2003-06-16 株式会社村田製作所 非可逆回路素子および通信装置
JP3736436B2 (ja) * 2001-01-25 2006-01-18 株式会社村田製作所 非可逆回路素子の製造方法

Also Published As

Publication number Publication date
JPH06164212A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
US6222425B1 (en) Nonreciprocal circuit device with a dielectric film between the magnet and substrate
JP3269409B2 (ja) 非可逆回路素子
US5159294A (en) Non-reciprocal circuit element
JP3269141B2 (ja) 非可逆回路素子
JP2684550B2 (ja) 非可逆回路素子
JP3458806B2 (ja) 非可逆回路素子及び通信機装置
US6366178B1 (en) Non-reciprocal circuit device with capacitor terminals integral with the ground plate
KR100337163B1 (ko) 비가역 회로 소자
US6710672B2 (en) Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device
JP3204423B2 (ja) 非可逆回路素子
US6724276B2 (en) Non-reciprocal circuit device and communication apparatus
JP2586599Y2 (ja) インピーダンス素子
JP2556166B2 (ja) 非可逆回路素子
JP3395748B2 (ja) 非可逆回路素子及び通信機装置
JP2884838B2 (ja) 非可逆回路素子
JP3334284B2 (ja) 非可逆回路素子
JP3201279B2 (ja) 非可逆回路素子
US20040201431A1 (en) Nonreciprocal circuit element, communication apparatus, lead frame for nonreciprocal circuit element, and method for manufacturing nonreciprocal circuit element
JP3296026B2 (ja) 非可逆回路素子
JP3660316B2 (ja) 非可逆回路素子
CN116073100A (zh) 不可逆电路元件和具有其的通信装置
CN116073099A (zh) 不可逆电路元件和具有该不可逆电路元件的通信装置
JP2001127505A (ja) 非可逆回路素子及び通信機装置
JP2001111309A (ja) 非可逆回路素子及び通信機装置
JPH0715214A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

EXPY Cancellation because of completion of term