JP2684550B2 - 非可逆回路素子 - Google Patents

非可逆回路素子

Info

Publication number
JP2684550B2
JP2684550B2 JP61101038A JP10103886A JP2684550B2 JP 2684550 B2 JP2684550 B2 JP 2684550B2 JP 61101038 A JP61101038 A JP 61101038A JP 10103886 A JP10103886 A JP 10103886A JP 2684550 B2 JP2684550 B2 JP 2684550B2
Authority
JP
Japan
Prior art keywords
conductor
strip
wiring board
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61101038A
Other languages
English (en)
Other versions
JPS62258503A (ja
Inventor
行人 相良
明人 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP61101038A priority Critical patent/JP2684550B2/ja
Publication of JPS62258503A publication Critical patent/JPS62258503A/ja
Application granted granted Critical
Publication of JP2684550B2 publication Critical patent/JP2684550B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集中定数形サーキュレータや集中定数形ア
イソレータ等の非可逆回路素子に関する。 (発明の概要) 本発明は、集中定数形サーキュレータや集中定数形ア
イソレータ等の非可逆回路素子において、中心導体部を
多層印刷配線基板に設けた3層の導体膜で構成すること
によって、組み立て容易とし、量産性を改善したもので
ある。 (従来の技術) マイクロ波帯で非可逆回路素子として動作するサーキ
ュレータやアイソレータには導波管形及び同軸形のもの
があり、同軸形サーキュレータ及びアイソレータとして
は分布定数形及び集中定数形の2種類がある。普通、分
布定数形サーキュレータ及びアイソレータはマイクロ波
帯でも高い周波数領域で、集中定数形サーキュレータ及
びアイソレータは低い周波数領域で夫々区別して用いら
れている。 第3図は一般的な集中定数形サーキュレータの概略構
成を示す。この図において、集中定数形サーキュレータ
は、ストリップ導体を組み合わせた中心導体部1を2枚
のフェライト2で挟み、更にフェライト2の外側をシー
ルドケース3で包み込み、これらを格納ケースに収容
し、該シールドケース3の上下に永久磁石5を設けて前
記フェライト2に直流磁界を印加する構成である。ここ
で、中心導体部1は接合インダクタとしての3組のスト
リップ導体を組み合わせたものである。 第4図に従来の中心導体部の1例を示す。この場合、
各ストリップ導体6はフェライト2を覆うシールドケー
ス3と一体に金属板で形成され、各ストリップ導体6は
相互に120゜の角度を成すように折り曲げ配置される。 (発明が解決しようとする問題点) ところで、従来の第4図のような中心導体部のごとき
構成であると、各ストリップ導体の角度を120゜に保つ
ことが困難で、ストリップ導体の折り曲げ角度のばらつ
きにより特性にばらつきが生じやすく、また組み立てに
時間がかかる問題点があった。 (問題点を解決するための手段) 本発明は、上記の点に鑑み、3層の導体膜でそれぞれ
ストリップ導体を形成した多層印刷配線基板で中心導体
部を構成することにより、特性が一定で、組み立て容易
で量産性に優れた小型の非可逆回路素子を提供しようと
するものである。 本発明は、3個のストリップ導体を相互に交叉させて
中心導体部を構成した非可逆回路素子において、多層印
刷配線基板は両方の側縁端部より相互に平行に突出した
突片を一体に有するものであり、該多層印刷配線基板の
表裏面及び中間層に、平行線路を両端で短絡した形状の
導体膜で前記ストリップ導体をそれぞれ形成し、前記ス
トリップ導体と一体又はスルーホールを介して接続され
る電極端子をそれぞれ前記突片の面上に形成し、前記ス
トリップ導体のいずれかを前記多層印刷配線基板の縁部
に垂直な方向に配置した手段により、上記問題点を解決
している。 本発明によれば、ストリップ導体の交差部のスルーホ
ールを無くしたことにより一層の小型化が図られる。 (実施例) 以下、本発明に係る非可逆回路素子の実施例を図面に
従って説明する。 第1図及び第2図は非可逆回路素子の中心導体部の構
成を示す。これらの図において、多層印刷配線基板10の
両方の側縁端部には、相互に平行に突片11A,11Bと突片1
1C,11Dとが突出するように一体に形成されている。 そして、多層印刷配線基板10の上面には2本の平行線
路を両端で短絡した形の導体膜で第1ストリップ導体12
Aが形成され、該第1ストリップ導体12Aの先端部はスル
ーホール(内周は導体膜が設けられている)13Aを介し
て基板裏面の導体膜の第1アース電極14Aに接続され
る。また、第1ストリップ導体12Aの後端は前記突片11A
上に延長して電極端子15Aとなっている。電極端子15Aは
突片11Aの裏面にも導電膜で形成され、突片11Aの表裏の
電極端子はスルーホール16Aを介して相互に接続されて
いる。 前記多層印刷配線基板10の中間層には2本の平行線路
を両端で短絡した形の導体膜で第2ストリップ導体12B
が形成される。この第2ストリップ導体12Bは、前記第
1ストリップ導体12Aに対して120゜の角度を成すもの
で、基板縁部に垂直方向に配置されている。該第2スト
リップ導体12Bの先端部はスルーホール13Bを介して基板
表裏面の導体膜の第2アース電極14Bに接続される。ま
た、第2ストリップ導体12Bの後端はスルーホール16Bを
介して前記突片11B,11Cの表裏面に形成された導体膜の
電極端子15B,15Cに接続されている。 また、前記多層印刷配線基板10の裏面には2本の平行
線路を両端で短絡した形の導体膜で第3ストリップ導体
12Cが形成される。この第3ストリップ導体12Cは前記第
2ストリップ導体12Bに対して120゜の角度を成すもので
ある。該第3ストリップ導体12Cの先端部はスルーホー
ル13Cを介して基板上面の導体膜の第3アース電極14Cに
接続される。また、導体膜の第3ストリップ導体12Cの
後端は前記突片11D裏面に延長して電極端子15Dとなって
いる。電極端子15Dは突片11Dの上面にも導体膜で形成さ
れ、突片11Dの表裏の電極端子はスルーホール16Cを介し
て相互に接続されている。 前記多層印刷配線基板10の作成は、例えば、第1層の
導体膜と第2層(中間層となる)の導体膜とを表裏面に
形成したガラスエポキシ板に、第3層の導体膜を裏面に
形成した別のガラスエポキシ板を加熱、圧着等で貼り合
わせることにより実行でき、各導体膜のパターン形成は
エッチング技術で行う。 なお、第1図及び第2図に示した中心導体部をはさん
で第3図のように2枚のフェライト2を配設し、更にフ
ェライト2の外側をシールドケース3で包み込み、これ
らを格納ケースに収容し、該シールドケース3の上下又
は一方に永久磁石5を設けて前記フェライト2に直流磁
界を印加する構成は従来の場合と同様である。但し、前
記アース電極14A,14B,14Cはシールドケース3に接続さ
れ、電極端子15A、15B(又は15C)、15Dの3つの端子が
サーキュレータとした時の入出力端子となり、電極端子
15B,15Cを終端したときは2つの電極端子15A,15Dを入出
力端子とするアイソレータとなる。 (発明の効果) 以上説明したように、本発明の非可逆回路素子によれ
ば、3個のストリップ導体を相互に交叉させて中心導体
部を構成した場合において、多層印刷配線基板は両方の
側縁端部より相互に平行に突出した突片を一体に有する
ものであり、該多層印刷配線基板の表裏面及び中間層
に、平行線路を両端で短絡した形状の導体膜で前記スト
リップ導体をそれぞれ形成し、前記ストリップ導体と一
体又はスルーホールを介して接続される電極端子をそれ
ぞれ前記突片の面上に形成し、前記ストリップ導体のい
ずれかを前記多層印刷配線基板の縁部に垂直な方向に配
置したので、以下の通りの効果を得ることができる。 (1) 各ストリップ導体の角度を例えば120゜に正確
に規定でき、第4図のような中心導体構造よりも特性の
ばらつきを減少させることができる。 (2) 各ストリップ導体は多層印刷配線基板に多層状
に導体膜で形成されるので、各導体間の沿面距離の確保
が容易となり、より一層の小型化をはかることが可能と
なる。 (3) 組み立て容易で、量産性に優れている。 (4) 多層印刷配線基板は両方の側縁端部より相互に
平行に突出した突片を一体に有しており、該突片の面上
に電極端子を形成したので、該電極端子を外部回路に接
続するため接続端子としてそのまま利用できる。従っ
て、後工程で基板に金属接続端子等を別途設ける必要が
なく、部品点数の削減、製造工数の削減を図ることがで
きる。
【図面の簡単な説明】 第1図は本発明に係る非可逆回路素子の実施例であって
中心導体部となる構成部分を示す斜視図、第2図は同じ
く底面側を見た斜視図、第3図は従来の非可逆回路素子
の全体構成の概略を示す正断面図、第4図は従来の非可
逆回路素子の中心導体部となる構成部分の斜視図であ
る。 1……中心導体部、2……フェライト、3……シールド
ケース、5……永久磁石、10……多層絶縁基板、11A乃
至11D……突片、12A乃至12C……ストリップ導体、13A乃
至13C,16A乃至16C……スルーホール、14A乃至14C……ア
ース電極、15A乃至15D……電極端子。

Claims (1)

  1. (57)【特許請求の範囲】 1.3個のストリップ導体を相互に交叉させて中心導体
    部を構成した非可逆回路素子において、 多層印刷配線基板は両方の側縁端部より相互に平行に突
    出した突片を一体に有するものであり、該多層印刷配線
    基板の表裏面及び中間層に、平行線路を両端で短絡した
    形状の導体膜で前記ストリップ導体をそれぞれ形成し、
    前記ストリップ導体と一体又はスルーホールを介して接
    続される電極端子をそれぞれ前記突片の面上に形成し、
    前記ストリップ導体のいずれかを前記多層印刷配線基板
    の縁部に垂直な方向に配置したことを特徴とする非可逆
    回路素子。
JP61101038A 1986-05-02 1986-05-02 非可逆回路素子 Expired - Lifetime JP2684550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61101038A JP2684550B2 (ja) 1986-05-02 1986-05-02 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61101038A JP2684550B2 (ja) 1986-05-02 1986-05-02 非可逆回路素子

Publications (2)

Publication Number Publication Date
JPS62258503A JPS62258503A (ja) 1987-11-11
JP2684550B2 true JP2684550B2 (ja) 1997-12-03

Family

ID=14289989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61101038A Expired - Lifetime JP2684550B2 (ja) 1986-05-02 1986-05-02 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP2684550B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH083045Y2 (ja) * 1988-07-23 1996-01-29 ティーディーケイ株式会社 非可逆回路素子
JPH02290301A (ja) * 1989-02-01 1990-11-30 Hitachi Ferrite Ltd 集中定数型サーキュレータ及びアイソレータ
JPH02134711U (ja) * 1989-04-13 1990-11-08
JPH0386608U (ja) * 1989-12-22 1991-09-02
JPH0425302U (ja) * 1990-06-25 1992-02-28
JP3580529B2 (ja) * 1999-07-27 2004-10-27 富士通株式会社 同軸型サーキュレータ及び共用器
WO2008093681A1 (ja) * 2007-01-30 2008-08-07 Hitachi Metals, Ltd. 非可逆回路素子及びその中心導体組立体
JP5505301B2 (ja) * 2008-04-18 2014-05-28 日立金属株式会社 非可逆回路及び非可逆回路素子、それらに用いる中心導体組立体、並びに非可逆回路のインピーダンス調整方法

Also Published As

Publication number Publication date
JPS62258503A (ja) 1987-11-11

Similar Documents

Publication Publication Date Title
US6222425B1 (en) Nonreciprocal circuit device with a dielectric film between the magnet and substrate
US5159294A (en) Non-reciprocal circuit element
JP2684550B2 (ja) 非可逆回路素子
JP3230586B2 (ja) 非可逆回路素子用中心導体及び非可逆回路素子
US6417741B2 (en) Nonreciprocal circuit device with an insulating adhesive tape on the yoke
JP3269141B2 (ja) 非可逆回路素子
JP2001185912A (ja) 非可逆回路素子および通信装置
US6597563B2 (en) Thin irreversible circuit element provided with capacitors
JP3204423B2 (ja) 非可逆回路素子
JP2586599Y2 (ja) インピーダンス素子
JP2884838B2 (ja) 非可逆回路素子
JP3230588B2 (ja) 非可逆回路素子
JP2556166B2 (ja) 非可逆回路素子
US7859358B2 (en) Non-reciprocal circuit device
JP4507190B2 (ja) 3巻線型非可逆素子
JPS6114168Y2 (ja)
JPS6110325Y2 (ja)
JPH0715213A (ja) 非可逆回路素子
JP3334284B2 (ja) 非可逆回路素子
JPS6042482Y2 (ja) 集中定数形サーキユレータ
JPH03252202A (ja) 非可逆回路素子
JPS6012323Y2 (ja) 集中定数形サ−キュレ−タ
JPS623921Y2 (ja)
JPS6211802B2 (ja)
JPH09116309A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term