JP4507190B2

JP4507190B2 - ３巻線型非可逆素子

Info

Publication number: JP4507190B2
Application number: JP2005062186A
Authority: JP
Inventors: 茂武田; 秀人三上; 雄太杉山
Original assignee: Hitachi Metals Ltd
Current assignee: Hitachi Metals Ltd
Priority date: 2005-03-07
Filing date: 2005-03-07
Publication date: 2010-07-21
Anticipated expiration: 2025-03-07
Also published as: JP2006246318A

Description

本発明は、高度マイクロ波通信システム機器に使用される高周波用非可逆素子（サーキュレータ・アイソレータ）であって、とりわけ挿入損失が小さく広帯域特性を有する３巻線型非可逆素子の分野に関するものである。

現在の高周波用非可逆素子であるアイソレータの技術状況としては、３端子対接合型サーキュレータの一つの端子を整合インピーダンスで終端したものが一般的である。この接合型サーキュレータは、２種類の形式、すなわち分布定数型サーキュレータと集中定数型サーキュレータに分類される。サーキュレータは電気的特性が非可逆的であり、その構造はフェライト薄板に垂直に磁界を印加して、このフェライト薄板の周囲に導体を近接したものを基本としている。前者の分布定数型はアイソレータ素子の寸法がフェライト薄板中を伝わる高周波の波長の１/４以上の場合に、後者の集中定数型は１/８以下の場合にそれぞれ使い分けられる。集中定数型の方が小形化に適する。

図１８に、現在携帯電話等で用いられている３端子対集中定数型サーキュレータの一端子対に整合インピーダンス（抵抗素子R）を接続してアイソレータを実現した場合の概略構造図と概略回路図を示す（特許文献１参照）。フェライト薄板Gはガーネット型フェライトよりなり、この上面に3本の中心導体L1、L2、L3が120度の角度間隔で配されている。それぞれの中心導体の一端は端子対（１）,（２）,（３）の入出力端子となり、他端は地導体GNDとなる共通部GRに接続される。整合用コンデンサーC1、C2、C3がそれぞれ中心導体L1、L2、L3の一端と共通部GRの間に並列接続される。また、アイソレータを実現するためエネルギーを吸収するための抵抗素子Rが端子対（３）と共通部GRの間に取り付けられている。フェライト薄板Gの主面にほぼ垂直な静磁界が印加されるように永久磁石が装荷されているが、図面では省略してある。静磁界の方向と強さ、および中心導体L1、L2、L3の形状と整合用コンデンサーC1、C2、C3の大きさを慎重に調整することにより、図１８の構造は所望の周波数（以後中心周波数という）ｆoでサーキュレータとして動作し、端子対（１）から入力した高周波は端子対（２）に、端子対（２）から入った高周波は端子対（３）に少ない損失で伝わる。端子対（３）に抵抗素子Rが接続されているとそこでエネルギーが吸収され、端子対（２）から端子対（１）に高周波はほとんど伝播しない状態となる。すなわち一方向のみの高周波伝播を助け、逆方向の伝播を阻止する素子であるアイソレータを実現できる。

特開平１０−１３１０９号公報

図１８の従来技術の構造は対称的であり、作りやすいという利点を持っていたが、挿入損失が余り小さくならずその帯域幅も狭いという欠点を持っていた。
本発明は、上記従来技術の状況を鑑みてなされたもので、挿入損失が小さくその帯域幅が広い３巻線型非可逆素子を提供することを目的としている。

請求項１の発明は、第１中心導体、第２中心導体、第３中心導体をフェライト薄板に近接して配し、該フェライト薄板は永久磁石により静磁界が印加されており、前記第１中心導体の一端が入力端子、他端が出力端子となっており、前記第２中心導体の一端は前記第１中心導体の他端に接続され、前記第３中心導体の一端には抵抗素子の一端が接続され、前記第２中心導体と前記第３中心導体の他端及び前記抵抗素子の他端が共通部に接続されており、前記第１中心導体に対して、前記第３中心導体がほぼ平行に配されていることを特徴とする３巻線型非可逆素子である。

請求項２の発明は、前記第１中心導体に対して、前記第２中心導体がほぼ垂直に配されていることを特徴とする３巻線型非可逆素子である。

請求項３の発明は、前記第１中心導体と前記第２中心導体のなす角度が８０度から１３０度の範囲内あることを特徴とする３巻線型非可逆素子である。

請求項４の発明は、前記第１中心導体の中央部分が１本であり、第３中心導体の中央部分が２本以上の導体に分かれていることを特徴とする３巻線型非可逆素子である。

請求項５の発明は、前記第１中心導体の中央部分が２本以上に分かれており、かつ第３中心導体の中央部分が３本以上の導体に分かれており、これらが交互に配されていることを特徴とする３巻線型非可逆素子である。

請求項６の発明は、前記第３中心導体の中央部分の合計の幅が、第１中心導体の中央部分の合計の幅より広いことを特徴とする３巻線型非可逆素子である。

請求項７の発明は、前記第１中心導体、前記第２中心導体、前記第３中心導体のそれぞれの一端と共通部の間に第１キャパシタンス素子、第２キャパシタンス素子、第３キャパシタンス素子を同時もしくは別々に接続したことを特徴とする３巻線型非可逆素子である。

請求項８の発明は、前記共通部が地導体に接続されていることを特徴とする３巻線型非可逆素子である。

本発明の３巻線型非可逆素子であるアイソレータは、挿入損失が小さく、その帯域幅も広く、通信機器用小型アイソレータとして好適である。

以下本発明の実施の形態について添付図面に基づいて説明する。
図１は本発明の代表的な実施例である中心導体とフェライト薄板組立方法およびそれらの周辺回路を示す。円板状のフェライト薄板Gの上に、１本の第１中心導体L1、平行2線の第２中心導体L2、同じく平行2線の第３中心導体が電気的絶縁状態を保ちながら交差して配されている。従来技術と異なる点は、第１中心導体L1の一端が入力端子（１）、他端が出力端子（２）になっているに加えて、第３中心導体L3は第１中心導体L1の下側にほぼ平行に配されていることである。また、第２中心導体L2は第１中心導体L1とほぼ垂直に交差している。第２中心導体L2の一端は出力端子（２）（第1中心導体の他端）に接続され、他端は共通部GRに接続されている。第３中心導体L3の一端と共通部GRの間には、エネルギー吸収用の抵抗素子Rと第３キャパシタンス素子C3が並列に接続されている。さらに、第１中心導体L1の一端と共通部GRと間には第１キャパシタンス素子C1が、出力端子（２）（第1中心導体L1の他端でありかつ第２中心導体L2の一端）と共通部GRの間には第２キャパシタンス素子C２がそれぞれ接続されている。図には明示されていないが、静磁界Hextが円板状フェライト薄板Gの主面に垂直に印加されている。なお、通常共通部GRは入出力端子（１）（２）の共通の地導体GNDに接続されるが、場合によっては外部回路路のインピーダンス整合のため新たな回路素子が接続されることもある。

本発明の概略組み立て回路図である図１が、従来技術の概略組み立て回路図である図１８とどのような利点があるかを明らかにするために、両者の具体的な構造について電磁界シミュレータを用いて計算し、散乱係数であるSパラメータを導き出した。
図２(a)、(b)は、本発明の図１の概略組立図に基づき、電磁界シミュレータに供した実施例の詳細構造図である。図２(a)は、上部から見た図、図２(b)は断面図である。特に、図２(b)は縦方向の位置関係が分かるように実寸法比より縦方向に伸ばして示してある。６ｍｍφ×0.55ｍｍ厚の円板状フェライト薄板Ｇが、１３mm角×0.3ｍｍ厚のアルミナ基板１に中央に設けられた貫通孔に挿入されている。両者とも導体板である共通部GR上に置かれている。第1中心導体L1は平行３線、第３中心導体L3は平行２線、第２中心導体L2は平行２線である。キャパシタンス素子C2、C3一端は図のようにアルミナ基板上にランドパターンで形成され、その他端は共通部GRとなっている。また、その一端がキャパシタンス素子C3に接続されている抵抗素子Rもアルミナ基板上に形成されており、その他端はランドパターンを介してアルミナ基板の貫通孔を経て共通部GRに接続されている。第１中心導体L1と第３中心導体L3は平行であり、それらの平行線路は図に示すように同一平面上に交互に配されているが互いに接触することはない。第２中心導体L2は第１中心導体L1と垂直に配され、その一端は第２キャパシタンス素子C2の上で、第１中心導体L1の他端と一緒になる。他端は上記貫通孔を通して共通部GRに接続される。第3中心導体L3の一端L3aは、第1中心導体L1の一端の下側に入り、キャパシタンス素子C3のランドパターンに接続される。他端L3bはフェライト薄板Gを巻回し、共通部GRに落ちる。フェライト薄板Gの中央部では、第２中心導体L2は約20μmの間隔で最上部に配され、L1、L3と接触することはない。図１にあるキャパシタンス素子C1は、L2がL1に垂直の場合C1はゼロであるとの回路解析の結果に基づき、意識的には導入していない。

図３は、従来技術の図１８に概略組立図に基づき、電磁界シミュレータの供した詳細構造図である。本発明の図２との違いがより明確になるように、フェライト薄板Gとアルミナ基板１は全く同じ形状のものを用いた。三つのキャパシタンス素子C1、C2、C3は図２と同じようにアルミナ基板上のランドパターンで構成されている。対称的に配された三つの中心導体L1、L2、L3は、フェライト薄板Gの中央部ではL1、L3、L2の順序に重ねあわされているが、相互の隙間は20μmで絶縁されている。それぞれの一端はランドパターン上に、他端はアルミナ基板の貫通孔を通して共通部GRに落ちている。

さて、図４は、図２と図３のパラメータを用いて電磁界シミュレータを用いて導出したSパラメータの計算結果である。実線が本発明の場合、点線が従来技術の場合である。図から分かるように、本発明の場合、挿入損失S21の最低値は0.3dＢと小さく、かつ入力反射損失S11の２０dＢ比帯域幅も１４％以上と非常に広い。図中点線で示した従来技術の場合、本発明の構造に比較して、挿入損失で0.2〜0.3dＢ悪く、S11の比帯域幅も８％と悪い。一方、図示していないが、従来型に比較して、本発明の構造では、逆方向損失S12比帯域幅が狭いという欠点がある。これが本発明構造の欠点であるが、逆方向損失をそれほど重要視しない用途では、挿入損失がきわめて小さいという本発明の特徴が威力を発揮するものと考える。
以上、二つの実施例と比較例から分かるように、本発明の構成にすることにより、挿入損失の帯域幅が飛躍的に向上した。なお、前記中心導体相互の電気的絶縁状態は空隙で実現したが、実際にはテフロン（登録商標）やポリイミドなどの粘着性テープを挿入することにより達成される。また、中心導体の表面にレジストのような絶縁性被膜をほどこしても実現できる。

図５(a)、(b)は、本発明の実施例である図１の中心導体とフェライト薄板組立方法の他の実施例を示す。図５(a)は、第3中心導体L3の一端が図１とは異なり左側にあり、他端が右側にある場合である。図１と同じように、第3中心導体L3の一端には抵抗素子Rとキャパシタンス素子C3が接続され、他端は共通部GRに接続される（以上図示せず）。図５(b)は、第3中心導体L3の配置状態はそのままにして、第２中心導体L2の一端を下側に、他端を上側に配置した場合である。以上の二つの構成でも、挿入損失の帯域幅が飛躍的に向上し、本発明の効果を実現できる。

図６(a)、(b)は、本発明の実施例である図１の中心導体とフェライト薄板組立方法の他の実施例を示す。図６(a)は、第１中心導体L1と第3中心導体L3の配置は図１と同じであるが、第２中心導体L2が一番フェライト薄板に近い下側に配置した場合である。図６(b)は、第２中心導体L2の重ねあわせ方が網目状になった場合である。この組み立ては、組み立て工数はかかるが、中心導体相互の結合を向上させることができる。これらの二つの構成でも、挿入損失の帯域幅が飛躍的に向上し、本発明の効果を実現できる。

図７(a)、(b)は、本発明の実施例である図１の中心導体とフェライト薄板組立方法の他の実施例を示す。図７(a)は、第1中心導体L1の形状が平行2線、第3中心導体L3の形状が平行3線である場合を示す。その他の配置は図１と同じである。図７(b)は、同じ中心導体の形状で、矩形状のフェライト薄板Gを用いた場合である。このように中心導体の本数を増やすことにより、第1中心導体L1と第3中心導体L3の結合をさらに向上させることができる。以上の構成でも、挿入損失の帯域幅が飛躍的に向上し、本発明の効果を実現できる。

図８(a)、(b)は、本発明の実施例である図１の中心導体とフェライト薄板組立方法の他の実施例を示す。図８(a)は、第1中心導体L1、第3中心導体L3の形状と配置は図１と同じであるが、第２中心導体L2が、第1中心導体L1から時計方向に90度より大きい角度φだけ傾いている場合である。フェライト薄板Gは円板状である。図８(b)は、同じ条件で、フェライト薄板が矩形状の場合である。以上の構成でも、挿入損失の帯域幅が飛躍的に向上し、本発明の効果を実現できる。

図９(a)、(b)は、本発明の実施例である図１の中心導体とフェライト薄板組立方法の他の実施例を示す。図９(a)は、第1中心導体L1、第3中心導体L3の形状と配置は図１と同じであるが、第２中心導体L2が、第1中心導体L1から反時計方向に90度より大きい角度φだけ傾いている場合である。フェライト薄板Gは円板状である。図９(b)は、同じ条件で、フェライト薄板が矩形状の場合である。以上の構成でも、挿入損失の帯域幅が飛躍的に向上し、本発明の効果を実現できる。

本発明の効果をより詳細に明らかにするためにこれまで述べたに実施例について回路解析を行いSパラメータの周波数特性を計算した。計算条件は、中心周波数fo= １０００MHｚ、空芯インダクタンスK=0.9ｎH、フェライトの飽和磁化４πMs＝９００Gである。また、図８に示す第1中心導体L1と第2中心導体L2の交差角φをパラメータとした。
図１０は、本発明の実施例の一つとして、第２中心導体L2の角度変化に対する挿入損失S21への効果を示す回路解析から求めた結果である。挿入損失S21は図に示すように周波数に対して単峰特性を示す。なだらかな単峰特性であるほど挿入損失の帯域幅が広いということが言える。約φ＝100度で最も広くなることが分かる。それより大きくなると帯域幅は急激に狭くなる。これをより明確にするために、中心周波数fo =1000 MHzより60 MHz低い、f＝９４０ＭＨｚ(=0.94fo)における挿入損失S21を代表値として、角度φに対してプロットしたものが図１３である。この値がちいさいほど挿入損失の帯域幅は広い。図１３から分かるように、S21( at f = 0.94fo )は、第２中心導体L2が、第１中心導体L1から傾いた角度φが107度くらいのところで極小値を持つ。このように挿入損失に関しては、φの最適値がある。

図１１は、本発明の実施例の一つとして、第２中心導体L2の角度変化に対する入力反射損失S11への効果を説明するための図である。計算方法は図１０と同じである。入力反射損失S11は図に示すように周波数に対して逆の単峰特性を示す。曲線が下にあるほど入力反射損失S11の帯域幅が広いということが言える。図から分かるように、入力反射損失S11は、第２中心導体L2が、第１中心導体L1から傾いた角度φが大きくなるにつれて、劣化してゆく。このように入力反射損失S11に関しては、φ=90度が最適値であり、計算上は２０dＢ比帯域幅を１５％以上にすることができる。

図１２は、本発明の第２中心導体L2の角度に対する逆方向損失S12への効果を説明するための図である。計算方法は図１０と同じである。逆方向損失S12は図に示すように周波数に対して逆の単峰特性を示す。曲線が下にあるほど逆方向損失S21の帯域幅が広いということが言える。図から分かるように、逆方向損失S12は、第２中心導体L2が、第１中心導体L1から傾いた角度φが大きくなるにつれて、改善されてゆく。このように逆方向損失S12に関しては、φは大きければ大きい方がよいことがわかる。

図１４は、図１１と図１２から得られた入力反射損失S11と逆方向損失S12の２０dＢ比帯域幅を角度φに対してプロットしたものである。図から分かるように、入力反射損失S11は急速にφとともに劣化してゆくが、逆方向損失S12は徐々に改善されてゆく。したがって、逆方向損失S12の優れたアイソレータを実現したい場合は、φは90度より大きいほうが望ましい。しかし、あまり大きくなると入力反射損失S11だけでなく挿入損失S21も劣化するので、適当なるφを選択する必要がある。本発明では、入力反射損失S11の比帯域幅４％までが実用範囲と考え、φ＝130度を上限とした。
これまでは、φ<90度の範囲を問題にしなかった。この範囲は、回路解析の結果、逆方向損失が非常に狭くなるためである。また、前にも触れたが、第1キャパシタンス素子C１はφ=90度でゼロとなる。これよりφが大きくなるとC1を徐々に大きくする必要がある。一方、φ<90度では、逆に大きなインダクタンス素子が必要となる。これは実際的ではない。しかし、組み立てる上でのばらつきの問題もあるので、反射損失があまり増えない、φ=80度を本発明の下限とした。
これより本発明のφの請求範囲は80度より大きく、130度より小さいと決めた。

次に、平行である第1中心導体L1と第3中心導体L3の形状を変えたときに本発明の効果がどのように影響されるかを電磁界シミュレータを用いて検討した。
図１５は、電磁界シミュレータに供した本発明のもう一つの実施例の組立図である。フェライト薄板Gは5.4ｍｍ角×0.55ｍｍ、アルミナ基板１は0.3ｍｍ厚、第1中心導体L1は平行３線、第３中心導体L3は平行２線、第２中心導体L2は平行２線である。図２と異なる点は、フェライト薄板が矩形状であることだけである。
図１６は、電磁界シミュレータに供した本発明のもう一つの実施例の組立図である。第1中心導体L1は平行２線、第３中心導体L3は平行３線、第２中心導体L2は平行２線である。図１５と異なる点は、第1中心導体L1の本数と第3中心導体L3の本数が入れ替わっていることである。

図１７の実線は、図１６のパラメータを用いて電磁界シミュレータで計算した結果である。図中点線で示したのは、図１５の場合の結果である。比較して分かるように、図１６の方が、挿入損失S21をほとんど劣化させることなく、逆方向損失S12の１０ｄB比帯域幅が５％から8.5％まで増加し、特性が改善されていることが分かる。このように、第１中心導体L1の本数を少なく、第３中心導体L3の本数を多くすれば、挿入損失S21を劣化させることなく、逆方向損失S12を改善できるので、本発明の効果はさらに助長される。これも本発明の特許請求範囲である。一つの目安として、ここでは本数で規定したが、これは電気回路的に見れば、第1中心導体L1と第３中心導体L3のインピーダンス比を大きくとることと等価である。したがって、中心導体の横方向に実質的な幅、すなわち、中央の分割された部分の合計の幅が、第１中心導体L1より第３中心導体L3の方が広ければ、同じ効果が得られることは本分野の専門家であれば容易に理解できることである。これも本発明の請求範囲である。

本発明の技術による３巻線型非可逆素子の等価回路。本発明の技術による中心導体とフェライト薄板の詳細組立図。従来技術による中心導体とフェライト薄板の詳細組立図。本発明の技術と従来技術によるアイソレータの特性比較図。本発明の技術による中心導体とフェライト薄板の概略組立図。本発明の技術による中心導体とフェライト薄板の概略組立図。本発明の技術による中心導体とフェライト薄板の概略組立図。本発明の技術による中心導体とフェライト薄板の概略組立図。本発明の技術による中心導体とフェライト薄板の概略組立図。本発明の技術によるアイソレータの周波数特性図。本発明の技術によるアイソレータの周波数特性図。本発明の技術によるアイソレータの周波数特性図。本発明の技術によるアイソレータ特性のパラメータ変化図。本発明の技術によるアイソレータ特性のパラメータ変化図。本発明の技術による中心導体とフェライト薄板の詳細組立図。本発明の技術による中心導体とフェライト薄板の詳細組立図。本発明の技術によるアイソレータの特性改善図。従来技術の３巻線型非可逆素子の等価回路。

符号の説明

L1、L2、L3 … 第１、第２、第３の中心導体
G … フェライト薄板
GR … 共通部
GND … 地導体
C1、C2、C3 … キャパシタンス素子
R … 抵抗素子
（１）、（２） … 入出力端子
φ ・・・第１、第２の中心導体の交差角度

Claims

第１中心導体、第２中心導体、第３中心導体をフェライト薄板に近接して配し、該フェライト薄板は永久磁石により静磁界が印加されており、前記第１中心導体の一端が入力端子、他端が出力端子となっており、前記第２中心導体の一端は前記第１中心導体の他端に接続され、前記第３中心導体の一端には抵抗素子の一端が接続され、前記第２中心導体と前記第３中心導体の他端及び前記抵抗素子の他端が共通部に接続されており、
前記第１中心導体に対して、前記第３中心導体がほぼ平行に配されていることを特徴とする３巻線型非可逆素子。
前記第１中心導体に対して、前記第２中心導体がほぼ垂直に配されていることを特徴とする請求項１に記載の３巻線型非可逆素子。
前記第１中心導体と前記第２中心導体のなす角度が８０度から１３０度の範囲内あることを特徴とする請求項１または２に記載の３巻線型非可逆素子。
前記第１中心導体の中央部分が１本であり、第３中心導体の中央部分が２本以上の導体に分かれていることを特徴とする請求項１〜３の何れかに記載の３巻線型非可逆素子。
前記第１中心導体の中央部分が２本以上に分かれており、かつ第３中心導体の中央部分が３本以上の導体に分かれており、これらが交互に配されていることを特徴とする請求項１〜３の何れかに記載の３巻線型非可逆素子。
前記第３中心導体の中央部分の合計の幅が、第１中心導体の中央部分の合計の幅より広いことを特徴とする請求項１〜３の何れかに記載の３巻線型非可逆素子。
前記第１中心導体、前記第２中心導体、前記第３中心導体のそれぞれの一端と共通部の間に第１キャパシタンス素子、第２キャパシタンス素子、第３キャパシタンス素子を同時もしくは別々に接続したことを特徴とする請求項１〜６の何れかに記載の３巻線型非可逆素子。
前記共通部が地導体に接続されていることを特徴とする請求項１〜７の何れかに記載の３巻線型非可逆素子。