JP3714220B2 - 非可逆回路素子及び通信装置 - Google Patents

非可逆回路素子及び通信装置 Download PDF

Info

Publication number
JP3714220B2
JP3714220B2 JP2001310399A JP2001310399A JP3714220B2 JP 3714220 B2 JP3714220 B2 JP 3714220B2 JP 2001310399 A JP2001310399 A JP 2001310399A JP 2001310399 A JP2001310399 A JP 2001310399A JP 3714220 B2 JP3714220 B2 JP 3714220B2
Authority
JP
Japan
Prior art keywords
center electrode
insulating substrate
main surface
electrode
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001310399A
Other languages
English (en)
Other versions
JP2003115703A (ja
Inventor
昭人 増田
聖吾 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001310399A priority Critical patent/JP3714220B2/ja
Publication of JP2003115703A publication Critical patent/JP2003115703A/ja
Application granted granted Critical
Publication of JP3714220B2 publication Critical patent/JP3714220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータ等の非可逆回路素子及び通信装置に関する。
【0002】
【従来の技術】
従来より、2ポートのアイソレータ(非可逆回路素子)として、図11に示すものが知られている。このアイソレータ210は、永久磁石213と中心電極組立体220と素子搭載用基板214と抵抗素子Rと整合用コンデンサ素子C10,C11と上側金属ケース211と下側金属ケース212等から形成されている。図12に示すように、中心電極組立体220は、スクリーン印刷により中心電極221,222を形成したフェライトシート224を積層して圧着後、焼成して得る。中心電極221と中心電極222のそれぞれの一端は、フェライトシート224を積層して得たフェライト225の側面に形成された電極パターン226によって電気的に接続している。抵抗素子Rの端子電極及び整合用コンデンサ素子C10,C11の端子電極は、素子搭載用基板214に形成された電極パターン215〜217に電気的に接続している。電極パターン215は入力端子とされ、電極パターン216は出力端子とされる。電極パターン217は下側金属ケース212に電気的に接続し、アースとして機能する。図13に、このアイソレータ210の電気等価回路図を示す。
【0003】
【発明が解決しようとする課題】
しかしながら、従来のアイソレータ210の中心電極組立体220は、中心電極221,222を形成したフェライトシート224を積層するので、積層ずれによる中心電極221,222の交差角度や交差位置のばらつきが発生し易かった。また、スクリーン印刷により形成された中心電極221,222の焼成工程における収縮率の変動により、焼成後における中心電極221,222の寸法のばらつきが大きく、アイソレータ210の電気的特性がばらつき易いという問題があった。
【0004】
また、従来のアイソレータ210は、二つの中心電極221,222のアースの等電位性を高め、アイソレータ210の回路の対称性を高めることにより、高電気性能が得られると考え、二つの中心電極221,222のコールドエンド同士を電極パターン226にて導通していた。しかし、アイソレータ210が動作する数百MHz以上の周波数帯において、電極パターン226や該電極パターン226に接続する電極パターン217は、インダクタ素子として機能するので、二つの中心電極221,222のコールドエンドは、完全なグランド電位にならない。このため、電極パターン226を介して、中心電極221と中心電極222との間を伝送する不要な信号が発生する。この不要な信号によって、動作周波数帯における順方向(入力端子から出力端子への方向)と逆方向(出力端子から入力端子への方向)の通過特性の位相差が、理想値の180度から大幅にずれてしまうので、所望の電気特性を得ることができなかった。
【0005】
そこで、本発明の目的は、高性能の電気的特性を有する非可逆回路素子及び通信装置を提供することにある。
【0006】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、
(a)2ポートの非可逆回路素子において、
(b)第1主面と前記第1主面に対向する第2主面とを有する絶縁性基板と、
(c)前記絶縁性基板の第1主面に設けられ、接地側端部が前記第2主面に延在している第1中心電極と、
(d)前記絶縁性基板の第2主面に設けられた第2中心電極と、
(e)永久磁石と、
(f)前記絶縁性基板の第2主面側に配設され、前記永久磁石により直流磁界が印加されるフェライトと、
(g)前記絶縁性基板と前記第1中心電極と前記第2中心電極と前記永久磁石と前記フェライトとを収容する金属ケースと、
(h)前記絶縁性基板の第2主面に設けられた前記第1中心電極の接地側端部と前記金属ケースとの間に形成された隙間に配置された、前記第1中心電極の接地側端部と前記金属ケースを電気的に接続する第1接続導体と、
(i)前記絶縁性基板の第2主面に設けられた前記第2中心電極の接地側端部と前記金属ケースとの間に形成された隙間に配置された、前記第2中心電極の接地側端部と前記金属ケースを電気的に接続する第2接続導体と、
を備えたことを特徴とする。
【0007】
以上の構成により、第1中心電極の一端が第1接続導体を介して金属ケースに接続し、かつ、第2中心電極の一端が第2接続導体を介して金属ケースに接続しているので、第1中心電極と第2中心電極との間には不要な信号が伝送しにくくなる。
【0008】
また、絶縁性基板の第1主面に第1中心電極を形成し、第2主面に第2中心電極を形成しているので、第1中心電極と第2中心電極の交差角度や交差位置の精度が向上する。
【0009】
また、第1接続導体がチップ部品の第1外部電極であり、第2接続導体がチップ部品の第2外部電極であることが好ましい。これにより、一つのチップ部品で実装することができるので、非可逆回路素子の組み立てが容易になる。
【0010】
また、チップ部品がチップコンデンサ、チップインダクタ及びチップ抵抗のいずれか一つであることが好ましい。これにより、市販のチップ部品を用いることができ、非可逆回路素子の製造コストが安価になる。
【0011】
また、第1接続導体が第1金属片であり、第2接続導体が第2金属片であることが好ましい。これにより、第1金属片及び第2金属片の形状を柔軟に設定することができるので、非可逆回路素子の設計の柔軟性が向上する。
【0012】
また、第1金属片の厚み寸法と第2金属片の厚み寸法が略同じであることが好ましい。これにより、絶縁性基板と金属ケースが略平行に配置される。
【0013】
また、第1中心電極の他端に第1の整合用コンデンサ素子が少なくとも一つ接続され、かつ、第2中心電極の他端に第2の整合用コンデンサ素子が少なくとも一つ接続されていることが好ましい。これにより、非可逆回路素子のインピーダンスの調節性が向上する。
【0014】
また、第1の整合用コンデンサ素子及び第2の整合用コンデンサ素子が、絶縁性基板の第2主面側に配設され、第1の整合用コンデンサ素子のホット側コンデンサ電極が、絶縁性基板に設けたスルーホールを介して、絶縁性基板の第1主面に設けた第1中心電極に電気的に接続していることが好ましい。これにより、スルーホールに接合用はんだを充填することができるので、第1中心電極や第2中心電極と整合用コンデンサ素子の接合強度が向上する。
【0015】
また、本発明に係る通信装置は上述の非可逆回路素子を備えているので、電気的特性が向上した通信装置が安価に得られる。
【0016】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子及び通信装置の実施の形態について添付の図面を参照して説明する。なお、各実施形態において、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。
【0017】
[第1実施形態、図1〜図6]
本発明に係る集中定数型アイソレータ(非可逆回路素子)の一実施形態の分解斜視図を図1に示す。図2はアイソレータ1の内部平面図、図3は垂直断面図、図4は外観斜視図である。アイソレータ1は、概略、永久磁石9と絶縁性基板10と略直方体形状のフェライト20と整合用コンデンサ素子C1〜C4と抵抗素子Rとチップ部品30と樹脂製端子ケース3と金属製上側ケース4と金属製下側ケース8とからなる。
【0018】
金属製下側ケース8は、左右の側壁8bと底部8aを有している。この金属製下側ケース8は、インサートモールド法によって、樹脂製端子ケース3と一体成形されている。金属製下側ケース8の底部8aの対向する一対の辺からは、それぞれ二本のアース端子16が底部8aから延在している。また、金属製上側ケース4は、平面視矩形状であり、上部4aと左右の側壁4bを有している。
【0019】
金属製上側ケース4及び金属製下側ケース8は、鉄等の透磁率の高い材料を主成分とする薄板(代表厚み:0.1mm〜0.3mm)を打ち抜き、曲げ加工をした後、下地として銅めっき(代表膜厚:0.5μm〜2μm)を施し、さらに銀めっき(代表膜厚:1μm〜5μm)を施して得る。これらのめっきの膜厚は通過帯域の中心周波数での表皮深さを考慮して設定される。
【0020】
樹脂製端子ケース3は、底部3aと二つの側部3bを有している。この底部3aには概ね矩形状の開口部3cが形成されており、開口部3cの内側面からチップ部品30を位置決めするための突起部が二つ形成されている(図2及び図3参照)。開口部3cに隣接する位置に矩形状の窓部3dが二つ形成されており、二つの窓部3dの間には抵抗素子Rを収容するための凹部3eが形成されている。開口部3cには金属製下側ケース8の底部8aが露出している。この開口部3cから露出している底部8aは、アース引出電極8aとしても機能する。樹脂製端子ケース3には、入力端子14(図2参照)及び出力端子15がインサートモールドされている。入力端子14及び出力端子15は、それぞれ一端が樹脂製端子ケース3の外側面に露出し、他端が樹脂製端子ケース3の窓部3d,3dに露出して入力引出電極14a、出力引出電極15aとされる。
【0021】
永久磁石9は、略直方体形状を有する。この永久磁石9は、あらかじめ着磁されているものをアイソレータ1に組み込んでもよいし、着磁されていない状態でアイソレータ1に組み込み、その後に着磁してもよい。
【0022】
絶縁性基板10は、表面10aに中心電極22が印刷法や導電性材料(例えば、銅)によるめっき後エッチングする方法等によりパターン形成されている。この中心電極22の一方の端部は、スルーホール11を介して裏面10bに延在してポート電極P2とされている。中心電極22の他方の端部は、絶縁性基板10の端面を廻り込んで裏面10bに延在してコールドエンド22aとされる。裏面10bには中心電極21が形成されている。中心電極21の一方の端部はポート電極P1とされ、他方の端部はコールドエンド21aとされる。ポート電極P1には、スルーホール11が形成されている。中心電極21と中心電極22は、絶縁性基板10の平面視において、略90度で交差している。絶縁性基板10は、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂と、紙、ガラスクロス等の基材からなる。
【0023】
この絶縁性基板10は、例えば、以下のようにして量産される。マザー基板の表面及び裏面に電極パターンを多数配列するとともに、該マザー基板の表裏面に形成した電極パターンの導通を図るためのスルーホール11を形成する。そして、マザー基板を所定のサイズに、ダイシング(切断)して複数の絶縁性基板10を得る。この絶縁性基板10は、マザー基板にスルーホール11を形成した後にダイシングしているので、ダイシングした後の絶縁性基板10に個別的にスルーホール11を形成する工程が不要となる。従って、スルーホール11の加工性が向上し、アイソレータ1のコストを安価にすることができる。
【0024】
チップ部品30はチップコンデンサであり、その外形寸法は、例えば、0.5mm×0.5mm×1.0mmや0.3mm×0.3mm×0.6mmの側面が正方形の直方体のものが採用される。ただし、チップ部品30はコンデンサ素子としての機能を利用するものではなく、単に、その外部電極31,32を、中心電極21,22のコールドエンド21a,22aと金属製下側ケース8を電気的に接続する接続導体として利用するものである。チップ部品30の長手方向の両側面(形状が正方形)及びその面に接する四つ側面(形状が長方形)の一部に外部電極31,32が形成されている。外部電極31と外部電極32はチップ部品30の一部であるので、外部電極31と外部電極32はショートしない。また、チップ部品30を小型化することができるので、整合用コンデンサ素子C1〜C4等を大容量化することができ、アイソレータ1の動作周波数帯を広げることができる。外部電極31,32は環境汚染防止の観点から非鉛系の材料を採用することが好ましい。
【0025】
チップ部品30は、長手方向以外については方向性がないので、チップ部品30を搭載する際に、画像処理等を用いてチップ部品30の向きを確認する工程を簡略化することができる。また、汎用品であるチップ部品30をアイソレータ1に搭載する技術も確立しているので、アイソレータ1の製造コストを安価にすることができる。また、チップコンデンサは、一般汎用部品であり、広く流通しているので、安価に入手することができ、アイソレータ1の構成部品を安価にすることができる。
【0026】
整合用コンデンサ素子C1〜C4は、上下面にコンデンサ電極を配設している。アイソレータ1の電気的特性によっては、整合用コンデンサ素子C1,C2を省略してもよい。この場合、絶縁性基板10に形成されたポート電極P1は入力引出電極14aに接続し、ポート電極P2は出力引出電極15aに接続する。
【0027】
抵抗素子Rは、絶縁性基板の両端部に厚膜印刷等で端子電極を形成し、その間に抵抗体を配設している。
【0028】
以上の構成部品は、以下のようにして組み立てられる。図2に示すように、整合用コンデンサ素子C3,C4やフェライト20やチップ部品30を樹脂製端子ケース3の開口部3cに収容し、抵抗素子Rを凹部3eに収容し、整合用コンデンサ素子C1,C2を窓部3dに収容する。
【0029】
このとき、チップ部品30の外部電極31,32と整合用コンデンサ素子C3,C4の下面側(コールド側)コンデンサ電極は、樹脂製端子ケース3の開口部3cに露出しているアース引出電極8aにそれぞれ接続される。整合用コンデンサ素子C1の下面側コンデンサ電極は、樹脂製端子ケース3の窓部3dに露出している入力引出電極14aに接続される。整合用コンデンサ素子C2の下面側コンデンサ電極は、樹脂製端子ケース3の窓部3dに露出している出力引出電極15aに接続される。
【0030】
次に、絶縁性基板10を樹脂製端子ケース3内に収容する。このとき、絶縁性基板10の平面視において、中心電極21と中心電極22とが交差している位置にフェライト20が配置される。また、絶縁性基板10の裏面10bに形成されている中心電極21のポート電極P1は整合用コンデンサ素子C1の上面側コンデンサ電極と整合用コンデンサ素子C3の上面側(ホット側)コンデンサ電極と抵抗素子Rの一方の端子電極に接続される。中心電極22のポート電極P2は整合用コンデンサ素子C2の上面側コンデンサ電極と整合用コンデンサ素子C4の上面側(ホット側)コンデンサ電極と抵抗素子Rの他方の端子電極に接続される。中心電極21のコールドエンド21aはチップ部品30の外部電極31に接続し、中心電極22のコールドエンド22aはチップ部品30の外部電極32に接続する。また、絶縁性基板10はアース引出電極8aとの間にフェライト20の厚み分の隙間を有し、その隙間の間にチップ部品30が配置される。
【0031】
さらに、その上から金属製上側ケース4を装着する。金属製上側ケース4の上部4aの下側には永久磁石9が配置されている。これにより、永久磁石9は、絶縁性基板10の上方に配置され、絶縁性基板10の下方に配置されているフェライト20に直流磁界を印加する。金属製下側ケース8の側壁8bと金属製上側ケース4の側壁4bは、電気的に接続して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
【0032】
素子C1〜C4,Rの電極及びチップ部品30の外部電極31,32と電極8a,14a,15aの接続や金属製上側ケース4と金属製下側ケース8の接続には、はんだリフロー等の方法が用いられる。絶縁性基板10のスルーホール11の位置には、整合用コンデンサ素子C1,C2の上面側コンデンサ電極が配置しているので、整合用コンデンサ素子C1,C2に余分に付着した接合用はんだは、表面張力によってスルーホール11内に吸収され、他の電極とのショート不良を改善することができる。また、スルーホール11内に充填される接合用はんだの量を見越して、少し多めにすることができる。つまり、接合用はんだの適切量の許容範囲が広がり、ポート電極P1,P2と整合用コンデンサ素子C1,C2の上面側コンデンサ電極とのはんだ接合不良を改善することができる。また、接合用はんだの一部がスルーホール11内に充填するので、スルーホール11内の接合用はんだがアンカーとして作用し、絶縁性基板10と整合用コンデンサ素子C1,C2の接合強度が向上する。これにより、はんだ接合面積が小さくても十分なはんだ接合強度が得られ、信頼性の高いアイソレータ1を得ることができる。また、整合用コンデンサ素子C3,C4の位置にスルーホールを設けた場合にも同様の(アンカーとして作用し、絶縁性基板10と整合用コンデンサ素子C3,C4の接合強度が向上するという)作用効果が得られる。
【0033】
なお、接合用はんだは、環境汚染防止やアイソレータ1のリフロー作業性から、非鉛系かつ高温融点を有するSn−Sb系のはんだを用いることが好ましい。
【0034】
こうして、図4に示すようなアイソレータ1が得られる。図5は、図4に示したアイソレータ1の電気等価回路図である。
【0035】
図5に示すように、外部電極31,32は、中心電極21,22のコールドエンド21a,22aを分けて、金属製下側ケース8のアース引出電極8aに接続しているので、中心電極21と中心電極22は、アース引出電極8a以外では導通しない。従って、中心電極21と中心電極22の間の不要な信号の伝送が発生しにくいので、アイソレータ1の動作周波数帯において、順方向と逆方向の通過特性の位相差を理想値の180度にすることができ、アイソレータ1の電気的特性を向上させることができる。なお、チップ部品30の外部電極31,32には高周波電流が流れるので、インダクタとして作用する。
【0036】
図6に、アイソレータ1の順方向通過特性(挿入損失特性)S21と逆方向通過特性(アイソレーション特性)S12を示す。比較のため、図11に示した従来のアイソレータ210の順方向通過特性(挿入損失特性)S21’と逆方向通過特性(アイソレーション特性)S12’も併せて記載している。
【0037】
[第2実施形態、図7〜図9]
本第2実施形態では、前記第1実施形態のチップ部品30の代わりに二つの金属片40を用いたものである。図7に示すように、二つの金属片40は略同じ寸法を有し、側面が略正方形の直方体の形状をしている。金属片40の主成分は銅であることが好ましい。銅は金属の中で相対的に高導電率であるので、中心電極21,22のコールドエンド21a,22aから金属製下側ケース8のアース引出電極8aまでの間の信号の減衰が少なく、アイソレータ2の電気的特性の劣化を抑制することができる。また、銅は高導電率の金属の中では相対的に安価であるので、アイソレータ2を安価にすることができる。
【0038】
図8及び図9に示すように、樹脂製端子ケース3の底部3aには、金属片40を収容するための窓部3fが新たに形成されている。この窓部3fによって、二つの金属片40が接触することを防止することができる。
【0039】
以上のアイソレータ2は、前記第1実施形態のアイソレータ1と同様の作用効果を奏する。さらに、金属片40の側面の形状が正方形であるので、金属片40を搭載する際において、金属片40の方向性を画像処理等で判別する必要がなくなり、搭載ミスを防止することができる。これによりアイソレータ1の良品率が向上する。特に、側面が正方形であるので、長手方向のみの方向性の判断で足り、アイソレータ2の生産コストが安価になる。
【0040】
[第3実施形態、図10]
本第3実施形態では、携帯電話を例にして、通信装置の実施の形態を説明する。
【0041】
図10は、携帯電話120のRF部分の電気回路ブロック図である。図10において、122はアンテナ素子、123はデュプレクサ、124,126は送信側電力増幅器、125は送信側段間用帯域通過フィルタ、127は送信側ミキサ、128は受信側低ノイズ増幅器、129は受信側段間用帯域通過フィルタ、130は受信側ミキサ、131はアイソレータ、132は電圧制御発振器(VCO)、133はローカル用帯域通過フィルタである。
【0042】
ここに、アイソレータ131として、前記第1実施形態及び第2実施形態のアイソレータ1,2を使用することができる。このアイソレータ1,2を実装することにより、低コストで高性能の携帯電話を実現することができる。
【0043】
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、樹脂製端子ケース3と金属製下側ケース8はインサートモールドで形成したとして説明したが、これに限定されるものではなく、樹脂製端子ケース3と金属製下側ケース8を別々に形成し、組み合わせたものであってもよい。また、前記第1実施形態や第2実施形態では、入力端子を14、出力端子を15として説明したが、これに限定されるものではなく、入力端子を15、出力端子を14にしてもよい。
【0044】
また、前記第1実施形態で示したチップ部品30は、チップコンデンサとして説明したが、これに限定されるものではなく、チップインダクタやチップ抵抗であってもよい。チップ部品30がチップ抵抗の場合、抵抗体が形成されている面を金属製下側ケース8のアース引出電極8a側に向けるとよい。
【0045】
前記第1実施形態で示したチップ部品30は、一般に市販されているとして説明したが、これに限定されるものではなく、専用品であってもよい。例えば、チップ用基板の上下面の端部に電極を形成し、上下面をスルーホールで導通したものであってもよい。このように専用品で構成することにより、チップ部品30の寸法の自由度が向上するので、アイソレータ1を小型化することができる。
【0046】
【発明の効果】
以上の説明から明らかなように、本発明によれば、絶縁性基板の第2主面に設けられた第1中心電極の接地側端部と金属ケースとの間に形成された隙間に配置された、第1中心電極の接地側端部と金属ケースを電気的に接続する第1接続導体と、絶縁性基板の第2主面に設けられた第2中心電極の接地側端部と金属ケースとの間に形成された隙間に配置された、第2中心電極の接地側端部と金属ケースを電気的に接続する第2接続導体を有しているので、第1中心電極と第2中心電極との間には不要な信号が伝送しにくくなる。従って、非可逆回路素子の順方向と逆方向の通過特性の位相差を大きくすることができ、非可逆回路素子の電気的特性を向上させることができる。
【図面の簡単な説明】
【図1】本発明に係る非可逆回路素子の第1実施形態の分解斜視図。
【図2】図1に示した非可逆回路素子の内部平面図。
【図3】図2に示した非可逆回路素子のIII−III断面図。
【図4】図1に示した非可逆回路素子の組み立て完成後の外観斜視図。
【図5】図4に示した非可逆回路素子の電気等価回路図。
【図6】図4に示した非可逆回路素子の通過特性を表したグラフ。
【図7】本発明に係る非可逆回路素子の第2実施形態の分解斜視図。
【図8】図7に示した非可逆回路素子の内部平面図。
【図9】図8に示した非可逆回路素子のIX−IX断面図。
【図10】本発明に係る通信装置の一実施形態を示すブロック図。
【図11】従来の非可逆回路素子の分解斜視図。
【図12】図11に示した中心電極組立体の組み立て方法を説明するための斜視図。
【図13】図11に示した非可逆回路素子の電気等価回路図。
【符号の説明】
1,2…アイソレータ(非可逆回路素子)
4…金属製上側ケース(金属ケース)
8…金属製下側ケース(金属ケース)
9…永久磁石
10…絶縁性基板
10a…絶縁性基板の表面
10b…絶縁性基板の裏面
11…スルーホール
20…マイクロ波フェライト
21…第2中心電極
21a…コールドエンド(第2中心電極の一端)
22…第1中心電極
22a…コールドエンド(第1中心電極の一端)
30…チップ部品
31,32…チップ部品の外部電極
40…金属片
120…携帯電話(通信装置)
C3…第1の整合用コンデンサ素子
C4…第2の整合用コンデンサ素子
P1…ポート電極(第2中心電極の他端)
P2…ポート電極(第1中心電極の他端)

Claims (8)

  1. 2ポートの非可逆回路素子において、
    第1主面と前記第1主面に対向する第2主面とを有する絶縁性基板と、
    前記絶縁性基板の第1主面に設けられ、接地側端部が前記第2主面に延在している第1中心電極と、
    前記絶縁性基板の第2主面に設けられた第2中心電極と、
    永久磁石と、
    前記絶縁性基板の第2主面側に配設され、前記永久磁石により直流磁界が印加されるフェライトと、
    前記絶縁性基板と前記第1中心電極と前記第2中心電極と前記永久磁石と前記フェライトとを収容する金属ケースと、
    前記絶縁性基板の第2主面に設けられた前記第1中心電極の接地側端部と前記金属ケースとの間に形成された隙間に配置された、前記第1中心電極の接地側端部と前記金属ケースを電気的に接続する第1接続導体と、
    前記絶縁性基板の第2主面に設けられた前記第2中心電極の接地側端部と前記金属ケースとの間に形成された隙間に配置された、前記第2中心電極の接地側端部と前記金属ケースを電気的に接続する第2接続導体と、
    を備えたことを特徴とする非可逆回路素子。
  2. 前記第1接続導体がチップ部品の第1外部電極であり、前記第2接続導体が前記チップ部品の第2外部電極であることを特徴とする請求項1に記載の非可逆回路素子。
  3. 前記チップ部品がチップコンデンサ、チップインダクタ及びチップ抵抗のいずれか一つであることを特徴をする請求項2に記載の非可逆回路素子。
  4. 前記第1接続導体が第1金属片であり、前記第2接続導体が第2金属片であることを特徴とする請求項1に記載の非可逆回路素子。
  5. 前記第1金属片の厚み寸法と前記第2金属片の厚み寸法が略同じであることを特徴とする請求項4に記載の非可逆回路素子。
  6. 前記第1中心電極に第1の整合用コンデンサ素子が少なくとも一つ電気的に接続され、かつ、前記第2中心電極に第2の整合用コンデンサ素子が少なくとも一つ電気的に接続されていることを特徴とする請求項1〜請求項5のいずれかに記載の非可逆回路素子。
  7. 前記第1の整合用コンデンサ素子及び前記第2の整合用コンデンサ素子が、前記絶縁性基板の第2主面側に配設され、前記第1の整合用コンデンサ素子のホット側コンデンサ電極が、前記絶縁性基板に設けたスルーホールを介して、前記絶縁性基板の第1主面に設けた第1中心電極に電気的に接続していることを特徴とする請求項6に記載の非可逆回路素子。
  8. 請求項1〜請求項7のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。
JP2001310399A 2001-10-05 2001-10-05 非可逆回路素子及び通信装置 Expired - Fee Related JP3714220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001310399A JP3714220B2 (ja) 2001-10-05 2001-10-05 非可逆回路素子及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001310399A JP3714220B2 (ja) 2001-10-05 2001-10-05 非可逆回路素子及び通信装置

Publications (2)

Publication Number Publication Date
JP2003115703A JP2003115703A (ja) 2003-04-18
JP3714220B2 true JP3714220B2 (ja) 2005-11-09

Family

ID=19129376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310399A Expired - Fee Related JP3714220B2 (ja) 2001-10-05 2001-10-05 非可逆回路素子及び通信装置

Country Status (1)

Country Link
JP (1) JP3714220B2 (ja)

Also Published As

Publication number Publication date
JP2003115703A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
US6914496B2 (en) Center-electrode assembly and manufacturing method therefor, nonreciprocal circuit device and communication apparatus using the same
US7937824B2 (en) Method for manufacturing nonreciprocal circuit device and method for manufacturing composite electronic component
JP2006311455A (ja) 非可逆回路素子、その製造方法及び通信装置
JP3646532B2 (ja) 非可逆回路素子
JP4640455B2 (ja) フェライト・磁石素子、非可逆回路素子及び複合電子部品
JP3548822B2 (ja) 非可逆回路素子および通信装置
JP3539351B2 (ja) 非可逆回路素子の製造方法
JP3714220B2 (ja) 非可逆回路素子及び通信装置
JP3680682B2 (ja) 非可逆回路素子および通信機装置
JPH11239009A (ja) 非可逆回路素子の広帯域化構造
US6724276B2 (en) Non-reciprocal circuit device and communication apparatus
JP4208087B2 (ja) 非可逆回路素子及び通信機器
JP4639540B2 (ja) 非可逆回路素子及び通信装置
US6545558B2 (en) Nonreciprocal circuit component and communication device with a resin member having electrode-thick convexity
JP2001156505A (ja) 非可逆回路素子、通信装置および非可逆回路素子の製造方法
JP4193759B2 (ja) 非可逆回路素子及び通信装置
US7429901B2 (en) Non-reciprocal circuit element, composite electronic component, and communication apparatus
JP5120101B2 (ja) フェライト・磁石素子の製造方法
US7859357B2 (en) Non-reciprocal circuit device
JP2003347807A (ja) 非可逆回路素子および通信装置
JP4182926B2 (ja) 非可逆回路素子及び通信装置
JP2003115702A (ja) 非可逆回路素子及び通信装置
KR20190101022A (ko) 비가역회로소자
JP2001007607A (ja) 非可逆回路素子及び通信機装置
JP3660316B2 (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees