JPH10284907A - 非可逆回路素子 - Google Patents

非可逆回路素子

Info

Publication number
JPH10284907A
JPH10284907A JP9220197A JP9220197A JPH10284907A JP H10284907 A JPH10284907 A JP H10284907A JP 9220197 A JP9220197 A JP 9220197A JP 9220197 A JP9220197 A JP 9220197A JP H10284907 A JPH10284907 A JP H10284907A
Authority
JP
Japan
Prior art keywords
laminated substrate
substrate
input
circuit device
reciprocal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9220197A
Other languages
English (en)
Inventor
Takashi Hasegawa
長谷川  隆
Hiroshi Tokuji
博 徳寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP9220197A priority Critical patent/JPH10284907A/ja
Publication of JPH10284907A publication Critical patent/JPH10284907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】 【課題】 積層基板の形成の容易な、ひいては量産性に
優れた非可逆回路素子を提供する 【解決手段】 互いに電気的絶縁状態で交差するように
第1、第2の中心導体を絶縁体基板に配置し、前記第
1、第2の中心導体の、一端にそれぞれ第1、第2の入
出力端子を接続するとともに、他端にアースを接続して
なる積層基板と、前記第1、第2の入出力端子間に接続
された抵抗と、前記積層基板に直流磁界を印加する磁気
閉回路を構成するための永久磁石およびヨークとを有す
る非可逆回路素子において、前記積層基板の実装面に前
記ヨークが延在しており、かつ、前記抵抗にチップ抵抗
を用い、該チップ抵抗の両端子を前記第1、第2の入出
力端子として用いた

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は非可逆回路素子に関
し、例えばアイソレータなどに用いられるマイクロ波帯
用の非可逆回路素子の構造に関する。
【0002】
【従来の技術】一般にアイソレータやサーキュレータ
は、信号を伝送方向にのみ通過させ、逆方向への伝送を
阻止する機能を有しており、例えば携帯電話や自動車電
話等の移動体通信機器の送信回路部に採用されている。
これらの用途に供するアイソレータやサーキュレータに
対して、近年ますます高性能化が要求されている。
【0003】図7に、従来より用いられている2ポート
タイプのアイソレータ51の分解斜視図を示す。アイソ
レータ51は、積層基板53と、積層基板53に直流磁
界を印加する永久磁石54と、前記積層基板53、永久
磁石54を覆うように被せられた下ヨーク52、上ヨー
ク55とから構成されている。下ヨーク52と上ヨーク
55は軟鉄等の磁性体金属からなり、半田付け等によっ
て互いに接合され、永久磁石54とともに磁気閉回路を
構成し、積層基板53に直流磁界を印加している。な
お、図7における下ヨーク52の上面側がアイソレータ
51の実装面となる。
【0004】次に、図8に、アイソレータ51の積層基
板53の分解斜視図を示す。積層基板53は、入出力電
極61a・61b、整合容量62a・62b、中心導体
63・64、終端抵抗65、アース電極66の各部分か
らなり、各部分はフェライトからなる絶縁体板に銀、銅
等の電極が配設されて形成されている。なお、中心導体
63と64とは電気的に絶縁されており、互いに略90
度の角度で交差するように積層配置されている。
【0005】この積層基板53は、厚膜印刷等の手法に
よってその表面に電極が形成されたフェライトグリーン
シートを積層・圧着し、その後、焼成することによって
形成される。この時、入出力電極61a・61bの形成
されている層のグリーンシートのみ、図8に示すよう
に、複数枚の他のグリーンシートと大きさの異なる短冊
状のグリーンシートを、直下のグリーンシートの両端部
に配設して積層することになる。これは、積層基板53
に下ヨーク52を嵌合させるための凹部を設ける必要が
あるからである。つまり、下ヨーク52が積層基板53
の実装面にまで延在しており、下ヨーク52の厚み分だ
け、積層基板53と実装基板との間に隙間が生じること
になるので、この隙間を生じせしめないようにするため
に、積層基板53に凹部を設けているのである。
【0006】以上のような形状にフェライトグリーンシ
ートを積層・圧着した後に、グリーンシートの積層体を
焼成し、積層基板53を得る。
【0007】なお参考として、図9にアイソレータ51
の等価回路を、図10にアイソレータ51の実装基板へ
の実装状態を図示しておく。
【0008】以下、アイソレータ51の機能について説
明する。
【0009】まず、実装基板と接している入力電極61
aに送られてきた高周波信号は、整合容量62aで整合
が取られ、中心導体63へと送られる。中心導体63へ
送られた信号は、直流磁界の印加された高周波フェライ
トの性質で中心導体64へと伝搬し、整合容量62bを
介して、同じく実装基板と接している出力電極61bか
ら外部回路へ出力される。外部回路に出力された高周波
信号の一部は、外部回路における不整合点においてその
一部が反射され、出力電極61bから積層基板53へと
流れ込む。ここで、積層基板53へ逆流した信号は、終
端抵抗65に流れ込み、熱として消費される。アイソレ
ータ51は以上のような非可逆特性を有する。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来例のアイソレータ51は、以下のような問題点を有し
ていた。
【0011】まず、積層基板53の形成が非常に困難で
あった。
【0012】具体的には、入出力電極61a・61bの
形成されている層のグリーンシートだけ、他のグリーン
シートとその大きさが異なるため、その形成のために異
なる金型を必要としていた。また、積層基板53を構成
する各グリーンシートを積層・圧着するに際して、しば
しば該層のグリーンシートのみ、積層基板53の上部か
ら加えられる圧力によって、所望する位置からずれて圧
着されていた。このため、圧着工程において強い圧力を
加えることができず、このことが、焼成工程における各
グリーンシートのめくれやはがれ、と言った問題を引き
起こしていた。
【0013】また、終端抵抗65に関しても問題が生じ
ていた。
【0014】終端抵抗65は、フェライト基板上に厚膜
印刷等の手法によって形成された印刷抵抗であるが、一
般に印刷抵抗はその抵抗値の精度が低く、印刷後にトリ
ミング等による抵抗値の微調整を必要としていた。そし
て、トリミングを加える必要から、図8に示すように、
終端抵抗65の形成されたフェライト基板を、積層基板
53の最外層に配置する必要があった。さらに、終端抵
抗65の形成されたフェライト基板だけ他のフェライト
基板と反対の面に電極を位置させる必要があるので、電
極の形成工程あるいはグリーンシートの積層工程におい
て、異なる処理を要していた。加えて、終端抵抗65の
抵抗値の微調整を完了させた後にも、経時的な抵抗値の
変化を抑制するために、終端抵抗65を樹脂等でオーバ
ーコーティングする必要があった。
【0015】従って、本発明の目的は、上述の技術的問
題点を解消するためになされたものであって、積層基板
の形成の容易な、ひいては量産性に優れた非可逆回路素
子を提供することにある。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1記載の非可逆回路素子において
は、複数の中心導体が絶縁体板に配置され、前記各中心
導体の一端に入出力端子が接続されてなる積層基板と、
前記積層基板に直流磁界を印加する磁気閉回路を構成す
るための永久磁石およびヨークとを有する非可逆回路素
子であって、前記積層基板の実装面に前記ヨークが延在
しており、かつ、複数の電極が形成されたスペーサを前
記実装面に配置し、該スペーサに形成された電極を前記
各中心導体の前記一端に接続することにより、該スペー
サに形成された電極をそれぞれ前記入出力端子として用
いた。
【0017】また、本発明の請求項2記載の非可逆回路
素子においては、互いに電気的絶縁状態で交差するよう
に第1、第2の中心導体を絶縁体板に配置し、前記第
1、第2の中心導体の、一端にそれぞれ第1、第2の入
出力端子を接続するとともに、他端にアースを接続して
なる積層基板と、前記第1、第2の入出力端子間に接続
された抵抗と、前記積層基板に直流磁界を印加する磁気
閉回路を構成するための永久磁石およびヨークとを有す
る非可逆回路素子において、前記積層基板の実装面に前
記ヨークが延在しており、かつ、前記抵抗にチップ抵抗
を用い、該チップ抵抗の両端子を前記第1、第2の入出
力端子として用いた。
【0018】さらに、本発明の請求項3記載の非可逆回
路素子においては、請求項2で用いるチップ抵抗の厚み
をヨークの厚みとほぼ同一とした。そして、本発明の請
求項4記載の非可逆回路素子においては、請求項1から
請求項3に記載した非可逆回路素子の絶縁体板にフェラ
イト基板を用いた。
【0019】これにより、積層基板を形成するに際し
て、ヨークを嵌合させるための凹部を設ける手間を省く
ことができる。これは、積層基板とは別体のスペーサや
チップ抵抗を用いることによって、ヨークの厚みによっ
て生じる積層基板と実装基板との隙間を埋めて、実装基
板に形成された伝送線路と、積層基板との電気的導通を
得られるようにしたからである。
【0020】また、積層基板と実装基板との隙間をチッ
プ抵抗によって埋めた場合、終端抵抗を積層基板中の印
刷抵抗によって形成する必要がなくなる。そしてチップ
抵抗は、その抵抗値の精度や安定性が高いのでトリミン
グやオーバーコーティングを別途施す必要はなく、従来
要していた工程を削減することができる。
【0021】さらに、絶縁体板にフェライト基板を用い
ると、中心導体に印加される磁界の垂直透磁率を上げる
ことができるので、アイソレータの特性向上に資する。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照して詳細に説明する。
【0023】図1〜図3は、本発明の1つの実施例の非
可逆回路素子を示している。
【0024】図1は、2ポートタイプのアイソレータ1
を示す分解斜視図である。アイソレータ1は、積層基板
3と、積層基板3に直流磁界を印加する永久磁石4と、
積層基板3、永久磁石4を覆うように被せられた下ヨー
ク2、上ヨーク5と、積層基板3の実装面に配置される
チップ抵抗6と、から構成されている。下ヨーク2、上
ヨーク5は共に軟鉄等の磁性体金属からなり、半田付け
等によって互いに接合され、永久磁石4とともに磁気閉
回路を構成し、積層基板3に直流磁界を印加している。
なお、図1における下ヨーク2の上面側が、アイソレー
タ1の実装面となる。
【0025】次に、図2に、アイソレータ1の積層基板
3の分解斜視図を示す。積層基板3は、入出力電極11
a・11b、整合容量12a・12b、中心導体13・
14、アース電極16の各部分からなり、各部分はフェ
ライトからなる絶縁体板に銀、銅等の電極が配設されて
形成されている。なお、中心導体13と14とは電気的
に絶縁されており、互いに略90度の角度で交差するよ
うに積層配置されている。また、アース電極16は、下
ヨーク2を介して実装基板上に形成されたアース電極と
電気的に接続されている。
【0026】この積層基板3は、厚膜印刷等の手法によ
ってその表面に電極が形成されたフェライトグリーンシ
ートを積層・圧着し、その後、焼成することによって形
成される。グリーンシートの積層・圧着に際しては、従
来例のアイソレータとは異なり、全て大きさの等しいグ
リーンシートを積層・圧着すればよい。また、積層基板
3から印刷抵抗の層は省かれている。
【0027】以上のような形状にフェライトグリーンシ
ートを積層・圧着した後に、グリーンシートの積層体を
焼成し、積層基板3を得る。
【0028】積層基板3の実装面には、図1に示すよう
に、チップ抵抗6が配置されている。より正確には、積
層基板3に形成されている入出力電極11a・11b
に、チップ抵抗6のそれぞれの入出力電極6a・6bが
接続され、チップ抵抗6のそれぞれの入出力電極6a・
6bがアイソレータ1の外部信号の入出力端子として機
能するような位置に、チップ抵抗6が配置される。チッ
プ抵抗6は、半田付け等の手法によって積層基板3に固
定することが望ましい。その際、完成品のアイソレータ
1を基板に実装する際のリフロー温度よりも高い温度で
溶融する高温半田によって、チップ抵抗6を固定してお
くことが望ましい。チップ抵抗6の厚みは、積層基板3
の実装面に延在している下ヨーク2の厚みとほぼ同等の
厚みであることが望ましい。こうすることにより、アイ
ソレータ1を実装基板に実装した際の安定性を高めるこ
とができるからである。ここで、アイソレータ1の実装
基板への実装状態を、図3に示しておく。
【0029】ところで、チップ抵抗6は、必ずしも積層
基板3の実装面に配置される必要はない。例えば、図4
に示すように、積層基板3の側面にチップ抵抗6を配置
しても構わない。但しこの場合においても、積層基板3
に形成されている入出力電極11a・11bに、チップ
抵抗6のそれぞれの入出力電極6a・6bが接続され、
チップ抵抗6のそれぞれの入出力電極6a・6bが、ア
イソレータ1の外部信号の入出力端子として機能するよ
うな位置にチップ抵抗6を配置するように配慮する必要
がある。
【0030】以上のような構成を採用することにより、
アイソレータ1は次のような作用を得られる。まず、積
層基板3の形成に際して、下ヨーク2を嵌合させるため
の凹部を設ける必要がなくなった。これは、たとえ下ヨ
ーク2の介在によって、実装基板と積層基板3との間に
隙間が生じても、積層基板3とは別体のチップ抵抗6を
積層基板3上の上記所定の位置に配置することによっ
て、実装基板上に形成された伝送線路と積層基板3との
電気的導通を得られるからである。また、積層基板3中
に印刷抵抗を形成する必要もなくなった。これは、チッ
プ抵抗6が、従来の印刷抵抗の機能を果たしているから
である。なお、以上のような構成の違いにかかわらず、
アイソレータ1の等価回路自体は、従来例のアイソレー
タ51の等価回路と同一の回路を構成する。
【0031】以下、アイソレータ1の機能について説明
する。
【0032】まず、実装基板に形成された伝送線路から
送られてきた高周波信号は、実装基板と接しているチッ
プ抵抗6の一方の電極6aを介して、積層基板3の入力
電極11aに入力される。入力電極11aに送られてき
た高周波信号は、整合容量12aでインピーダンスの整
合が取られ、中心導体13へと送られる。中心導体13
へ送られた信号は、直流磁界の印加された高周波フェラ
イトの性質で中心導体14へと伝搬し、整合容量12
b、出力電極11bを経て、チップ抵抗6の他方の出力
電極6bを介して外部回路へ出力される。外部回路に出
力された高周波信号は、外部回路における不整合点にお
いてその一部が反射される。反射された信号は伝送線路
を逆流し、チップ抵抗6へ到達すると、チップ抵抗6で
熱として消費される。アイソレータ1は以上のような非
可逆特性を有する。
【0033】ところで、本発明の非可逆回路素子は上記
実施例に限定されるものではない。例えば、非可逆回路
素子の使用される周波数帯によっては、整合容量を必要
としない場合もある。そのようなケースにおいては、図
5に示すように、整合容量を除いた積層基板を用いてア
イソレータ1を構成してもよい。
【0034】また、2ポートタイプのアイソレータのみ
ならず、図6に示すように、3ポートタイプの非可逆回
路素子21にも本発明を適用しうる。3ポートタイプの
非可逆回路素子21の場合、その回路構成上、必ずしも
を実装基板と積層基板23との隙間を埋めるスペーサと
して、チップ抵抗を用いる必要はない。実装基板に形成
された伝送線路と積層基板23とを電気的に導通させう
るものであれば、例えば導体の形成された樹脂片等を用
いても構わない。
【0035】
【発明の効果】以上の説明から明らかなように、本発明
の非可逆回路素子によれば、以下のような優れた効果を
得られる。
【0036】まず、積層基板の形成が非常に容易に、か
つ効率的に行えるようになる。
【0037】なぜなら、積層基板を形成するに際して、
下ヨークを嵌合させるための凹部を設ける必要がなくな
ったからである。すなわち、積層基板と別体のチップ抵
抗等を用いることによって、実装基板上の伝送線路と積
層基板との電気的導通を得る構成としたことにより、外
部信号の入出力端子を積層基板に一体化して形成する必
要がなくなったのである。これによって、積層基板の形
成に際して、全て大きさの等しいフェライトグリーンシ
ートを用いればよく、その形成には同一の金型を用いれ
ば足る。そして、積層するグリーンシートの大きさが等
しいことにより、圧着時のグリーンシート同士のずれが
生じにくくなる。このため、より強い圧力でグリーンシ
ート同士を圧着することが可能となり、グリーンシート
の積層体の焼成工程における、めくれやはがれと言った
問題を大幅に抑制することができる。
【0038】また、2ポートタイプのアイソレータにお
いては、終端抵抗にチップ抵抗を用いたことにより、印
刷抵抗を用いていた際に生じていた問題点を解消するこ
とができる。
【0039】すなわち、チップ抵抗は、従来の印刷抵抗
に比べて抵抗値の精度や安定性が高いので、抵抗値の微
調整のためのトリミングや、抵抗値変化防止のためのオ
ーバーコーティング等の処理を施す必要がない。また、
積層基板から印刷抵抗の層がなくなったことにより、積
層基板の全ての層について同一方向の面に電極を位置さ
せればよいので、電極の形成工程あるいはグリーンシー
トの積層工程において全て同一の処理とすることができ
る。
【0040】以上のように、本発明の非可逆回路素子に
よれば、積層基板の形成の容易で、かつ量産性に優れた
非可逆回路素子を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施例の非可逆回路素子を示す分解
斜視図である。
【図2】 実施例の非可逆回路素子の、積層基板を示す
分解斜視図である。
【図3】(a)実施例の非可逆回路素子の、実装基板へ
の実装状態を示す斜視図である。 (b)図3(a)のX−X線における断面図である。
【図4】(a)変形例の非可逆回路素子の、実装基板へ
の実装状態を示す斜視図である。 (b)図4(a)のX−X線における断面図である。
【図5】 また異なる変形例の非可逆回路素子の、積層
基板を示す分解斜視図である。
【図6】 さらに異なる変形例の非可逆回路素子を示す
分解斜視図である。
【図7】 従来例の非可逆回路素子を示す分解斜視図で
ある。
【図8】 従来例の非可逆回路素子の、積層基板を示す
分解斜視図である。
【図9】 従来例の非可逆回路素子の、等価回路を示す
図である。
【図10】(a)従来例の非可逆回路素子の、実装基板
への実装状態を示す斜視図である。 (b)図10(a)のX−X線における断面図である。
【符号の説明】
1 ・・・ アイソレータ 2・22 ・・・ 下ヨーク 3・23 ・・・ 積層基板 4・24 ・・・ 永久磁石 5・25 ・・・ 上ヨーク 6 ・・・ チップ抵抗 6a・6b ・・・ 入出力電極 11a・11b ・・・ 入出力電極 12a・12b ・・・ 整合容量 13・14 ・・・ 中心導体 16 ・・・ アース電極 21 ・・・ 非可逆回路素子 26・27 ・・・ スペーサ 51 ・・・ アイソレータ 52 ・・・ 下ヨーク 53 ・・・ 積層基板 54 ・・・ 永久磁石 55 ・・・ 上ヨーク 61a・61b ・・・ 入出力電極 62a・62b ・・・ 整合容量 63・64 ・・・ 中心導体 65 ・・・ 終端抵抗 66 ・・・ アース電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の中心導体が絶縁体板に配置され、
    前記各中心導体の一端に入出力端子が接続されてなる積
    層基板と、 前記積層基板に直流磁界を印加する磁気閉回路を構成す
    るための永久磁石およびヨークとを有する非可逆回路素
    子であって、 前記積層基板の実装面に前記ヨークが延在しており、 かつ、複数の電極が形成されたスペーサを前記実装面に
    配置し、該スペーサに形成された電極を前記各中心導体
    の前記一端に接続することにより、該スペーサに形成さ
    れた電極をそれぞれ前記入出力端子として用いたことを
    特徴とする非可逆回路素子。
  2. 【請求項2】 互いに電気的絶縁状態で交差するように
    第1、第2の中心導体を絶縁体板に配置し、前記第1、
    第2の中心導体の、一端にそれぞれ第1、第2の入出力
    端子を接続するとともに、他端にアースを接続してなる
    積層基板と、 前記第1、第2の入出力端子間に接続された抵抗と、 前記積層基板に直流磁界を印加する磁気閉回路を構成す
    るための永久磁石およびヨークとを有する非可逆回路素
    子において、 前記積層基板の実装面に前記ヨークが延在しており、 かつ、前記抵抗にチップ抵抗を用い、該チップ抵抗の両
    端子を前記第1、第2の入出力端子として用いたことを
    特徴とする非可逆回路素子。
  3. 【請求項3】 前記チップ抵抗の厚みが前記ヨークの厚
    みとほぼ同一であることを特徴とする請求項2記載の非
    可逆回路素子。
  4. 【請求項4】 前記絶縁体板がフェライト基板であるこ
    とを特徴とする請求項1ないし請求項3記載の非可逆回
    路素子。
JP9220197A 1997-04-10 1997-04-10 非可逆回路素子 Pending JPH10284907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9220197A JPH10284907A (ja) 1997-04-10 1997-04-10 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9220197A JPH10284907A (ja) 1997-04-10 1997-04-10 非可逆回路素子

Publications (1)

Publication Number Publication Date
JPH10284907A true JPH10284907A (ja) 1998-10-23

Family

ID=14047842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9220197A Pending JPH10284907A (ja) 1997-04-10 1997-04-10 非可逆回路素子

Country Status (1)

Country Link
JP (1) JPH10284907A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2802708A1 (fr) * 1999-12-16 2001-06-22 Murata Manufacturing Co Dispositif de circuit non reciproque et appareil de communication l'incorporant
US6819198B2 (en) 2000-02-25 2004-11-16 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device and high-frequency circuit apparatus
JP2010045566A (ja) * 2008-08-12 2010-02-25 Murata Mfg Co Ltd 非可逆回路素子
JP2010147853A (ja) * 2008-12-19 2010-07-01 Murata Mfg Co Ltd 非可逆回路素子
JP2010157843A (ja) * 2008-12-26 2010-07-15 Murata Mfg Co Ltd 非可逆回路素子の構成部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2802708A1 (fr) * 1999-12-16 2001-06-22 Murata Manufacturing Co Dispositif de circuit non reciproque et appareil de communication l'incorporant
US6819198B2 (en) 2000-02-25 2004-11-16 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device and high-frequency circuit apparatus
JP2010045566A (ja) * 2008-08-12 2010-02-25 Murata Mfg Co Ltd 非可逆回路素子
JP2010147853A (ja) * 2008-12-19 2010-07-01 Murata Mfg Co Ltd 非可逆回路素子
JP2010157843A (ja) * 2008-12-26 2010-07-15 Murata Mfg Co Ltd 非可逆回路素子の構成部品

Similar Documents

Publication Publication Date Title
US7420435B2 (en) Non-reciprocal circuit element, method for manufacturing the same, and communication device
US6914496B2 (en) Center-electrode assembly and manufacturing method therefor, nonreciprocal circuit device and communication apparatus using the same
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
US7679470B2 (en) Nonreciprocal circuit device
US8058945B2 (en) Ferrite magnet device, nonreciprocal circuit device, and composite electronic component
JP2001326503A (ja) 非可逆回路素子及び通信装置
US6992540B2 (en) Two-port isolator and communication device
JP2009049879A (ja) 2ポート型非可逆回路素子
JPH10284907A (ja) 非可逆回路素子
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
JPH0955607A (ja) 非可逆回路素子
JP3539351B2 (ja) 非可逆回路素子の製造方法
JP2002026615A (ja) 非可逆回路素子および通信装置
JP4423619B2 (ja) 非可逆回路素子
JP3939622B2 (ja) 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法
US7859358B2 (en) Non-reciprocal circuit device
JP2001345604A (ja) 非可逆回路素子及びこれを用いた無線通信機器
US7429901B2 (en) Non-reciprocal circuit element, composite electronic component, and communication apparatus
JP4530165B2 (ja) 非可逆回路素子及び通信装置
JP3173645B2 (ja) 非可逆回路素子
JP3714220B2 (ja) 非可逆回路素子及び通信装置
JP2004193904A (ja) 2ポート型アイソレータ、2ポート型アイソレータの製造方法および通信装置
JP2001189607A (ja) 非可逆回路素子及びその製造方法
JP2010010804A (ja) フェライト・磁石素子の製造方法
JP2002299912A (ja) 非可逆回路素子及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025