JPH1079607A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH1079607A JPH1079607A JP23435196A JP23435196A JPH1079607A JP H1079607 A JPH1079607 A JP H1079607A JP 23435196 A JP23435196 A JP 23435196A JP 23435196 A JP23435196 A JP 23435196A JP H1079607 A JPH1079607 A JP H1079607A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- isolator
- capacitance
- input
- reciprocal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】帯域外での減衰量を大きくして不要輻射の発生
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。 【解決手段】上ヨーク２の内面に円板状の永久磁石３を
配置するとともに、該上ヨーク２に同じく磁性体金属か
らなる概略コ字状の下ヨーク８を装着して磁気閉回路を
形成し、下ヨーク８内の底面８ａ上には樹脂ケース７が
配設され、該樹脂ケース７内には磁性組立体５、整合用
コンデンサＣ１〜Ｃ３、終端抵抗Ｒが配設され、磁性組
立体５に配置された中心導体５１、５２の先端部にはそ
れぞれインダクタンスＬｆが形成されている。
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。 【解決手段】上ヨーク２の内面に円板状の永久磁石３を
配置するとともに、該上ヨーク２に同じく磁性体金属か
らなる概略コ字状の下ヨーク８を装着して磁気閉回路を
形成し、下ヨーク８内の底面８ａ上には樹脂ケース７が
配設され、該樹脂ケース７内には磁性組立体５、整合用
コンデンサＣ１〜Ｃ３、終端抵抗Ｒが配設され、磁性組
立体５に配置された中心導体５１、５２の先端部にはそ
れぞれインダクタンスＬｆが形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えば、アイ
ソレータ、サーキュレータに関し、特に移動通信機器に
使用する場合の小型化、低価格化に対応できる非可逆回
路素子に関する。
高周波帯域で使用される非可逆回路素子、例えば、アイ
ソレータ、サーキュレータに関し、特に移動通信機器に
使用する場合の小型化、低価格化に対応できる非可逆回
路素子に関する。
【０００２】
【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図８に示すような構造のものがある。
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図８に示すような構造のものがある。
【０００３】このアイソレータは、主として上ヨーク２
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、３本の中心導体５１、５２、５３及びフェライト５
４とからなる磁性組立体５、及び樹脂ケース７を配設し
た構造のものである。上記中心導体５１、５２のポート
部Ｐ１，Ｐ２は、上記樹脂ケース７に形成された入出力
端子７１、７２及び整合用コンデンサＣｏ，Ｃｏに接続
され、中心導体５３のポート部Ｐ３は整合用コンデンサ
Ｃｏ及び終端抵抗Ｒに接続され、各コンデンサＣｏ及び
終端抵抗Ｒの一端はアース端子７３，７３に接続されて
いる。
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、３本の中心導体５１、５２、５３及びフェライト５
４とからなる磁性組立体５、及び樹脂ケース７を配設し
た構造のものである。上記中心導体５１、５２のポート
部Ｐ１，Ｐ２は、上記樹脂ケース７に形成された入出力
端子７１、７２及び整合用コンデンサＣｏ，Ｃｏに接続
され、中心導体５３のポート部Ｐ３は整合用コンデンサ
Ｃｏ及び終端抵抗Ｒに接続され、各コンデンサＣｏ及び
終端抵抗Ｒの一端はアース端子７３，７３に接続されて
いる。
【０００４】図９はこのアイソレータの等価回路図であ
る。図９に示すように、従来のアイソレータは、中心導
体５１、５２、５３の先端部にあたるポートＰ１，Ｐ
２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接続
され、１つのポートＰ３に終端抵抗Ｒを接続して構成さ
れている。なお、各インダクタンスＬはフェライト５４
と中心導体５１、５２、５３とにより形成される等価的
なインダクタンスである。
る。図９に示すように、従来のアイソレータは、中心導
体５１、５２、５３の先端部にあたるポートＰ１，Ｐ
２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接続
され、１つのポートＰ３に終端抵抗Ｒを接続して構成さ
れている。なお、各インダクタンスＬはフェライト５４
と中心導体５１、５２、５３とにより形成される等価的
なインダクタンスである。
【０００５】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。
【０００６】
【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
【０００７】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
【０００８】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。
【０００９】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させて配置し、前記各
中心導体のポート部とアース間に整合容量を接続してな
る非可逆回路素子において、前記中心導体のうち、入出
力端子に接続された少なくとも１つの中心導体の先端部
が所定の値のインダクタンスを有するように形成され、
該インダクタンスが前記ポート部と前記入出力端子との
間に接続されていることを特徴とするものである。
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させて配置し、前記各
中心導体のポート部とアース間に整合容量を接続してな
る非可逆回路素子において、前記中心導体のうち、入出
力端子に接続された少なくとも１つの中心導体の先端部
が所定の値のインダクタンスを有するように形成され、
該インダクタンスが前記ポート部と前記入出力端子との
間に接続されていることを特徴とするものである。
【００１１】請求項２に係る発明は、直流磁界が印加さ
れる磁性体に複数の中心導体を互いに交差させて配置
し、前記各中心導体のポート部とアース間に整合容量を
接続してなる非可逆回路素子において、前記中心導体の
うち、入出力端子に接続された少なくとも１つの中心導
体の先端部が所定の値のインダクタンスを有するように
形成され、該インダクタンスが前記ポート部と前記入出
力端子との間に接続されており、前記インダクタンスと
前記整合容量とこの非可逆回路素子が実装される実装基
板の入出力伝送線路の電極分布容量とで低域通過フィル
タが形成されることを特徴とするものである。
れる磁性体に複数の中心導体を互いに交差させて配置
し、前記各中心導体のポート部とアース間に整合容量を
接続してなる非可逆回路素子において、前記中心導体の
うち、入出力端子に接続された少なくとも１つの中心導
体の先端部が所定の値のインダクタンスを有するように
形成され、該インダクタンスが前記ポート部と前記入出
力端子との間に接続されており、前記インダクタンスと
前記整合容量とこの非可逆回路素子が実装される実装基
板の入出力伝送線路の電極分布容量とで低域通過フィル
タが形成されることを特徴とするものである。
【００１２】請求項３に係る発明は、請求項１または請
求項２に記載の非可逆回路素子において、前記インダク
タンスを有するように前記中心導体の先端部が屈曲され
て形成されていることを特徴とするものである。
求項２に記載の非可逆回路素子において、前記インダク
タンスを有するように前記中心導体の先端部が屈曲され
て形成されていることを特徴とするものである。
【００１３】請求項４に係る発明は、請求項１から請求
項３のいずれかに記載の非可逆回路素子において、前記
インダクタンスを有するように前記中心導体の先端部が
他の部位よりも幅が狭くまたは厚みが薄く形成されてい
ることを特徴とするものである。
項３のいずれかに記載の非可逆回路素子において、前記
インダクタンスを有するように前記中心導体の先端部が
他の部位よりも幅が狭くまたは厚みが薄く形成されてい
ることを特徴とするものである。
【００１４】上記の構成によれば、中心導体の先端部に
形成されたインダクタンスと、整合容量と、実装基板の
入出力伝送線路の電極分布容量等の外部容量とで低域通
過フィルタを形成することができるので、帯域外におけ
る減衰量を大幅に改善することができる。
形成されたインダクタンスと、整合容量と、実装基板の
入出力伝送線路の電極分布容量等の外部容量とで低域通
過フィルタを形成することができるので、帯域外におけ
る減衰量を大幅に改善することができる。
【００１５】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。
【００１６】
【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。
図面に基づいて説明する。
【００１７】本発明の一実施例の係るアイソレータの構
造、構成を図１〜図３に示す。図１はアイソレータの分
解斜視図、図２は永久磁石及び上ヨークを除いた状態で
の平面図、図３は等価回路図である。なお、図１及び図
２に示すコンデンサ、インダクタンスは、それぞれ図３
に示す整合容量、インダクタンスに対応するものであ
り、同一符号を記す。
造、構成を図１〜図３に示す。図１はアイソレータの分
解斜視図、図２は永久磁石及び上ヨークを除いた状態で
の平面図、図３は等価回路図である。なお、図１及び図
２に示すコンデンサ、インダクタンスは、それぞれ図３
に示す整合容量、インダクタンスに対応するものであ
り、同一符号を記す。
【００１８】本実施例のアイソレータは、図１及び図２
に示すように、磁性体金属からなる箱状の上ヨーク２の
内面に円板状の永久磁石３を配置するとともに、該上ヨ
ーク２に同じく磁性体金属からなる概略コ字状の下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面８ａ上には樹脂ケース７が配設され、該樹脂ケース７
内には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終
端抵抗Ｒが配設され、磁性組立体５に永久磁石３により
直流磁界が印加されるように構成されている。上記磁性
組立体５は、円板状のフェライト５４の下面に薄板状の
金属板からなる３本の中心導体５１〜５３のアース部を
当接し、フェライト５４の上面に３本の中心導体５１〜
５３を絶縁シート（不図示）を介在させて互いに１２０
度の角度をなすように折り曲げて配置した構造のもので
あり、中心導体５１、５２の先端部は、所定のインダク
タンス値が形成されるようにそれぞれ幅狭くかつＶ字状
に屈曲して形成されており、中心導体５１、５２の先端
部にはそれぞれインダクタンスＬｆが形成されている。
に示すように、磁性体金属からなる箱状の上ヨーク２の
内面に円板状の永久磁石３を配置するとともに、該上ヨ
ーク２に同じく磁性体金属からなる概略コ字状の下ヨー
ク８を装着して磁気閉回路を形成し、下ヨーク８内の底
面８ａ上には樹脂ケース７が配設され、該樹脂ケース７
内には磁性組立体５、整合用コンデンサＣ１〜Ｃ３、終
端抵抗Ｒが配設され、磁性組立体５に永久磁石３により
直流磁界が印加されるように構成されている。上記磁性
組立体５は、円板状のフェライト５４の下面に薄板状の
金属板からなる３本の中心導体５１〜５３のアース部を
当接し、フェライト５４の上面に３本の中心導体５１〜
５３を絶縁シート（不図示）を介在させて互いに１２０
度の角度をなすように折り曲げて配置した構造のもので
あり、中心導体５１、５２の先端部は、所定のインダク
タンス値が形成されるようにそれぞれ幅狭くかつＶ字状
に屈曲して形成されており、中心導体５１、５２の先端
部にはそれぞれインダクタンスＬｆが形成されている。
【００１９】つまり、本実施例のアイソレータにおいて
は、信号入出力側の２つの中心導体５１、５２の先端部
はインダクタンス形成に適した形状に加工され、中心導
体５１、５２のポート部Ｐ１，Ｐ２と中心導体５１、５
２の先端５１ａ，５２ａとの間にはそれぞれ所定の値の
インダクタンスＬｆが形成されて構成されている。
は、信号入出力側の２つの中心導体５１、５２の先端部
はインダクタンス形成に適した形状に加工され、中心導
体５１、５２のポート部Ｐ１，Ｐ２と中心導体５１、５
２の先端５１ａ，５２ａとの間にはそれぞれ所定の値の
インダクタンスＬｆが形成されて構成されている。
【００２０】上記樹脂ケース７は、電気的絶縁部材から
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられ、底壁
７ｂの略中央部には挿通孔７ｃが形成されている。入出
力端子７１、７２は樹脂ケース７の一方側両角部に配置
され、それぞれの一端側は底壁７ｂの上面に露出するよ
うに、他端側は底壁７ｂの下面及び側壁７ａの外面に露
出するように設けられている。また、アース端子７３、
７３は樹脂ケース７の他方側に配置され、それぞれの一
端側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒ
が配置される部分に所定の形状で露出するように、他端
側は底壁７ｂの下面及び側壁７ａの外面に露出するよう
に設けられている。
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられ、底壁
７ｂの略中央部には挿通孔７ｃが形成されている。入出
力端子７１、７２は樹脂ケース７の一方側両角部に配置
され、それぞれの一端側は底壁７ｂの上面に露出するよ
うに、他端側は底壁７ｂの下面及び側壁７ａの外面に露
出するように設けられている。また、アース端子７３、
７３は樹脂ケース７の他方側に配置され、それぞれの一
端側は底壁７ｂのコンデンサＣ１〜Ｃ３及び終端抵抗Ｒ
が配置される部分に所定の形状で露出するように、他端
側は底壁７ｂの下面及び側壁７ａの外面に露出するよう
に設けられている。
【００２１】上記挿通孔７ｃ内には上記磁性組立体５が
挿入配置され、この磁性組立体５の下面の各中心導体５
１〜５３のアース部は上記下ヨーク８の底面８ａに接続
されている。
挿入配置され、この磁性組立体５の下面の各中心導体５
１〜５３のアース部は上記下ヨーク８の底面８ａに接続
されている。
【００２２】上記挿通孔７ｃの周縁にはそれぞれ整合用
のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒが配
置されている。各コンデンサＣ１〜Ｃ３の下面電極、及
び終端抵抗Ｒの一端側の電極はそれぞれアース端子７
３、７３に接続されている。各コンデンサＣ１〜Ｃ３の
上面電極にはそれぞれ各中心導体５１〜５３のポート部
Ｐ１〜Ｐ３が接続され、終端抵抗Ｒの他端側はポート部
Ｐ３に接続されている。
のチップコンデンサＣ１〜Ｃ３、チップ終端抵抗Ｒが配
置されている。各コンデンサＣ１〜Ｃ３の下面電極、及
び終端抵抗Ｒの一端側の電極はそれぞれアース端子７
３、７３に接続されている。各コンデンサＣ１〜Ｃ３の
上面電極にはそれぞれ各中心導体５１〜５３のポート部
Ｐ１〜Ｐ３が接続され、終端抵抗Ｒの他端側はポート部
Ｐ３に接続されている。
【００２３】中心導体５１、５２の先端５１ａ，５２ａ
は、入出力端子７１、７２の一端側である底壁７ｂの左
右上端部に露出した部分にそれぞれ接続されている。つ
まり、中心導体５１，５２のポート部Ｐ１，Ｐ２はそれ
ぞれインダクタンスＬｆを介して入出力端子７１、７２
に接続されている。
は、入出力端子７１、７２の一端側である底壁７ｂの左
右上端部に露出した部分にそれぞれ接続されている。つ
まり、中心導体５１，５２のポート部Ｐ１，Ｐ２はそれ
ぞれインダクタンスＬｆを介して入出力端子７１、７２
に接続されている。
【００２４】すなわち、本実施例のアイソレータは、図
３の等価回路図に示すように、中心導体５１、５２、５
３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜
Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接
続され、２つのポートＰ１，Ｐ２と信号の入出力端とな
る入出力端子７１、７２との間にはそれぞれインダクタ
ンスＬｆが接続された構成となっている。
３の等価回路図に示すように、中心導体５１、５２、５
３の先端部にあたるポートＰ１〜Ｐ３に整合容量Ｃ１〜
Ｃ３が接続され、１つのポートＰ３には終端抵抗Ｒが接
続され、２つのポートＰ１，Ｐ２と信号の入出力端とな
る入出力端子７１、７２との間にはそれぞれインダクタ
ンスＬｆが接続された構成となっている。
【００２５】そして、このアイソレータは、図４に示す
ように、表面に入出力用の伝送線路１１、１２及びアー
ス電極１３が形成され、裏面の略全面にアース電極が形
成された実装基板１０に表面実装されて使用される。具
体的には、アイソレータの入出力端子７１、７２は伝送
線路１１、１２のはんだ付けランド１１ａ，１２ａに、
アース端子７３、７３はアース電極１３、１３にそれぞ
れはんだ付けされて実装される。
ように、表面に入出力用の伝送線路１１、１２及びアー
ス電極１３が形成され、裏面の略全面にアース電極が形
成された実装基板１０に表面実装されて使用される。具
体的には、アイソレータの入出力端子７１、７２は伝送
線路１１、１２のはんだ付けランド１１ａ，１２ａに、
アース端子７３、７３はアース電極１３、１３にそれぞ
れはんだ付けされて実装される。
【００２６】アイソレータの入出力端子７１、７２がは
んだ付けされるはんだ付けランド１１ａ，１２ａは、十
分な実装強度（はんだ付け強度）を得るために他の部位
よりも幅の広く形成されており、はんだ付けランド１１
ａ，１２ａと裏面に形成されたアース電極間にはそれぞ
れ電極分布容量Ｃｐが必然的に生じている。
んだ付けされるはんだ付けランド１１ａ，１２ａは、十
分な実装強度（はんだ付け強度）を得るために他の部位
よりも幅の広く形成されており、はんだ付けランド１１
ａ，１２ａと裏面に形成されたアース電極間にはそれぞ
れ電極分布容量Ｃｐが必然的に生じている。
【００２７】次に、本実施例のアイソレータの作用効果
について説明する。図５及び図６は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図６は実装状態での作用（動作原理）を説明するた
めの等価回路図である。
について説明する。図５及び図６は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図６は実装状態での作用（動作原理）を説明するた
めの等価回路図である。
【００２８】図５に示すように、本実施例のアイソレー
タが実装基板１０に実装された状態（図４参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの入出力端子７１、７２に接続された
構成となる。そして、図６に示すように、アイソレータ
の信号入出力部（ポートＰ１、Ｐ２側）にはインダクタ
ンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、
及び外部容量である実装基板１０の電極分布容量Ｃｐか
らなるπ型の低域通過フィルタＬＰＦが形成される。
タが実装基板１０に実装された状態（図４参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの入出力端子７１、７２に接続された
構成となる。そして、図６に示すように、アイソレータ
の信号入出力部（ポートＰ１、Ｐ２側）にはインダクタ
ンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量Ｃｆ、
及び外部容量である実装基板１０の電極分布容量Ｃｐか
らなるπ型の低域通過フィルタＬＰＦが形成される。
【００２９】つまり、本実施例のアイソレータの整合容
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定される。
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定される。
【００３０】容量Ｃｆは、通常、アイソレータの入出力
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定
することにより、アイソレータの入出力インピーダンス
を変更することも可能である。
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定
することにより、アイソレータの入出力インピーダンス
を変更することも可能である。
【００３１】インダクタンスＬｆは、中心導体５１、５
２の先端部の幅、形状、屈曲方法等を変えることによ
り、所望の値に設定される。
２の先端部の幅、形状、屈曲方法等を変えることによ
り、所望の値に設定される。
【００３２】上記容量Ｃｆ、電極分布容量Ｃｐ及びイン
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。
【００３３】図７は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図７に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図７に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。
【００３４】以上のように、本実施例のアイソレータに
おいては、信号入出力側の２つの中心導体５１、５２の
先端部にはそれぞれインダクタンスＬｆが形成されてお
り、実装基板１０に実装された状態で、各信号入出力部
には、インダクタンスＬｆと整合容量Ｃ１（またはＣ
２）と実装基板１０の電極分布容量Ｃｐとで低域通過フ
ィルタＬＰＦが形成されるので、図７に示すように、帯
域外における減衰量は従来のものに比べ大幅に改善され
たものとなる。
おいては、信号入出力側の２つの中心導体５１、５２の
先端部にはそれぞれインダクタンスＬｆが形成されてお
り、実装基板１０に実装された状態で、各信号入出力部
には、インダクタンスＬｆと整合容量Ｃ１（またはＣ
２）と実装基板１０の電極分布容量Ｃｐとで低域通過フ
ィルタＬＰＦが形成されるので、図７に示すように、帯
域外における減衰量は従来のものに比べ大幅に改善され
たものとなる。
【００３５】すなわち、本実施例のアイソレータには、
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。
【００３６】なお、上記実施例では、中心導体５１、５
２の先端部をＶ字状に屈曲させてインダクタンスＬｆを
形成しているが、インダクタンスＬｆを形成する形状は
これに限るものではなく、例えば、コ字状あるいはＵ字
状に屈曲したものでもよく、また、ミアンダ状に複数回
屈曲したものでもよい。
２の先端部をＶ字状に屈曲させてインダクタンスＬｆを
形成しているが、インダクタンスＬｆを形成する形状は
これに限るものではなく、例えば、コ字状あるいはＵ字
状に屈曲したものでもよく、また、ミアンダ状に複数回
屈曲したものでもよい。
【００３７】また、上記実施例では、外部容量として実
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。
【００３８】また、上記実施例では、アイソレータの信
号入出力側の両方の中心導体５１、５２の先端部に低域
通過フィルタＬＰＦを構成するインダクタンスＬｆを形
成したもので説明したが、これに限るものではなく、中
心導体５１、５２のいずれか一方にのみ上記インダクタ
ンスＬｆを形成した構成であってもよい。
号入出力側の両方の中心導体５１、５２の先端部に低域
通過フィルタＬＰＦを構成するインダクタンスＬｆを形
成したもので説明したが、これに限るものではなく、中
心導体５１、５２のいずれか一方にのみ上記インダクタ
ンスＬｆを形成した構成であってもよい。
【００３９】また、上記実施例では、アイソレータを例
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
【００４０】また、全体の構造も上記実施例の図１及び
図２に示すものに限るものではなく、例えば、上記複数
の中心導体を、誘電体材料または磁性体材料からなる多
層基板の異なる層に電極材を印刷あるいは蒸着等の方法
により形成した構造のものであってもよい。この場合
も、中心導体の先端部をインダクタンス形成に適した形
状に形成することにより、上記インダクタンスＬｆを容
易に形成することができる。
図２に示すものに限るものではなく、例えば、上記複数
の中心導体を、誘電体材料または磁性体材料からなる多
層基板の異なる層に電極材を印刷あるいは蒸着等の方法
により形成した構造のものであってもよい。この場合
も、中心導体の先端部をインダクタンス形成に適した形
状に形成することにより、上記インダクタンスＬｆを容
易に形成することができる。
【００４１】要するに、本発明は少なくとも１つの信号
入出力部の中心導体の先端部に低域通過フィルタを構成
するインダクタンスが形成されていることを特徴とする
ものであり、他の構成については特に限定するものでは
ない。
入出力部の中心導体の先端部に低域通過フィルタを構成
するインダクタンスが形成されていることを特徴とする
ものであり、他の構成については特に限定するものでは
ない。
【００４２】
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、中心導体の先端部が所定の値のイ
ンダクタンスを有するように形成され、この中心導体の
先端部に形成されたインダクタンスと、整合容量と、実
装基板の電極分布容量等の外部容量とで低域通過フィル
タを形成することができるので、帯域外における減衰量
を大幅に改善することができる。
逆回路素子によれば、中心導体の先端部が所定の値のイ
ンダクタンスを有するように形成され、この中心導体の
先端部に形成されたインダクタンスと、整合容量と、実
装基板の電極分布容量等の外部容量とで低域通過フィル
タを形成することができるので、帯域外における減衰量
を大幅に改善することができる。
【００４３】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
る。したがって、本発明に係る非可逆回路素子を用いれ
ば、不要輻射防止用の別のフィルタを不要とすることが
でき、通信機器等の小型化、低価格化を図ることができ
る。
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
る。したがって、本発明に係る非可逆回路素子を用いれ
ば、不要輻射防止用の別のフィルタを不要とすることが
でき、通信機器等の小型化、低価格化を図ることができ
る。
【図１】本発明の一実施例に係るアイソレータの分解斜
視図である。
視図である。
【図２】本発明の一実施例に係るアイソレータの平面図
である。
である。
【図３】本発明に係るアイソレータの等価回路図であ
る。
る。
【図４】本発明の一実施例に係るアイソレータの実装状
態を示す斜視図である。
態を示す斜視図である。
【図５】本発明に係るアイソレータの実装状態での等価
回路図である。
回路図である。
【図６】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。
を説明するための等価回路図である。
【図７】本発明と従来のアイソレータの周波数特性図で
ある。
ある。
【図８】従来のアイソレータの分解斜視図である。
【図９】従来のアイソレータの等価回路図である。
２ 上ヨーク ３ 永久磁石 ５ 磁性組立体 ５１〜５３ 中心導体 ５４ フェライト ７ 樹脂ケース ７１、７２ 入出力端子 ７３ アース端子 ８ 下ヨーク １０ 実装基板 １１、１２ 伝送線路 １１ａ，１２ａ はんだ付けランド Ｃ１〜Ｃ３ 整合容量（コンデンサ） Ｒ 終端抵抗 Ｌｆ インダクタンス Ｃｐ 電極分布容量 Ｐ１〜Ｐ３ ポート（ポート部）
Claims (4)
- 【請求項１】 直流磁界が印加される磁性体に複数の中
心導体を互いに交差させて配置し、前記各中心導体のポ
ート部とアース間に整合容量を接続してなる非可逆回路
素子において、 前記中心導体のうち、入出力端子に接続された少なくと
も１つの中心導体の先端部が所定の値のインダクタンス
を有するように形成され、該インダクタンスが前記ポー
ト部と前記入出力端子との間に接続されていることを特
徴とする非可逆回路素子。 - 【請求項２】 直流磁界が印加される磁性体に複数の中
心導体を互いに交差させて配置し、前記各中心導体のポ
ート部とアース間に整合容量を接続してなる非可逆回路
素子において、 前記中心導体のうち、入出力端子に接続された少なくと
も１つの中心導体の先端部が所定の値のインダクタンス
を有するように形成され、該インダクタンスが前記ポー
ト部と前記入出力端子との間に接続されており、前記イ
ンダクタンスと前記整合容量とこの非可逆回路素子が実
装される実装基板の入出力伝送線路の電極分布容量とで
低域通過フィルタが形成されることを特徴とする非可逆
回路素子。 - 【請求項３】 前記インダクタンスを有するように前記
中心導体の先端部が屈曲されて形成されていることを特
徴とする請求項１または請求項２に記載の非可逆回路素
子。 - 【請求項４】 前記インダクタンスを有するように前記
中心導体の先端部が他の部位よりも幅が狭くまたは厚み
が薄く形成されていることを特徴とする請求項１から請
求項３のいずれかに記載の非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23435196A JP3651137B2 (ja) | 1996-09-04 | 1996-09-04 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23435196A JP3651137B2 (ja) | 1996-09-04 | 1996-09-04 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079607A true JPH1079607A (ja) | 1998-03-24 |
| JP3651137B2 JP3651137B2 (ja) | 2005-05-25 |
Family
ID=16969645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23435196A Expired - Fee Related JP3651137B2 (ja) | 1996-09-04 | 1996-09-04 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651137B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107348A2 (en) * | 1999-11-30 | 2001-06-13 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, nonreciprocal circuit and communication device |
| US6639485B2 (en) | 1999-12-09 | 2003-10-28 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device and communication device using same |
| US6861922B2 (en) * | 2000-03-02 | 2005-03-01 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device including two series resonant circuits having differing resonant frequencies |
-
1996
- 1996-09-04 JP JP23435196A patent/JP3651137B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107348A2 (en) * | 1999-11-30 | 2001-06-13 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, nonreciprocal circuit and communication device |
| EP1107348A3 (en) * | 1999-11-30 | 2002-09-11 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, nonreciprocal circuit and communication device |
| US6798311B2 (en) | 1999-11-30 | 2004-09-28 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device with a solenoid-shaped inductor generating perpendicular flux |
| US6639485B2 (en) | 1999-12-09 | 2003-10-28 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device and communication device using same |
| US6861922B2 (en) * | 2000-03-02 | 2005-03-01 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device including two series resonant circuits having differing resonant frequencies |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651137B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3269409B2 (ja) | 非可逆回路素子 | |
| EP0948079B1 (en) | Nonreciprocal circuit device | |
| JP3417370B2 (ja) | 非可逆回路素子及び通信機装置 | |
| KR100316905B1 (ko) | 비가역회로소자 | |
| JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3235560B2 (ja) | 非可逆回路素子 | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| JP3278105B2 (ja) | 非可逆回路素子 | |
| JP3201279B2 (ja) | 非可逆回路素子 | |
| JP3458806B2 (ja) | 非可逆回路素子及び通信機装置 | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JPH1079606A (ja) | 非可逆回路素子 | |
| JP3951444B2 (ja) | 非可逆回路素子 | |
| JPH11298205A (ja) | 非可逆回路素子 | |
| US6734752B2 (en) | Nonreciprocal circuit device and communication apparatus | |
| JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
| JP2004023333A (ja) | 非可逆回路素子 | |
| JP2003234605A (ja) | 非可逆回路素子 | |
| JP2001024405A (ja) | アイソレータ及び通信機装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050201 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050214 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140304 |
|
| LAPS | Cancellation because of no payment of annual fees |