JPH0758525A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH0758525A JPH0758525A JP20226193A JP20226193A JPH0758525A JP H0758525 A JPH0758525 A JP H0758525A JP 20226193 A JP20226193 A JP 20226193A JP 20226193 A JP20226193 A JP 20226193A JP H0758525 A JPH0758525 A JP H0758525A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- circuit element
- capacitors
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 容量値の微妙なバランス調整を可能にして電
気的特性の向上を図ることができ、かつコンデンサのみ
による周波数展開を可能にして部品価格を低減でき、さ
らには挿入損失を小さくできる非可逆回路素子を提供す
る。 【構成】 複数の中心導体３６ａ〜３６ｃを電気的絶縁
状態に、かつ互いに交差させて配置し、上記各中心電極
３６ａ〜３６ｃの一端部をアースに、他端部を整合回路
素子にそれぞれ接続してアイソレータ３０（非可逆回路
素子）を構成する場合に、上記整合回路素子として単板
型コンデンサＣ１〜Ｃ３を採用する。
気的特性の向上を図ることができ、かつコンデンサのみ
による周波数展開を可能にして部品価格を低減でき、さ
らには挿入損失を小さくできる非可逆回路素子を提供す
る。 【構成】 複数の中心導体３６ａ〜３６ｃを電気的絶縁
状態に、かつ互いに交差させて配置し、上記各中心電極
３６ａ〜３６ｃの一端部をアースに、他端部を整合回路
素子にそれぞれ接続してアイソレータ３０（非可逆回路
素子）を構成する場合に、上記整合回路素子として単板
型コンデンサＣ１〜Ｃ３を採用する。
Description
【０００１】
【産業上の利用分野】本発明は、非可逆回路素子、例え
ばアイソレータ，サーキュレータに関し、詳細には容量
値の微妙なバランス調整を可能にして電気的特性の向上
を図ることができ、かつコンデンサのみによる周波数展
開を可能にして部品の低価格化に貢献できるとともに、
挿入損失を小さくできるようにした構造に関する。
ばアイソレータ，サーキュレータに関し、詳細には容量
値の微妙なバランス調整を可能にして電気的特性の向上
を図ることができ、かつコンデンサのみによる周波数展
開を可能にして部品の低価格化に貢献できるとともに、
挿入損失を小さくできるようにした構造に関する。
【０００２】
【従来の技術】一般に、ＶＨＦ，ＵＨＦ，ＳＨＦ帯域で
採用されるアイソレータ，サーキュレータは、信号の伝
送方向のみ通過させ、逆方向への伝送を阻止する機能を
有しており、例えば携帯電話，自動車電話等の移動通信
機器の送信回路部に採用されている。このようなアイソ
レータの一例として、図２に示す構造のものがある。
採用されるアイソレータ，サーキュレータは、信号の伝
送方向のみ通過させ、逆方向への伝送を阻止する機能を
有しており、例えば携帯電話，自動車電話等の移動通信
機器の送信回路部に採用されている。このようなアイソ
レータの一例として、図２に示す構造のものがある。
【０００３】このアイソレータ１は、磁性体金属製の下
ヨーク２ａ上に樹脂基板８を配設するとともに、該樹脂
基板８上に電極基板１４を配設し、該両基板８，１４の
中央部に連通形成された孔８ａ，１４ａ内にフェライト
素子３を挿入配置し、上記下ヨーク２ａに上ヨーク２ｂ
を挿着して構成されている。またこの上ヨーク２ｂの天
壁内面には永久磁石４が貼着されており、該磁石４によ
り上記フェライト素子３に直流磁界を印加するように構
成されている。
ヨーク２ａ上に樹脂基板８を配設するとともに、該樹脂
基板８上に電極基板１４を配設し、該両基板８，１４の
中央部に連通形成された孔８ａ，１４ａ内にフェライト
素子３を挿入配置し、上記下ヨーク２ａに上ヨーク２ｂ
を挿着して構成されている。またこの上ヨーク２ｂの天
壁内面には永久磁石４が貼着されており、該磁石４によ
り上記フェライト素子３に直流磁界を印加するように構
成されている。
【０００４】上記フェライト素子３は、フェライト５の
上面に３本の中心導体７を所定角度をなして電気的絶縁
状態で交差させて配置した構造のものである。また上記
樹脂基板８の左右側面にはそれぞれ入出力端子１０，ア
ース端子１１が形成されている。
上面に３本の中心導体７を所定角度をなして電気的絶縁
状態で交差させて配置した構造のものである。また上記
樹脂基板８の左右側面にはそれぞれ入出力端子１０，ア
ース端子１１が形成されている。
【０００５】上記電極基板１４の孔１４ａの周縁には３
つのアース電極１５が形成されており、この各アース電
極１５には上記各中心導体７の一端部が接続されてい
る。また上記電極基板１４の外周部には３つのポート電
極１７ａ〜１７ｃが形成されており、該各ポート電極１
７ａ〜１７ｃに上記各中心導体７の他端部が接続されて
いる。
つのアース電極１５が形成されており、この各アース電
極１５には上記各中心導体７の一端部が接続されてい
る。また上記電極基板１４の外周部には３つのポート電
極１７ａ〜１７ｃが形成されており、該各ポート電極１
７ａ〜１７ｃに上記各中心導体７の他端部が接続されて
いる。
【０００６】上記第３ポート電極１７ｃにはチップ抵抗
２３の一方の電極が接続されており、該チップ抵抗２３
の他方の電極はアース電極１９ａを介してアース端子１
１に接続されている。
２３の一方の電極が接続されており、該チップ抵抗２３
の他方の電極はアース電極１９ａを介してアース端子１
１に接続されている。
【０００７】そして、上記各ポート電極１７ａ〜１７ｃ
には整合回路素子としてチップコンデンサ２２が配設さ
れている。この各チップコンデンサ２２の一方の電極は
各中心導体７のポート電極１７ａ〜１７ｃに接続されて
おり、他方の電極はそれぞれアース電極１９ｂ，２０
ａ，２０ｂを介してアース端子１１，両入出力端子１０
に接続されている。
には整合回路素子としてチップコンデンサ２２が配設さ
れている。この各チップコンデンサ２２の一方の電極は
各中心導体７のポート電極１７ａ〜１７ｃに接続されて
おり、他方の電極はそれぞれアース電極１９ｂ，２０
ａ，２０ｂを介してアース端子１１，両入出力端子１０
に接続されている。
【０００８】上記各チップコンデンサ２２には、従来、
セラミックシートと内部電極とを交互に積層し、該積層
体を一体焼結して形成された積層型コンデンサが採用さ
れている。
セラミックシートと内部電極とを交互に積層し、該積層
体を一体焼結して形成された積層型コンデンサが採用さ
れている。
【０００９】
【発明が解決しようとする課題】しかしながら上記従来
の積層型チップコンデンサを用いた非可逆回路素子で
は、以下の問題点がある。
の積層型チップコンデンサを用いた非可逆回路素子で
は、以下の問題点がある。
【００１０】（１）上記チップコンデンサはその構造か
らして容量値が規格化されており、このため各コンデン
サの容量値の微妙なバランス調整ができないことから、
所望の電気的特性が得られ難い。
らして容量値が規格化されており、このため各コンデン
サの容量値の微妙なバランス調整ができないことから、
所望の電気的特性が得られ難い。
【００１１】（２）また従来のチップコンデンサでは、
規格化された範囲内だけでしか中心周波数を展開できな
いことから、周波数の異なる各種の部品を製造する際に
は、他の部品素子を多種類準備する必要があり、部品点
数が増大する分だけ部品価格が高騰する。
規格化された範囲内だけでしか中心周波数を展開できな
いことから、周波数の異なる各種の部品を製造する際に
は、他の部品素子を多種類準備する必要があり、部品点
数が増大する分だけ部品価格が高騰する。
【００１２】（３）さらに上記チップコンデンサはＱ値
が１００程度と小さいことから、挿入損失が大きくな
り、この点からも改善が要請されている。
が１００程度と小さいことから、挿入損失が大きくな
り、この点からも改善が要請されている。
【００１３】本発明は上記従来の状況に鑑みてなされた
もので、容量値の微妙なバランス調整を可能にして電気
的特性を向上でき、かつコンデンサのみによる周波数展
開を可能にして部品価格を低減でき、さらには挿入損失
を小さくできる非可逆回路素子を提供することを目的と
している。
もので、容量値の微妙なバランス調整を可能にして電気
的特性を向上でき、かつコンデンサのみによる周波数展
開を可能にして部品価格を低減でき、さらには挿入損失
を小さくできる非可逆回路素子を提供することを目的と
している。
【００１４】
【課題を解決するための手段】本発明は、複数の中心導
体を電気的絶縁状態に、かつ互いに交差させて配置し、
上記各中心導体の一端部をアースに、他端部を整合回路
素子にそれぞれ接続してなる非可逆回路素子において、
上記整合回路素子に単板型コンデンサを採用したことを
特徴としている。
体を電気的絶縁状態に、かつ互いに交差させて配置し、
上記各中心導体の一端部をアースに、他端部を整合回路
素子にそれぞれ接続してなる非可逆回路素子において、
上記整合回路素子に単板型コンデンサを採用したことを
特徴としている。
【００１５】ここで、上記単板型のコンデンサとは、セ
ラミック基板の両主面に該基板を挟んで対向するよう電
極を形成したものである。
ラミック基板の両主面に該基板を挟んで対向するよう電
極を形成したものである。
【００１６】
【作用】本発明に係る非可逆回路素子によれば、整合回
路素子として単板型コンデンサを採用したので、該コン
デンサの電極をトリミングすることにより容量値の微調
整を行うことが可能となる。よって各中心導体ごとの周
波数特性のバランスを調整することができ、電気的特性
の向上が図れる。
路素子として単板型コンデンサを採用したので、該コン
デンサの電極をトリミングすることにより容量値の微調
整を行うことが可能となる。よって各中心導体ごとの周
波数特性のバランスを調整することができ、電気的特性
の向上が図れる。
【００１７】また大きさの異なるコンデンサを選択して
容量値を変えることにより中心周波数の展開を容易に行
うことができることから、該コンデンサを準備するだけ
で周波数の異なる部品を製造できる。従って、従来のよ
うな他の部品素子を多種類準備する必要がなく、それだ
け部品素子を共通化でき、部品価格を低減できる。
容量値を変えることにより中心周波数の展開を容易に行
うことができることから、該コンデンサを準備するだけ
で周波数の異なる部品を製造できる。従って、従来のよ
うな他の部品素子を多種類準備する必要がなく、それだ
け部品素子を共通化でき、部品価格を低減できる。
【００１８】さらに本発明では、単板コンデンサを採用
したので、２００以上のＱを得ることができ、それだけ
挿入損失を小さくできる。
したので、２００以上のＱを得ることができ、それだけ
挿入損失を小さくできる。
【００１９】
【実施例】以下、本発明の実施例を図について説明す
る。図１は本発明の一実施例による非可逆回路素子を説
明するための図であり、本実施例ではアイソレータに適
用した場合を例にとって説明する。
る。図１は本発明の一実施例による非可逆回路素子を説
明するための図であり、本実施例ではアイソレータに適
用した場合を例にとって説明する。
【００２０】図において、３０は本実施例の集中定数型
アイソレータであり、これは磁性体金属からなる下ヨー
ク３１の底面上にプリント基板３２を配設するととも
に、該基板３２の上部に電極基板３３を配設し、さらに
該電極基板３３の上部に端子ブロック３４を配設し、上
記下ヨーク３１に同じく磁性体金属からなる上ヨーク３
５を挿着し、これにより磁気閉回路を構成してなるもの
である。
アイソレータであり、これは磁性体金属からなる下ヨー
ク３１の底面上にプリント基板３２を配設するととも
に、該基板３２の上部に電極基板３３を配設し、さらに
該電極基板３３の上部に端子ブロック３４を配設し、上
記下ヨーク３１に同じく磁性体金属からなる上ヨーク３
５を挿着し、これにより磁気閉回路を構成してなるもの
である。
【００２１】上記電極基板３３は、図示しない２枚の基
板と銅箔からなる導体パターンとを交互に積層してなる
もので、下部基板の下面に第１中心導体３６ａを形成
し、該基板の上面に第２中心導体３６ｂを形成するとと
もに、上部基板の表面に第３中心導体３６ｃを形成して
構成されている。上記各中心電極３６ａ〜３６ｃは電気
的絶縁状態で、かつ互いに１２０度の角度をなして交差
状に配置されている。
板と銅箔からなる導体パターンとを交互に積層してなる
もので、下部基板の下面に第１中心導体３６ａを形成
し、該基板の上面に第２中心導体３６ｂを形成するとと
もに、上部基板の表面に第３中心導体３６ｃを形成して
構成されている。上記各中心電極３６ａ〜３６ｃは電気
的絶縁状態で、かつ互いに１２０度の角度をなして交差
状に配置されている。
【００２２】また上記各中心導体３６ａ〜３６ｃの両端
部はスルーホール電極３７を介して電極基板３３の上面
及び下面に導出されている。この電極基板３３の上下両
面の各導出部にはポート電極３８ａ〜３８ｆが形成され
ており、この各ポート電極３８ａ〜３８ｆ同士はスルー
ホール電極３７により接続されている。
部はスルーホール電極３７を介して電極基板３３の上面
及び下面に導出されている。この電極基板３３の上下両
面の各導出部にはポート電極３８ａ〜３８ｆが形成され
ており、この各ポート電極３８ａ〜３８ｆ同士はスルー
ホール電極３７により接続されている。
【００２３】上記端子ブロック３４は樹脂部材３９の下
面両端部に脚部３９ａ，３９ｂを一体に凸設し、該樹脂
部材３９の中央部に挿入孔３９ｃを形成してなるもの
で、この挿入孔３９ｃ内に永久磁石４０が挿入されてい
る。該永久磁石４０は上記上ヨーク３５の天壁内面に貼
着されており、この永久磁石４０により上記各中心導体
３６ａ〜３６ｃの交差部分に直流磁界を印加するように
なっている。
面両端部に脚部３９ａ，３９ｂを一体に凸設し、該樹脂
部材３９の中央部に挿入孔３９ｃを形成してなるもの
で、この挿入孔３９ｃ内に永久磁石４０が挿入されてい
る。該永久磁石４０は上記上ヨーク３５の天壁内面に貼
着されており、この永久磁石４０により上記各中心導体
３６ａ〜３６ｃの交差部分に直流磁界を印加するように
なっている。
【００２４】また上記樹脂部材３９の両脚部３９ａ，３
９ｂにはそれぞれアース端子４１，入出力端子４２が形
成されており、各アース端子４１の下面はアース用ポー
ト電極３８ｂ，３８ｄ，３８ｆに、また各入出力は入出
力用ポート電極３８ａ，３８ｃ，３８ｅに接続されてい
る。さらに上記各端子４１，４２は下ヨーク３１の開口
から外方に露出している。
９ｂにはそれぞれアース端子４１，入出力端子４２が形
成されており、各アース端子４１の下面はアース用ポー
ト電極３８ｂ，３８ｄ，３８ｆに、また各入出力は入出
力用ポート電極３８ａ，３８ｃ，３８ｅに接続されてい
る。さらに上記各端子４１，４２は下ヨーク３１の開口
から外方に露出している。
【００２５】上記プリント基板３２の中央部には円形状
の孔３２ａが形成されており、該孔３２ａ内にはフェラ
イト４３が挿入配置されている。このフェライト４３の
下面は下ヨーク３１の底面上に当接しており、上面は上
記電極基板３３の各中心導体３６ａ〜３６ｃの交差部分
に当接している。
の孔３２ａが形成されており、該孔３２ａ内にはフェラ
イト４３が挿入配置されている。このフェライト４３の
下面は下ヨーク３１の底面上に当接しており、上面は上
記電極基板３３の各中心導体３６ａ〜３６ｃの交差部分
に当接している。
【００２６】上記プリント基板３２の孔３２ａの周縁に
は３つのアース電極４５，４５，４５が間隔をあけて形
成されている。また上記プリント基板３２の下面全面に
は図示しないアース電極が形成されており、両アース電
極はスルーホール電極４６により接続されている。
は３つのアース電極４５，４５，４５が間隔をあけて形
成されている。また上記プリント基板３２の下面全面に
は図示しないアース電極が形成されており、両アース電
極はスルーホール電極４６により接続されている。
【００２７】上記電極基板３３上には２つのチップ抵抗
Ｒ１，Ｒ２が配設されている。この各チップ抵抗Ｒ１，
Ｒ２の一方の電極は上記第３中心導体３６ｃのポート電
極３８ｅに接続されており、他方の電極はそれぞれ左右
の両ポート電極３８ｄ，３８ｆに接続されている。
Ｒ１，Ｒ２が配設されている。この各チップ抵抗Ｒ１，
Ｒ２の一方の電極は上記第３中心導体３６ｃのポート電
極３８ｅに接続されており、他方の電極はそれぞれ左右
の両ポート電極３８ｄ，３８ｆに接続されている。
【００２８】そして、上記プリント基板３２の孔３２ａ
の周縁部には１２０度の角度ごとに３つの角孔４８が形
成されており、この各角孔４８内に整合回路素子として
単板型コンデンサＣ１〜Ｃ３が挿入配置されている。こ
の各単板コンデンサＣ１〜Ｃ３は上記プリント基板３２
と略同じ厚さに設定されている。
の周縁部には１２０度の角度ごとに３つの角孔４８が形
成されており、この各角孔４８内に整合回路素子として
単板型コンデンサＣ１〜Ｃ３が挿入配置されている。こ
の各単板コンデンサＣ１〜Ｃ３は上記プリント基板３２
と略同じ厚さに設定されている。
【００２９】上記各コンデンサＣ１〜Ｃ３はセラミック
基板の両主面に電極を形成した構造のもので、Ｑ値は２
００以上となっている。上記各単板コンデンサＣ１〜Ｃ
３の下面側電極は下ヨーク３１の底面上に接続されてお
り、上面側電極はそれぞれ上記第１〜第３中心導体３６
ａ〜３６ｃの各ポート電極３８ａ，３８ｃ，３８ｅにに
接続されている。
基板の両主面に電極を形成した構造のもので、Ｑ値は２
００以上となっている。上記各単板コンデンサＣ１〜Ｃ
３の下面側電極は下ヨーク３１の底面上に接続されてお
り、上面側電極はそれぞれ上記第１〜第３中心導体３６
ａ〜３６ｃの各ポート電極３８ａ，３８ｃ，３８ｅにに
接続されている。
【００３０】次に本実施例の作用効果について説明す
る。本実施例のアイソレータ１によれば、整合回路素子
に単板型コンデンサＣ１〜Ｃ３を採用したので、各コン
デンサＣ１〜Ｃ３の電極をトリミングすることにより３
つのポートの容量値を最適値に微調整することができ、
それだけ電気的特性を向上でき、高性能化を図ることが
できる。
る。本実施例のアイソレータ１によれば、整合回路素子
に単板型コンデンサＣ１〜Ｃ３を採用したので、各コン
デンサＣ１〜Ｃ３の電極をトリミングすることにより３
つのポートの容量値を最適値に微調整することができ、
それだけ電気的特性を向上でき、高性能化を図ることが
できる。
【００３１】また、本実施例では、上記各コンデンサＣ
１〜Ｃ３の縦，横，高さ等の大きさを変えることで所望
の容量値を得ることができ、従来の規格化されたチップ
コンデンサでは困難であった中心周波数の展開を容易に
行うことができる。従って、各種のコンデンサを準備す
るだけで周波数の異なる部品を製造でき、他の部品素子
を共通化できることからコストを低減でき、部品の低価
格化に貢献できる。
１〜Ｃ３の縦，横，高さ等の大きさを変えることで所望
の容量値を得ることができ、従来の規格化されたチップ
コンデンサでは困難であった中心周波数の展開を容易に
行うことができる。従って、各種のコンデンサを準備す
るだけで周波数の異なる部品を製造でき、他の部品素子
を共通化できることからコストを低減でき、部品の低価
格化に貢献できる。
【００３２】さらに本実施例では、単板コンデンサＣ１
〜Ｃ３を採用したので、２００以上のＱを得ることがで
き、それだけ挿入損失を小さくできる。なかでもＵＨＦ
帯域における挿入損失を大幅に向上できる。
〜Ｃ３を採用したので、２００以上のＱを得ることがで
き、それだけ挿入損失を小さくできる。なかでもＵＨＦ
帯域における挿入損失を大幅に向上できる。
【００３３】なお、上記実施例では、アイソレータを例
にとって説明したが、本発明はサーキュレータにも適用
できるとともに、他の高周波部品にも適用できる。
にとって説明したが、本発明はサーキュレータにも適用
できるとともに、他の高周波部品にも適用できる。
【００３４】
【発明の効果】以上のように本発明に係る非可逆回路素
子によれば、整合回路素子に単板型コンデンサを採用し
たので、容量値の微妙なバランス調整を可能にでき、電
気的特性の向上を図ることができるとともに、コンデン
サのみによる周波数展開を可能にして部品価格を低減で
き、さらには挿入損失を小さくできる効果がある。
子によれば、整合回路素子に単板型コンデンサを採用し
たので、容量値の微妙なバランス調整を可能にでき、電
気的特性の向上を図ることができるとともに、コンデン
サのみによる周波数展開を可能にして部品価格を低減で
き、さらには挿入損失を小さくできる効果がある。
【図１】本発明の一実施例によるアイソレータを説明す
るための分解斜視図である。
るための分解斜視図である。
【図２】従来のチップコンデンサを用いたアイソレータ
を示す分解斜視図である。
を示す分解斜視図である。
３０ アイソレータ（非可逆回路素子） ３６ａ〜３６ｃ 中心導体 Ｃ１〜Ｃ３ 単板型コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｇ 17/00 (72)発明者 川浪 崇 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 石浦 豊 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 大平 勝幸 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】 複数の中心導体を電気的絶縁状態に、か
つ互いに交差させて配置し、上記各中心導体の一端部を
アースに、他端部を整合回路素子にそれぞれ接続してな
る非可逆回路素子において、上記整合回路素子として単
板型コンデンサを採用したことを特徴とする非可逆回路
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20226193A JPH0758525A (ja) | 1993-08-16 | 1993-08-16 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20226193A JPH0758525A (ja) | 1993-08-16 | 1993-08-16 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758525A true JPH0758525A (ja) | 1995-03-03 |
Family
ID=16454618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20226193A Pending JPH0758525A (ja) | 1993-08-16 | 1993-08-16 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758525A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100320935B1 (ko) * | 1997-12-09 | 2002-05-13 | 이형도 | 비가역소자의 스트론튬 페라이트 자기 이격장치 |
| KR100352489B1 (ko) * | 1999-12-16 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자 |
| US6710672B2 (en) * | 1999-11-30 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| WO2006013865A1 (ja) * | 2004-08-03 | 2006-02-09 | Hitachi Metals, Ltd. | 非可逆回路素子 |
-
1993
- 1993-08-16 JP JP20226193A patent/JPH0758525A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100320935B1 (ko) * | 1997-12-09 | 2002-05-13 | 이형도 | 비가역소자의 스트론튬 페라이트 자기 이격장치 |
| US6710672B2 (en) * | 1999-11-30 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device, communication apparatus, and method for manufacturing nonreciprocal circuit device |
| KR100352489B1 (ko) * | 1999-12-16 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자 |
| WO2006013865A1 (ja) * | 2004-08-03 | 2006-02-09 | Hitachi Metals, Ltd. | 非可逆回路素子 |
| US7522013B2 (en) | 2004-08-03 | 2009-04-21 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| US5017894A (en) | Lumped constant non-reciprocal circuit element | |
| JP3147615B2 (ja) | 高周波用非可逆回路素子 | |
| JP3744168B2 (ja) | アイソレータの製造方法 | |
| JPH0758525A (ja) | 非可逆回路素子 | |
| JP3419369B2 (ja) | 非可逆回路素子 | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP4286785B2 (ja) | 非可逆回路素子 | |
| JP2001203507A (ja) | 非可逆回路素子及び通信機装置 | |
| JPH1197910A (ja) | 非可逆回路素子 | |
| US6734753B2 (en) | Nonreciprocal circuit element and communication device | |
| JPH07115308A (ja) | 非可逆回路素子 | |
| JP3182826B2 (ja) | 非可逆回路素子 | |
| JPH0715213A (ja) | 非可逆回路素子 | |
| JPH11168304A (ja) | 集中定数型非可逆回路素子 | |
| JP2005277708A (ja) | 非可逆回路素子 | |
| KR100311811B1 (ko) | 비가역소자의적층형커버케이스 | |
| JPH07212108A (ja) | 非可逆回路素子 | |
| JP2003347807A (ja) | 非可逆回路素子および通信装置 | |
| JP2002353706A (ja) | 中心電極組立体、非可逆回路素子及び通信装置 | |
| JP2002204108A (ja) | 非可逆回路素子及び通信装置 | |
| JP2003203819A (ja) | チップコンデンサ、及びこのチップコンデンサを使用した非可逆回路素子 | |
| JPH0715214A (ja) | 非可逆回路素子 | |
| JP2002290109A (ja) | 中心電極組立体、非可逆回路素子及び通信装置 | |
| JPH0593110U (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |