JP2001118981A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JP2001118981A JP2001118981A JP29391599A JP29391599A JP2001118981A JP 2001118981 A JP2001118981 A JP 2001118981A JP 29391599 A JP29391599 A JP 29391599A JP 29391599 A JP29391599 A JP 29391599A JP 2001118981 A JP2001118981 A JP 2001118981A
- Authority
- JP
- Japan
- Prior art keywords
- input
- substrate
- connection line
- die pads
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 ベアチップ間のアイソレーションを十分に確
保しつつ小型化が可能なマルチチップモジュールを提供
する。 【解決手段】 基板１には、その表面１Ａに２個のダイ
パッド２を離間して設けると共に、裏面にダイパッド２
に対向して２個のグランドパターンを配設し、ダイパッ
ド２とグランドパターンとはスルーホール４の導電性膜
４Ａを通じて接続する。また、基板１の外周縁には複数
の端面スルーホール５を形成すると共に、端面スルーホ
ール５の周囲には表面電極６を形成する。そして、各ダ
イパッド２上には、ベアチップ８を接合すると共に、ベ
アチップ８の入出力端子はワイヤーボンディング９を通
じて表面電極６に接続する。また、各グランドパターン
は入出力信号の波長の４分の１の長さ寸法をもった接続
線路１０によって相互に接続する。
保しつつ小型化が可能なマルチチップモジュールを提供
する。 【解決手段】 基板１には、その表面１Ａに２個のダイ
パッド２を離間して設けると共に、裏面にダイパッド２
に対向して２個のグランドパターンを配設し、ダイパッ
ド２とグランドパターンとはスルーホール４の導電性膜
４Ａを通じて接続する。また、基板１の外周縁には複数
の端面スルーホール５を形成すると共に、端面スルーホ
ール５の周囲には表面電極６を形成する。そして、各ダ
イパッド２上には、ベアチップ８を接合すると共に、ベ
アチップ８の入出力端子はワイヤーボンディング９を通
じて表面電極６に接続する。また、各グランドパターン
は入出力信号の波長の４分の１の長さ寸法をもった接続
線路１０によって相互に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体集
積回路素子のベアチップが複数個実装されたマルチチッ
プモジュールに関して、特に高周波数の入出力信号を用
いる通信機器等に用いて好適なマルチチップモジュール
に関する。
積回路素子のベアチップが複数個実装されたマルチチッ
プモジュールに関して、特に高周波数の入出力信号を用
いる通信機器等に用いて好適なマルチチップモジュール
に関する。
【０００２】
【従来の技術】一般に、データ伝送機器、移動体通信機
器のように高周波数の入出力信号を用いるマルチチップ
モジュールが知られている（例えば特開平６−１６９０
５６号公報）。そして、従来技術によるマルチチップモ
ジュールは、基板と、該基板の表面側に設けられた複数
のダイパッドと、該ダイパッドと対向して前記基板の裏
面側に設けられた複数のグランドパターンと、前記基板
に貫通して設けられ前記ダイパッドとグランドパターン
とを電気的に接続するスルーホールと、前記複数のダイ
パッド上にそれぞれ搭載され半導体集積回路素子からな
る複数のベアチップとによって構成されている。
器のように高周波数の入出力信号を用いるマルチチップ
モジュールが知られている（例えば特開平６−１６９０
５６号公報）。そして、従来技術によるマルチチップモ
ジュールは、基板と、該基板の表面側に設けられた複数
のダイパッドと、該ダイパッドと対向して前記基板の裏
面側に設けられた複数のグランドパターンと、前記基板
に貫通して設けられ前記ダイパッドとグランドパターン
とを電気的に接続するスルーホールと、前記複数のダイ
パッド上にそれぞれ搭載され半導体集積回路素子からな
る複数のベアチップとによって構成されている。
【０００３】このように構成された従来技術によるマル
チチップモジュールは、各ベアチップが電極等を通じて
外部の機器に接続されている。そして、各ベアチップ
は、例えば送信用チップ、受信用チップとして用いら
れ、高速で動作すると共に、外部の機器との間で高周波
数の入出力信号を入出力するものである。
チチップモジュールは、各ベアチップが電極等を通じて
外部の機器に接続されている。そして、各ベアチップ
は、例えば送信用チップ、受信用チップとして用いら
れ、高速で動作すると共に、外部の機器との間で高周波
数の入出力信号を入出力するものである。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来技術では、高周波数の入出力信号が入出力されるベア
チップ毎にグランドパターンを分離して設けている。こ
れにより、従来技術によるマルチチップモジュールで
は、各ベアチップ間で入出力信号が混信するのを防止し
ている。
来技術では、高周波数の入出力信号が入出力されるベア
チップ毎にグランドパターンを分離して設けている。こ
れにより、従来技術によるマルチチップモジュールで
は、各ベアチップ間で入出力信号が混信するのを防止し
ている。
【０００５】しかし、グランドパターンを各ベアチップ
毎に分離した状態で設けた場合であっても、グランドパ
ターン間には静電容量を有することになるから、この静
電容量を通じて入出力信号が混信することがある。特
に、高周波数の入出力信号が入出力されるベアチップに
あっては、グランドパターン間のアイソレーションを確
保することが難しく、静電容量を通じて信号が漏洩、混
信し易くなるから、正確な信号伝達、信号処理ができな
いという問題がある。
毎に分離した状態で設けた場合であっても、グランドパ
ターン間には静電容量を有することになるから、この静
電容量を通じて入出力信号が混信することがある。特
に、高周波数の入出力信号が入出力されるベアチップに
あっては、グランドパターン間のアイソレーションを確
保することが難しく、静電容量を通じて信号が漏洩、混
信し易くなるから、正確な信号伝達、信号処理ができな
いという問題がある。
【０００６】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明の目的は、ベアチップ間のアイソ
レーションを十分に確保しつつ小型化が可能なマルチチ
ップモジュールを提供することにある。
されたもので、本発明の目的は、ベアチップ間のアイソ
レーションを十分に確保しつつ小型化が可能なマルチチ
ップモジュールを提供することにある。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、基板と、該基板の表面側に設けられ
た複数のダイパッドと、該ダイパッドと対向して前記基
板の裏面側に設けられた複数のグランドパターンと、前
記基板に貫通して設けられ前記ダイパッドとグランドパ
ターンとを電気的に接続するスルーホールと、前記複数
のダイパッド上にそれぞれ搭載された複数のベアチップ
とからなるマルチチップモジュールに適用される。
ために、本発明は、基板と、該基板の表面側に設けられ
た複数のダイパッドと、該ダイパッドと対向して前記基
板の裏面側に設けられた複数のグランドパターンと、前
記基板に貫通して設けられ前記ダイパッドとグランドパ
ターンとを電気的に接続するスルーホールと、前記複数
のダイパッド上にそれぞれ搭載された複数のベアチップ
とからなるマルチチップモジュールに適用される。
【０００８】そして、請求項１の発明が採用する構成の
特徴は、各グランドパターンを、ベアチップに入出力さ
れる入出力信号の波長の４分の１の長さ寸法をもった接
続線路によって互いに接続したことにある。
特徴は、各グランドパターンを、ベアチップに入出力さ
れる入出力信号の波長の４分の１の長さ寸法をもった接
続線路によって互いに接続したことにある。
【０００９】このように構成したことにより、各グラン
ドパターンに接続された接続線路は、その終端が短絡し
ている状態になるから、入出力信号に対して各グランド
パターンのインピーダンスを無限大にすることができ
る。このため、各グランドパターンから入出力信号が漏
洩することがなくなり、グランドパターン間のアイソレ
ーションを向上することができる。
ドパターンに接続された接続線路は、その終端が短絡し
ている状態になるから、入出力信号に対して各グランド
パターンのインピーダンスを無限大にすることができ
る。このため、各グランドパターンから入出力信号が漏
洩することがなくなり、グランドパターン間のアイソレ
ーションを向上することができる。
【００１０】また、請求項２の発明は、各ダイパッド
を、ベアチップに入出力される信号の波長の４分の１の
長さ寸法をもった接続線路によって互いに接続したこと
にある。
を、ベアチップに入出力される信号の波長の４分の１の
長さ寸法をもった接続線路によって互いに接続したこと
にある。
【００１１】この場合、各ダイパッドに接続された接続
線路は、その終端が短絡している状態になるから、入出
力信号に対して各ダイパッドのインピーダンスを無限大
にすることができる。このため、各ダイパッドとダイパ
ッドに接続されたグランドパターンとから入出力信号が
漏洩することがなくなり、グランドパターン間のアイソ
レーションを向上することができる。
線路は、その終端が短絡している状態になるから、入出
力信号に対して各ダイパッドのインピーダンスを無限大
にすることができる。このため、各ダイパッドとダイパ
ッドに接続されたグランドパターンとから入出力信号が
漏洩することがなくなり、グランドパターン間のアイソ
レーションを向上することができる。
【００１２】さらに、請求項３の発明は、隣接する２個
のベアチップの間隔を入出力信号の波長の４分の１より
も狭い間隔に配置し、接続線路をベアチップ間に配置す
るために屈曲した形状に形成したことにある。
のベアチップの間隔を入出力信号の波長の４分の１より
も狭い間隔に配置し、接続線路をベアチップ間に配置す
るために屈曲した形状に形成したことにある。
【００１３】これにより、互いに隣接するベアチップの
間隔が入出力信号の波長の４分の１よりも狭いときで
も、このベアチップ間に入出力信号の波長の４分の１の
長さ寸法をもった接続線路を形成し、これらを接続する
ことができる。このため、ベアチップ間の間隔を狭める
ことによって、基板を小型化することができる。
間隔が入出力信号の波長の４分の１よりも狭いときで
も、このベアチップ間に入出力信号の波長の４分の１の
長さ寸法をもった接続線路を形成し、これらを接続する
ことができる。このため、ベアチップ間の間隔を狭める
ことによって、基板を小型化することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態による
マルチチップモジュールを図１ないし図７に基づき詳細
に説明する。
マルチチップモジュールを図１ないし図７に基づき詳細
に説明する。
【００１５】まず、図１ないし図５は本発明の第１の実
施の形態を示し、１は絶縁性樹脂材料からなる基板で、
該基板１は略四角形状に形成されている。また、基板１
は、その中央側には後述する２個のスルーホール４が形
成され、外周縁側には後述する複数の端面スルーホール
５が形成されている。
施の形態を示し、１は絶縁性樹脂材料からなる基板で、
該基板１は略四角形状に形成されている。また、基板１
は、その中央側には後述する２個のスルーホール４が形
成され、外周縁側には後述する複数の端面スルーホール
５が形成されている。
【００１６】２，２は基板１の表面１Ａ側に設けられた
ダイパッドで、該ダイパッド２は例えば縦方向に６ｍ
ｍ、横方向に３ｍｍ程度の寸法を有する長方形状の導電
性膜によって形成され、これらのダイパッド２間は例え
ば２ｍｍ程度の間隔をもって相互に離間している。そし
て、ダイパッド２は後述するグランドパターン３、ベア
チップ８に接続され、ベアチップ８を外部のアースに接
続するものである。
ダイパッドで、該ダイパッド２は例えば縦方向に６ｍ
ｍ、横方向に３ｍｍ程度の寸法を有する長方形状の導電
性膜によって形成され、これらのダイパッド２間は例え
ば２ｍｍ程度の間隔をもって相互に離間している。そし
て、ダイパッド２は後述するグランドパターン３、ベア
チップ８に接続され、ベアチップ８を外部のアースに接
続するものである。
【００１７】３，３はダイパッド２に対向して基板１の
裏面１Ｂ側に設けられたグランドパターンで、該グラン
ドパターン３は、ダイパッド２と同様に例えば縦方向に
６ｍｍ、横方向に３ｍｍ程度の寸法を有する長方形状の
導電性膜によって形成され、これらのグランドパターン
３間は例えば２ｍｍ程度の間隔をもって相互に離間して
いる。そして、グランドパターン３は、後述するスルー
ホール４を通じてダイパッド２に接続されると共に、外
部のアースに接続されるものである。
裏面１Ｂ側に設けられたグランドパターンで、該グラン
ドパターン３は、ダイパッド２と同様に例えば縦方向に
６ｍｍ、横方向に３ｍｍ程度の寸法を有する長方形状の
導電性膜によって形成され、これらのグランドパターン
３間は例えば２ｍｍ程度の間隔をもって相互に離間して
いる。そして、グランドパターン３は、後述するスルー
ホール４を通じてダイパッド２に接続されると共に、外
部のアースに接続されるものである。
【００１８】４，４はダイパッド２、グランドパターン
３の中央部に位置して基板１を貫通して設けられたスル
ーホールで、該スルーホール４は、例えば略円形状に開
口すると共に、その内周側に形成された導電性膜４Ａを
通じてダイパッド２とグランドパターン３とを電気的に
接続している。
３の中央部に位置して基板１を貫通して設けられたスル
ーホールで、該スルーホール４は、例えば略円形状に開
口すると共に、その内周側に形成された導電性膜４Ａを
通じてダイパッド２とグランドパターン３とを電気的に
接続している。
【００１９】５，５，…は基板１の外周縁に凹湾曲状を
なして設けられた端面スルーホールで、該端面スルーホ
ール５は、基板１の厚さ方向に貫通すると共に、基板１
の表面１Ａと裏面１Ｂとに略半円形状の開口を形成して
いる。また、基板１の表面１Ａと裏面１Ｂとには、端面
スルーホール５の開口周辺に位置して表面電極６、裏面
電極７とが形成されている。そして、これらの表面電極
６と裏面電極７とは、端面スルーホール５の表面に形成
された導電性膜５Ａを通じて電気的に接続されている。
また、裏面電極７は、実装基板（図示せず）に半田付け
等の接合手段によって接合され、マルチチップモジュー
ルを実装基板上に固定するものである。
なして設けられた端面スルーホールで、該端面スルーホ
ール５は、基板１の厚さ方向に貫通すると共に、基板１
の表面１Ａと裏面１Ｂとに略半円形状の開口を形成して
いる。また、基板１の表面１Ａと裏面１Ｂとには、端面
スルーホール５の開口周辺に位置して表面電極６、裏面
電極７とが形成されている。そして、これらの表面電極
６と裏面電極７とは、端面スルーホール５の表面に形成
された導電性膜５Ａを通じて電気的に接続されている。
また、裏面電極７は、実装基板（図示せず）に半田付け
等の接合手段によって接合され、マルチチップモジュー
ルを実装基板上に固定するものである。
【００２０】８，８は各ダイパッド２上に搭載された半
導体集積回路素子からなるベアチップで、該ベアチップ
８は、ダイパッド２、グランドパターン３を通じて接地
されている。また、ベアチップ８は、その入出力端子が
ワイヤーボンディング９によって表面電極６に接続され
ている。これにより、ベアチップ８は、表面電極６、裏
面電極７を通じて実装基板に電気的に接続され、外部の
機器との間で例えば中心周波数が９ＧＨｚ程度の高周波
数の入出力信号を入出力するものである。
導体集積回路素子からなるベアチップで、該ベアチップ
８は、ダイパッド２、グランドパターン３を通じて接地
されている。また、ベアチップ８は、その入出力端子が
ワイヤーボンディング９によって表面電極６に接続され
ている。これにより、ベアチップ８は、表面電極６、裏
面電極７を通じて実装基板に電気的に接続され、外部の
機器との間で例えば中心周波数が９ＧＨｚ程度の高周波
数の入出力信号を入出力するものである。
【００２１】１０は基板１の裏面１Ｂに設けられ２つの
グランドパターン３間を電気的に接続する接続線路で、
該接続線路１０は、２つのグランドパターン３間に位置
してクランク状に屈曲した形状をなし、その両端側がグ
ランドパターン３に接続されている。
グランドパターン３間を電気的に接続する接続線路で、
該接続線路１０は、２つのグランドパターン３間に位置
してクランク状に屈曲した形状をなし、その両端側がグ
ランドパターン３に接続されている。
【００２２】また、該接続線路１０は、ベアチップ８に
入出力される入出力信号の波長の４分の１の長さ寸法を
有している。このため、ベアチップ８の入出力信号の周
波数が例えば９ＧＨｚ程度であるときには、接続線路１
０の長さ寸法は例えば６．８ｍｍ程度に設定されてい
る。
入出力される入出力信号の波長の４分の１の長さ寸法を
有している。このため、ベアチップ８の入出力信号の周
波数が例えば９ＧＨｚ程度であるときには、接続線路１
０の長さ寸法は例えば６．８ｍｍ程度に設定されてい
る。
【００２３】ここで、９ＧＨｚの入出力信号が真空中を
伝搬するときには、その波長は３３．３ｍｍ程度となる
から、波長の４分の１の長さ寸法は８．３ｍｍ程度とな
る。しかし、基板１に設けられた接続線路１０を伝搬す
る入出力信号は、基板１の誘電率、接続線路１０周囲の
静電容量等の影響を複雑に受け、真空中を伝搬するとき
に比べてその波長が短くなっている。このため、接続線
路１０の長さ寸法は、これらの影響を考慮するためにコ
ンピュータを用いた電磁界解析手法に基づき決定され、
真空中よりも短い値として６．８ｍｍ程度に設定されて
いる。なお、接続線路１０の幅寸法は例えば０．１ｍｍ
程度に設定されるものである。
伝搬するときには、その波長は３３．３ｍｍ程度となる
から、波長の４分の１の長さ寸法は８．３ｍｍ程度とな
る。しかし、基板１に設けられた接続線路１０を伝搬す
る入出力信号は、基板１の誘電率、接続線路１０周囲の
静電容量等の影響を複雑に受け、真空中を伝搬するとき
に比べてその波長が短くなっている。このため、接続線
路１０の長さ寸法は、これらの影響を考慮するためにコ
ンピュータを用いた電磁界解析手法に基づき決定され、
真空中よりも短い値として６．８ｍｍ程度に設定されて
いる。なお、接続線路１０の幅寸法は例えば０．１ｍｍ
程度に設定されるものである。
【００２４】本実施の形態によるマルチチップモジュー
ルは上述の如く構成されるものであり、このマルチチッ
プモジュールを例えば移動体通信機器の送受信用に用い
たときには、各ベアチップ８は、音声等の信号波によっ
て移動体通信用の高周波数の搬送波を変調し、入出力信
号として外部に送信すると共に、外部から受信した高周
波数の変調波を入出力信号として入力し、この変調波か
ら音声等の信号波を復調するものである。
ルは上述の如く構成されるものであり、このマルチチッ
プモジュールを例えば移動体通信機器の送受信用に用い
たときには、各ベアチップ８は、音声等の信号波によっ
て移動体通信用の高周波数の搬送波を変調し、入出力信
号として外部に送信すると共に、外部から受信した高周
波数の変調波を入出力信号として入力し、この変調波か
ら音声等の信号波を復調するものである。
【００２５】しかし、本実施の形態によるマルチチップ
モジュールは、２つのグランドパターン３間を接続線路
１０によって接続している。このため、各グランドパタ
ーン３からみたときに接続線路１０の終端を短絡してい
ることになるから、例えば９ＧＨｚの入出力信号に対し
て各グランドパターン３のインピーダンスを無限大にす
ることができる。
モジュールは、２つのグランドパターン３間を接続線路
１０によって接続している。このため、各グランドパタ
ーン３からみたときに接続線路１０の終端を短絡してい
ることになるから、例えば９ＧＨｚの入出力信号に対し
て各グランドパターン３のインピーダンスを無限大にす
ることができる。
【００２６】この結果、各グランドパターン３から入出
力信号が漏洩することがなくなり、グランドパターン３
間のアイソレーションを向上することができる。即ち、
接続線路１０を設けないときを比較例とし、基板の比誘
電率を３．８、基板の厚さ寸法を０．４ｍｍとした場合
を考える。
力信号が漏洩することがなくなり、グランドパターン３
間のアイソレーションを向上することができる。即ち、
接続線路１０を設けないときを比較例とし、基板の比誘
電率を３．８、基板の厚さ寸法を０．４ｍｍとした場合
を考える。
【００２７】この比較例の場合、グランドパターン３間
のアイソレーションは、図５中に破線で示す特性線Ａの
ように、ベアチップ８に入出力される入出力信号の周波
数が７〜１５ＧＨｚでは、−１５ｄＢ〜０ｄＢ程度のア
イソレーションしか確保することができない。
のアイソレーションは、図５中に破線で示す特性線Ａの
ように、ベアチップ８に入出力される入出力信号の周波
数が７〜１５ＧＨｚでは、−１５ｄＢ〜０ｄＢ程度のア
イソレーションしか確保することができない。
【００２８】これに対し、本実施の形態では、２つのグ
ランドパターン３間を接続線路１０によって接続したた
め、図５中に実線で示す特性線Ｂのように入出力信号が
９ＧＨｚ付近では、−３０ｄＢ程度のアイソレーション
を確保することができる。これにより、入出力信号が９
ＧＨｚ付近では１８ｄＢ程度のアイソレーションを改善
することができ、グランドパターン３間の入出力信号の
混信を防止し、マルチチップモジュールの信頼性を向上
することができる。
ランドパターン３間を接続線路１０によって接続したた
め、図５中に実線で示す特性線Ｂのように入出力信号が
９ＧＨｚ付近では、−３０ｄＢ程度のアイソレーション
を確保することができる。これにより、入出力信号が９
ＧＨｚ付近では１８ｄＢ程度のアイソレーションを改善
することができ、グランドパターン３間の入出力信号の
混信を防止し、マルチチップモジュールの信頼性を向上
することができる。
【００２９】また、グランドパターン３間を接続線路１
０によって接続することにより、グランドパターン３間
のアイソレーションを向上することができるから、グラ
ンドパターン３間の間隔を拡げることなくこれらの間の
アイソレーションを確保することができる。このため、
グランドパターン３を従来技術によるものに比べて接近
させることが可能となり、マルチチップモジュールを小
型化することができる。
０によって接続することにより、グランドパターン３間
のアイソレーションを向上することができるから、グラ
ンドパターン３間の間隔を拡げることなくこれらの間の
アイソレーションを確保することができる。このため、
グランドパターン３を従来技術によるものに比べて接近
させることが可能となり、マルチチップモジュールを小
型化することができる。
【００３０】さらに、隣接する２個のベアチップ８の間
隔を入出力信号の波長の４分の１よりも狭い間隔に配置
し、接続線路１０をこのベアチップ８間に配置するため
に屈曲した形状に形成したから、ベアチップ８に対応し
て設けられたダイパッド２、グランドパターン３間の間
隔が入出力信号の波長の４分の１よりも狭いときであっ
ても、所望の長さ寸法をもった接続線路１０によってグ
ランドパターン３間を接続することができる。
隔を入出力信号の波長の４分の１よりも狭い間隔に配置
し、接続線路１０をこのベアチップ８間に配置するため
に屈曲した形状に形成したから、ベアチップ８に対応し
て設けられたダイパッド２、グランドパターン３間の間
隔が入出力信号の波長の４分の１よりも狭いときであっ
ても、所望の長さ寸法をもった接続線路１０によってグ
ランドパターン３間を接続することができる。
【００３１】即ち、隣接する２個のベアチップ８の間隔
を入出力信号の波長の４分の１よりも狭い例えば２〜４
ｍｍ程度の間隔に配置し、接続線路１０の線路長をベア
チップ８の間隔よりも長い例えば６．８ｍｍ程度に設定
しても、この接続線路１０をベアチップ８間に収容する
ことができる。
を入出力信号の波長の４分の１よりも狭い例えば２〜４
ｍｍ程度の間隔に配置し、接続線路１０の線路長をベア
チップ８の間隔よりも長い例えば６．８ｍｍ程度に設定
しても、この接続線路１０をベアチップ８間に収容する
ことができる。
【００３２】また、接続線路１０をクランク状に屈曲し
た形状に形成したから、入出力信号の波長の４分の１よ
りも狭い例えば２ｍｍの間隔をもって配置したグランド
パターン３間に長さ寸法が６．８ｍｍの接続線路１０を
収容することができる。このため、グランドパターン３
間に接続線路１０を配置した状態であってもグランドパ
ターン３間の間隔を狭めることができ、基板１を小型化
することができる。
た形状に形成したから、入出力信号の波長の４分の１よ
りも狭い例えば２ｍｍの間隔をもって配置したグランド
パターン３間に長さ寸法が６．８ｍｍの接続線路１０を
収容することができる。このため、グランドパターン３
間に接続線路１０を配置した状態であってもグランドパ
ターン３間の間隔を狭めることができ、基板１を小型化
することができる。
【００３３】次に、図６は本発明の第２の実施の形態を
示し、本実施の形態の特徴は、グランドパターンに代え
てダイパッド間を接続線路によって接続したことにあ
る。なお、本実施の形態では、前記第１の実施の形態と
同一の構成要素に同一の符号を付し、その説明を省略す
るものとする。
示し、本実施の形態の特徴は、グランドパターンに代え
てダイパッド間を接続線路によって接続したことにあ
る。なお、本実施の形態では、前記第１の実施の形態と
同一の構成要素に同一の符号を付し、その説明を省略す
るものとする。
【００３４】２１は基板１の表面１Ａに設けられ２つの
ダイパッド２間を電気的に接続する接続線路で、該接続
線路２１は、２つのダイパッド２間に位置してクランク
状に屈曲した形状をなし、その両端側がダイパッド２に
接続されている。そして、接続線路２１の長さ寸法は、
接続線路１０と同様にベアチップ８に入出力される入出
力信号の波長の４分の１に設定するものである。
ダイパッド２間を電気的に接続する接続線路で、該接続
線路２１は、２つのダイパッド２間に位置してクランク
状に屈曲した形状をなし、その両端側がダイパッド２に
接続されている。そして、接続線路２１の長さ寸法は、
接続線路１０と同様にベアチップ８に入出力される入出
力信号の波長の４分の１に設定するものである。
【００３５】かくして、このように構成された本実施の
形態でも、ダイパッド２とグランドパターン３とがスル
ーホール４によって接続されているから、前記第１の実
施の形態と同様の作用効果を有するものである。
形態でも、ダイパッド２とグランドパターン３とがスル
ーホール４によって接続されているから、前記第１の実
施の形態と同様の作用効果を有するものである。
【００３６】なお、前記各実施の形態では、ベアチップ
８を２個実装するマルチチップモジュールを例に挙げて
説明したが、図７に示す変形例のようにベアチップ８が
３個実装されるマルチチップモジュールに本発明を適用
してもよく、４個以上のベアチップ８が実装されるマル
チチップモジュールに適用してもよい。この場合、隣接
するベアチップ８のダイパッド２間を接続線路３１によ
って接続すればよい。即ち、図７中で左右両端側に設け
られたダイパッド２間は間隔が十分に離れているため、
アイソレーションが十分に確保されている。このため、
図７中で左右両端側に設けられたダイパッド２間は接続
線路３１によって接続する必要がないものである。
８を２個実装するマルチチップモジュールを例に挙げて
説明したが、図７に示す変形例のようにベアチップ８が
３個実装されるマルチチップモジュールに本発明を適用
してもよく、４個以上のベアチップ８が実装されるマル
チチップモジュールに適用してもよい。この場合、隣接
するベアチップ８のダイパッド２間を接続線路３１によ
って接続すればよい。即ち、図７中で左右両端側に設け
られたダイパッド２間は間隔が十分に離れているため、
アイソレーションが十分に確保されている。このため、
図７中で左右両端側に設けられたダイパッド２間は接続
線路３１によって接続する必要がないものである。
【００３７】
【発明の効果】以上詳述した通り、請求項１の発明によ
れば、各グランドパターンをベアチップに入出力される
入出力信号の波長の４分の１の長さ寸法をもった接続線
路によって互いに接続したから、各グランドパターンに
接続された接続線路は、その終端が電気的に短絡してい
る状態になる。このため、入出力信号に対して各グラン
ドパターンのインピーダンスを無限大にすることができ
るから、各グランドパターンから入出力信号が漏洩する
ことがなくなり、各グランドパターン間のアイソレーシ
ョンを向上することができる。この結果、各ベアチップ
間で入出力信号が混信することがなくなるから、マルチ
チップモジュールの信頼性を向上することができる。
れば、各グランドパターンをベアチップに入出力される
入出力信号の波長の４分の１の長さ寸法をもった接続線
路によって互いに接続したから、各グランドパターンに
接続された接続線路は、その終端が電気的に短絡してい
る状態になる。このため、入出力信号に対して各グラン
ドパターンのインピーダンスを無限大にすることができ
るから、各グランドパターンから入出力信号が漏洩する
ことがなくなり、各グランドパターン間のアイソレーシ
ョンを向上することができる。この結果、各ベアチップ
間で入出力信号が混信することがなくなるから、マルチ
チップモジュールの信頼性を向上することができる。
【００３８】また、請求項２の発明によれば、各ダイパ
ッドをベアチップに入出力される入出力信号の波長の４
分の１の長さ寸法をもった接続線路によって互いに接続
したから、各ダイパッドに接続された接続線路は、その
終端が短絡している状態になる。このため、入出力信号
に対して各ダイパッドのインピーダンスを無限大にする
ことができるから、各ダイパッドとダイパッドに接続さ
れたグランドパターンとから入出力信号が漏洩すること
がなくなり、各ダイパッド上に搭載されたベアチップ間
のアイソレーションを向上することができる。
ッドをベアチップに入出力される入出力信号の波長の４
分の１の長さ寸法をもった接続線路によって互いに接続
したから、各ダイパッドに接続された接続線路は、その
終端が短絡している状態になる。このため、入出力信号
に対して各ダイパッドのインピーダンスを無限大にする
ことができるから、各ダイパッドとダイパッドに接続さ
れたグランドパターンとから入出力信号が漏洩すること
がなくなり、各ダイパッド上に搭載されたベアチップ間
のアイソレーションを向上することができる。
【００３９】さらに、請求項３の発明によれば、隣接す
る２個のベアチップの間隔を入出力信号の波長の４分の
１よりも狭い間隔に配置し、接続線路をこのベアチップ
間に配置するために屈曲した形状に形成したから、ベア
チップ間の間隔が狭いときでも、これらの間に入出力信
号の波長の４分の１の長さ寸法をもった接続線路を形成
することができる。このため、ベアチップ間の間隔、さ
らにはダイパッド、グランドパターン間の間隔を狭める
ことができるから、基板を小型化することができる。
る２個のベアチップの間隔を入出力信号の波長の４分の
１よりも狭い間隔に配置し、接続線路をこのベアチップ
間に配置するために屈曲した形状に形成したから、ベア
チップ間の間隔が狭いときでも、これらの間に入出力信
号の波長の４分の１の長さ寸法をもった接続線路を形成
することができる。このため、ベアチップ間の間隔、さ
らにはダイパッド、グランドパターン間の間隔を狭める
ことができるから、基板を小型化することができる。
【図１】本発明の第１の実施の形態によるマルチチップ
モジュールを示す斜視図である。
モジュールを示す斜視図である。
【図２】第１の実施の形態によるマルチチップモジュー
ルを示す平面図である。
ルを示す平面図である。
【図３】図２中の矢示 III−III 方向からみたマルチチ
ップモジュールを示す断面図である。
ップモジュールを示す断面図である。
【図４】第１の実施の形態によるマルチチップモジュー
ルを示す底面図である。
ルを示す底面図である。
【図５】入出力信号の周波数とグランドパターン間のア
イソレーションとの関係を示す特性線図である。
イソレーションとの関係を示す特性線図である。
【図６】本発明の第２の実施の形態によるマルチチップ
モジュールを示す平面図である。
モジュールを示す平面図である。
【図７】本発明の変形例によるマルチチップモジュール
を示す平面図である。
を示す平面図である。
１ 基板 ２ ダイパッド ３ グランドパターン ４ スルーホール ８ ベアチップ １０，２１，３１ 接続線路
Claims (3)
- 【請求項１】 基板と、該基板の表面側に設けられた複
数のダイパッドと、該ダイパッドと対向して前記基板の
裏面側に設けられた複数のグランドパターンと、前記基
板に貫通して設けられ前記ダイパッドとグランドパター
ンとを電気的に接続するスルーホールと、前記複数のダ
イパッド上にそれぞれ搭載された複数のベアチップとか
らなるマルチチップモジュールにおいて、 前記各グランドパターンは、ベアチップに入出力される
入出力信号の波長の４分の１の長さ寸法をもった接続線
路によって互いに接続したことを特徴とするマルチチッ
プモジュール。 - 【請求項２】 基板と、該基板の表面側に設けられた複
数のダイパッドと、該ダイパッドと対向して前記基板の
裏面側に設けられた複数のグランドパターンと、前記基
板に貫通して設けられ前記ダイパッドとグランドパター
ンとを電気的に接続するスルーホールと、前記複数のダ
イパッド上にそれぞれ搭載された複数のベアチップとか
らなるマルチチップモジュールにおいて、 前記各ダイパッドは、ベアチップに入出力される入出力
信号の波長の４分の１の長さ寸法をもった接続線路によ
って互いに接続したことを特徴とするマルチチップモジ
ュール。 - 【請求項３】 前記隣接する２個のベアチップの間隔は
入出力信号の波長の４分の１よりも狭い間隔に配置し、
前記接続線路は前記ベアチップ間に配置するために屈曲
した形状に形成してなる請求項１または２に記載のマル
チチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29391599A JP2001118981A (ja) | 1999-10-15 | 1999-10-15 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29391599A JP2001118981A (ja) | 1999-10-15 | 1999-10-15 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118981A true JP2001118981A (ja) | 2001-04-27 |
Family
ID=17800813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29391599A Pending JP2001118981A (ja) | 1999-10-15 | 1999-10-15 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118981A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238937A (ja) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| CN111128961A (zh) * | 2018-10-30 | 2020-05-08 | 精材科技股份有限公司 | 晶片封装体与电源模组 |
-
1999
- 1999-10-15 JP JP29391599A patent/JP2001118981A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238937A (ja) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| CN111128961A (zh) * | 2018-10-30 | 2020-05-08 | 精材科技股份有限公司 | 晶片封装体与电源模组 |
| US11310904B2 (en) | 2018-10-30 | 2022-04-19 | Xintec Inc. | Chip package and power module |
| CN111128961B (zh) * | 2018-10-30 | 2022-04-26 | 精材科技股份有限公司 | 晶片封装体与电源模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| JPH09501269A (ja) | モノリシックマイクロ波／ミリメートル波集積回路の三次元パッケージ | |
| JPWO2012014527A1 (ja) | 高周波モジュールおよび通信装置 | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| US6949819B2 (en) | Jumper chip component and mounting structure therefor | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JPH066170A (ja) | 弾性表面波分波器 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP2001118981A (ja) | マルチチップモジュール | |
| JPH0716427U (ja) | 弾性表面波フィルタ共用器 | |
| JPH09275145A (ja) | 半導体装置 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP3114676B2 (ja) | 高周波線路構造体 | |
| JPH02291140A (ja) | 超高周波帯実装構造 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| US20230380120A1 (en) | Radio frequency module and communication device | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 |