JPH09275145A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09275145A
JPH09275145A JP10464496A JP10464496A JPH09275145A JP H09275145 A JPH09275145 A JP H09275145A JP 10464496 A JP10464496 A JP 10464496A JP 10464496 A JP10464496 A JP 10464496A JP H09275145 A JPH09275145 A JP H09275145A
Authority
JP
Japan
Prior art keywords
signal
base
line
frequency transmission
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10464496A
Other languages
English (en)
Inventor
Teruyoshi Hayashi
輝義 林
Kenji Nagai
謙治 永井
Taku Harada
卓 原田
Toshihiko Sato
俊彦 佐藤
Hiroshi Kikuchi
広 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10464496A priority Critical patent/JPH09275145A/ja
Publication of JPH09275145A publication Critical patent/JPH09275145A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージの面積増を抑えつつ高周波信号の
伝送特性を高める。 【解決手段】 低周波伝送線22についてはグランド導
体9が片脇だけに配置されコプレナ配線を採用する。高
周波伝送線21については両脇にグランド導体9、9が
配置されたコプレナ配線を採用する。ペレットの実装部
6をベース4に対し偏心配置させて両差動信号線21
a、21bを互いに対称形に配置して等長配線する。 【効果】 低周波伝送線につき両脇にグランド導体を配
置する場合に比べコプレナ配線の占拠面積を半減でき
る。コプレナ配線によりベースおよびペレットの面積増
を抑制しつつ高周波伝送線間のクロストーク・ノイズを
防止でき、伝送特性を向上できる。等長配線により両差
動信号線間の伝送特性を均等化できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、高周波信号を伝送する信号線の伝送特性の改善に関
する技術に関し、例えば、超高周波数領域で使用される
半導体集積回路装置(以下、ICという。)に利用して
有効な技術に関する。
【0002】
【従来の技術】ICは高集積化と微細加工化が推進され
ており、それに伴い配線構造も微細となり、高密度の配
線構造が要求されてきている。また、高集積化および高
密度の配線構造を有するICを実装するためのパッケー
ジとしては、近年、パッケージの四つの側面すべてから
外部端子(アウタリード)が出ているQFP(Quad
Flat Package)等が使用されている。他
方、光通信装置等に使用される超高周波数領域(例えば
10GHz)で動作するICをこれらのパッケージに搭
載した場合には、信号を伝送する信号線についての信号
遅延、反射、クロストーク・ノイズ等の伝送特性をいか
に改善するかが重要な課題になる。
【0003】このような高周波数領域で使用されるIC
として、所謂コプレナ配線を採用したICがある。すな
わち、ベースの一主面に複数本の高周波信号伝送用の信
号線が敷設されており、各信号線の両脇に電源導体が配
線されているICである。
【0004】なお、このような高周波数領域で使用され
るICを述べてある例として、特開平6−216272
号公報がある。この文献に開示されているICは、パッ
ケージ基板(ベース)の主面に形成された信号伝送線路
の一端が半導体チップの主面に形成されたパッドの直下
まで延在されて、信号伝送線路の一端と半導体チップ
(半導体ペレット)のパッドとがバンプ電極を介して電
気的に接続されており、また、信号伝送線路の他端がパ
ッケージ基板の主面の外部に延在されて外部リードに接
合されている。さらに、このICにおける高周波信号伝
送用の伝送線路の両脇には電源導体がそれぞれ敷設され
ている。そして、このICによれば、外部リードからパ
ッケージ基板の信号伝送線路を経て半導体チップの電極
パッドに至るまでの伝送特性を良好に保存することがで
きるため、パッケージ内の信号伝送線路の特性インピー
ダンスを良好に整合させることができる。
【0005】
【発明が解決しようとする課題】しかしながら、コプレ
ナ配線技術を使用した従来の高周波数領域で使用される
ICにおいては、半導体ペレットおよびパッケージの平
面面積が大きくなるという問題点があることが本発明者
によって明らかにされた。例えば、高周波信号伝送用の
信号線の本数が増加した場合には、コプレナ配線に必要
な面積が倍増するため、半導体ペレットおよびパッケー
ジの平面面積が大きくなる。また、差動信号伝送用の一
対の信号線を等長配線に設定しようとした場合に、両差
動信号伝送用信号線をパッケージの中心線に対して対称
形に配線するとともに、両差動信号伝送用信号線がそれ
ぞれ接続されるバンプ電極を半導体ペレットの中心線に
対して対称形状に配置する必要があるため、差動信号伝
送用信号線およびバンプ電極のレイアウトが制約される
ことより、半導体ペレットおよびパッケージの平面面積
が大きくなる。また、両差動信号伝送用信号線の形状が
屈曲された状態になって伝送損失が発生したりする。
【0006】本発明の目的は、半導体ペレットおよびパ
ッケージの平面面積の増加を防止しつつ高周波数領域に
おける伝送特性を高めることができる半導体装置を提供
することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、ベースの一主面に敷設されてい
る複数本の信号線のうち、相対的に低周波の信号を伝送
する信号線については片脇だけに電源導体を配線したこ
とを特徴とする。
【0010】半導体ペレットがベースに対して偏心され
ることにより、信号線群のうち差動信号伝送用の一対の
信号線は互いに線対称形に配線されて、互いの長さが等
しく設定されていることを特徴とする。
【0011】前記した第1の手段によれば、低周波伝送
用信号線について片脇に電源導体を配線しない分だけ、
信号線におけるコプレナ配線に使用される面積を低減さ
せることができる。他方、低周波信号伝送用の信号線に
おいては片脇のコプレナ配線で伝送特性の悪化を充分に
防止することができるため、全体としての伝送特性は、
コプレナ配線されない場合に比べて高めることができ
る。
【0012】前記した第2の手段によれば、差動信号伝
送用の一対の信号線が等長配線されているため、伝送特
性は互いに均等になる。しかも、半導体ペレットをベー
スに対して偏心させて配置することにより、半導体ペレ
ットおよびベースのサイズは変更しなくて済むため、半
導体ペレットおよびベースの平面面積が増加するのを回
避することができる。
【0013】
【発明の実施の形態】図1は本発明の一実施形態である
半導体集積回路装置を示しており、(a)は一部省略平
面図、(b)は(a)のb−b線に沿う拡大断面図であ
る。図2はその正面断面図である。図3は高周波伝送線
を示しており、(a)は正面断面図、(b)は(a)の
b−b線に沿う平面断面図、(c)は(a)のc−c線
に沿う平面断面図である。図4は低周波伝送線を示して
おり、(a)は正面断面図、(b)は(a)のb−b線
に沿う平面断面図、(c)は(a)のc−c線に沿う平
面断面図である。図5以降は作用および効果を説明する
各説明図である。
【0014】本実施形態において、本発明に係る半導体
装置は、光通信装置に使用される超高周波数領域用の半
導体集積回路装置(以下、ICという。)1として構成
されており、気密封止パッケージ(以下、パッケージと
いう。)2を備えている。このIC1のパッケージ2は
封止体と複数本のアウタリード(外部リード)とを備え
ており、封止体3はいずれも絶縁性を有するベースおよ
びキャップによって構築されている。ベース4はアルミ
ナやムライトおよび窒化アルミニウム等の絶縁性を有す
るセラミック材料が使用されて略正方形の平盤形状に形
成されている。ベース4の一方の主面(以下、下面とす
る。)にはグランド端子面5が、タングステンやニッケ
ル、金、銅およびクロム等の導電性材料を蒸着法やめっ
き法等により略全面にわたって被着されて形成されてい
る。グランド端子面5は光通信装置のプリント配線基板
(図示せず)におけるランド等に接合されて、安定した
グランド電位を維持するように設定されている。
【0015】ベース4のグランド端子面5と反対側の主
面(以下、上面とする。)には後記する半導体ペレット
(以下、ペレットという。)を実装するための実装部6
が、ペレットの外形に対応する略正方形形状に設定され
ており、実装部6の周辺部には後記するバンプ電極を機
械的かつ電気的に接続するためのボンディングパッド7
が複数個、互いに間隔を置いた状態で環状に配置されて
形成されている。本実施形態において、実装部6はベー
ス4の上面における中心Oよりも一方向(以下、前方向
とし、前後左右は図1を基準とする。)に偏心されて配
置されており、その偏心量Eは後記する差動信号伝送用
の一対の信号線のアウタリードのベースに対する偏心量
に対応されている。
【0016】また、ベース4の上面の周辺部には、電源
導体の一方である駆動電源導体(以下、電源導体とい
う。)8、電源導体の他方である基準電源導体(以下、
グランド導体という。)9および後記する信号線20が
複数本宛、実装部6の外側に放射状に形成されている。
ボンディングパッド7、電源導体8、グランド導体9お
よび信号線20は銅やタングステン等の導電性材料が、
スクリーン印刷法やめっき法および蒸着法等の被着手段
によって被着かつパターニングされて形成されており、
ボンディングパッド7の表面には、後記するバンプ電極
の結合等の必要に応じてめっき処理等の表面処理が適宜
に実施されている。そして、各電源導体8、各グランド
導体9および各信号線20は対向するボンディングパッ
ド7にそれぞれ電気的に接続された状態になっている。
【0017】ベース4の内部には内部電源配線10が敷
設されており、内部電源配線10には一方においてスル
ーホール導体11を介してベース4の上面に敷設された
電源導体8が電気的に接続され、他方において後記する
アウタリードが電気的に接続されている。また、ベース
4の内部には内部グランド配線12が内部電源配線10
を上下両脇から挟むようにそれぞれ配置されて敷設され
ており、内部グランド配線12には一方においてスルー
ホール導体13を介してグランド導体9が電気的に接続
され、他方においてグランド端子面5が電気的に接続さ
れている。
【0018】封止体3のキャップ14は側壁部材15と
天井部材16とを備えている。側壁部材15はベース4
と同一の材料を使用されて外径がベース4よりも若干大
きめの略正方形の枠形状に形成されており、ベース4の
上に同心的に配されて一体的に焼成されている。キャッ
プ14の天井部材16は金めっき被膜を被着された42
アロイ等の金属板によって側壁部材15の外径と略等し
い略正方形の板形状に形成されており、後記するペレッ
トがベース4の実装部6に実装された後に側壁部材15
の上面に被せられて、ろう材層(図示せず)によって固
着されるようになっている。
【0019】側壁部材15のベース4との合わせ面であ
る下面には42アロイやコバール等の導電性材料を使用
されて矩形の板形状に形成されたアウタリード17が複
数本、四辺において互いに間隔を置かれて各辺に直交す
るように配設されており、各アウタリード17は各電源
導体8、各グランド導体9および各信号線に適宜に電気
的に接続されている。この場合、各電源導体8および各
グランド導体9には同一のものにアウタリード17が複
数本宛接続されている。
【0020】複数本の信号線20は入力用と出力用とに
ベース4の上面において実装部6を挟んで左右に分配さ
れて放射状に配線されているとともに、いずれの信号線
20も通常のICの取り扱う周波数に比べれば高周波数
領域であるマイクロ波領域の信号を伝送するものとして
構成されている。また、本実施形態において、複数本の
信号線20は高周波数領域でも特に高周波である10G
Hz程度の信号を伝送する高周波伝送用信号線(以下、
高周波伝送線という。)21と、この高周波伝送線21
の伝送する信号の周波数よりも相対的に低周波である1
GHz以下の信号を伝送する相対低周波伝送用信号線
(以下、低周波伝送線という。)22とを備えている。
さらに、高周波伝送線21のうち一対のものは、互いに
正逆反転した信号を伝送する差動信号線21aおよび2
1bとして構成されている。
【0021】図3に示されているように、ベース4の上
面における高周波伝送線21の両脇には一対のグランド
導体9、9がそれぞれ近接されて敷設されている。ま
た、高周波伝送線21はベース4の上面における実装部
6のエリアにおいてベース4の内部に潜らされてボンデ
ィングパッド7に電気的に接続されることにより、ボン
ディングパッド7の外側にダム部23を形成されてい
る。ダム部23はボンディングパッド7に後記するバン
プ電極が接続される際に、バンプ電極の半田が流出する
のを防止するように機能する。
【0022】図3に示されている高周波伝送線21に対
して、低周波伝送線22については図4に示されている
ようにグランド導体9が片脇だけに近接されて敷設され
ている。この低周波伝送線22においてもダム部23が
形成されている。
【0023】本実施形態において、高周波伝送線群のう
ち一対の差動信号線21aと21bとは、ICにおける
互いの長さが等しくなるように前後対称形に形成されて
いる。ここで、両差動信号線21aと21bとがそれぞ
れ接続されるアウタリード17aと17bとがベース4
の右辺において前側にずらされて配置されているため、
両差動信号線21a、21bの対称軸も前側に平行移動
したようにずれた状態になっている。他方、後述するよ
うにペレットにおける両差動信号線21a、21bとの
接続用電極パッドはペレットの中心線上に配置されてい
る。そこで、ペレットの実装部6がベース4に対して前
側に偏心されて配置されることにより、両差動信号線2
1a、21bとの前後対称形が確保されている。そし
て、その実装部6のベース4の中心Oに対する前側への
偏心量Eは、差動信号線接続用の一対のアウタリード1
7a、17bの中心線のベース4に対するずれ量eに対
応されている。
【0024】ペレット30はSi基板またはSOI基板
によって略正方形の小さい平板形状に形成されており、
超高周波数帯域通信処理用の半導体素子を含む半導体集
積回路(図示せず)が作り込まれている。ペレット30
はベース4の実装部6にフエイス・ダウンに配置された
状態で対向されて、周辺部に配置された各電極パッド3
1と各ボンディングパッド7との間に各バンプ電極32
をそれぞれ形成されることにより機械的に接続されてい
る。また、各バンプ電極32は各電極パッド31と各ボ
ンディングパッド7とを電気的に接続した状態になるた
め、ペレット30の通信処理用半導体集積回路は各電源
導体8、各グランド導体9および各信号線20にそれぞ
れ電気的に接続された状態になっている。したがって、
ペレット30の半導体集積回路は各電源導体8、各グラ
ンド導体9および各信号線20を介して各アウタリード
17にそれぞれ電気的に引き出されるようになってい
る。
【0025】ここで、バンプ電極32が半田材料によっ
て形成されている場合において、ペレット30がベース
4に実装される際に、溶融した半田材料がボンディング
パッド7を越えて外側に拡散すると、高周波伝送線21
および低周波伝送線22とグランド導体9との短絡や、
信号線20同士の短絡等が発生するばかりでなく、バン
プ電極32の高さが低くなったり不均一になったりする
弊害が発生する。しかし、本実施形態においては、図3
および図4に示されているように、高周波伝送線21や
低周波伝送線22における実装部6のエリアにダム部2
3が形成されていることにより、溶融した半田材料のボ
ンディングパッド7を越える拡散は防止することができ
るため、これらの弊害は防止することができる。
【0026】次に作用を説明する。例えば、左辺に配置
されたアウタリード17によって入力された信号は入力
用の各信号線20を伝送され、その終端部に形成された
ボンディングパッド7からペレット30にバンプ電極3
2および電極パッド31を通じて入力される。この際、
例えば、ベース4の左側部分に配設された入力用の電源
導体8およびグランド導体9によって電力がペレット3
0の入力処理用領域に安定的かつ専用的に供給されてい
る。
【0027】入力信号に対応するペレット30からの出
力信号は右辺に配置された各電極パッド31からバンプ
電極32およびボンディングパッド7を通じて出力用の
各信号線20に出力され、各信号線20によって各アウ
タリード17にそれぞれ伝送される。この際、ベース4
の右側部分に配設された出力用の各電源導体8および各
グランド導体9によって電力がペレット30の出力処理
用領域に安定的かつ専用的に供給されている。
【0028】ところで、高周波信号が伝送される信号線
においては、図5(a)に示されているように、高周波
数の信号が伝送される際に、隣接した信号線20、20
間の電磁的結合によってクロストーク・ノイズが発生す
る。
【0029】しかし、本実施形態においては、信号線2
0のうち10GHzの超高周波信号が伝送される高周波
伝送線21については両脇にグランド導体9、9が配置
されたコプレナ配線が採用されているため、クロストー
ク・ノイズの発生は防止される。すなわち、図5(b)
に示されているように、高周波伝送線21においては高
周波信号によって強い電磁界24が両脇および下部に発
生するが、この電磁界24による影響は高周波伝送線2
1の両脇に敷設された両方のグランド導体9、9および
ベース4の内部に敷設された内部グランド配線12によ
って吸収されるため、隣合う高周波伝送線21、21間
の電磁的結合によって生じるクロストーク・ノイズは抑
止ないし抑制されることになる。
【0030】他方、本実施形態においては、信号線20
のうち1GHz程度の相対低周波の信号が伝送される低
周波伝送線22については片脇だけにグランド導体9が
配置されたコプレナ配線が採用されている。図5(c)
に示されているように、この低周波伝送線22の周囲全
体に発生しようとする電磁界25は、片脇に配置された
グランド導体9および内部グランド配線12に吸収され
るため、反対脇に配置されている信号線20との間のク
ロストーク・ノイズは抑止ないし抑制されることにな
る。ここで、低周波伝送線22における電磁界25は高
周波伝送線21における電磁界24に比べて弱いため、
片脇に配置されたグランド導体9および内部グランド配
線12によってクロストーク・ノイズを抑制することが
できる程度まで充分に吸収された状態になる。
【0031】このように低周波伝送線22についてはグ
ランド導体9を片脇だけに配置するコプレナ配線を採用
することにより、低周波伝送線22についても高周波伝
送線21と同様にグランド導体9を両脇に配置する場合
に比べて、ベース4の上面においてコプレナ配線に占拠
される面積を半減させることができるため、ベース4し
いてはペレット30の面積の増大を防止することができ
る。
【0032】図6はクロストーク・ノイズの低減効果を
示す各線図であり、(a)は低周波伝送線の場合を示し
ており、(b)は高周波伝送線の場合を示している。図
6において、実線曲線Aは対向ポート間のクロストーク
・ノイズ特性曲線、破線曲線Bは隣接ポート間のクロス
トーク・ノイズ特性曲線を示している。
【0033】図7は伝送特性を示す各線図であり、
(a)は低周波伝送線の場合を示しており、(b)は高
周波伝送線の場合を示している。図7において、実線曲
線Cは伝送損失特性曲線、破線曲線Dは定在波比(VW
SR)特性曲線を示している。
【0034】本実施形態において、高周波伝送線群のう
ち一対の差動信号線21aと21bとは、ICにおける
互いの長さが等しくなるように前後対称形に形成されて
いるため、両差動信号線21aと21bとの間の伝送特
性は互いに均等になる。したがって、一方の差動信号線
21aによって伝送される正の信号と、他方の差動信号
線21bによって伝送される逆の信号とは真正に正逆の
状態になり、差動信号の所期の性能を発揮することがで
きる。
【0035】前記実施形態によれば次の効果が得られ
る。 (1) 低周波伝送線22についてはグランド導体9を
片脇だけに配置するコプレナ配線を採用することによ
り、低周波伝送線22についても高周波伝送線21と同
様にグランド導体9を両脇に配置する場合に比べて、ベ
ース4の上面においてコプレナ配線に占拠される面積を
半減させることができるため、ベース4しいてはペレッ
ト30の面積の増大を防止することができる。
【0036】(2) 低周波伝送線22について片脇だ
けでもグランド導体9が配置されたコプレナ配線を採用
することにより、この低周波伝送線22の周囲全体に発
生しようとする電磁界25を片脇に配置されたグランド
導体9によって吸収させることができるため、反対脇に
配置されている信号線20との間のクロストーク・ノイ
ズを抑止ないし抑制することができるとともに、伝送特
性を高めることができる。
【0037】(3) 信号線20のうち10GHzの超
高周波信号が伝送される高周波伝送線21については両
脇にグランド導体9、9が配置されたコプレナ配線を採
用することにより、高周波伝送線21において発生する
強い電磁界24であっても両脇に配置されたグランド導
体9、9によって吸収することができるため、隣合う高
周波伝送線21、21間の電磁的結合によって生じるク
ロストーク・ノイズは抑止ないし抑制することができる
とともに、伝送特性を高めることができる。
【0038】(4) ベース4およびペレット30の面
積の増大を抑制しつつ、隣接する高周波伝送線間に発生
するクロストーク・ノイズを防止することができるとと
もに、伝送特性を高めることができるため、超高周波数
の信号を取り扱うICの性能を製造コスト増を抑制しつ
つ高めることができる。
【0039】(5) 高周波伝送線群のうち一対の差動
信号線21aと21bとをICにおける互いの長さが等
しくなるように前後対称形に形成することにより、両差
動信号線21aと21bとの間の伝送特性を互いに均等
化することができるため、一方の差動信号線21aによ
って伝送される正の信号と、他方の差動信号線21bに
よって伝送される逆の信号とは真正に正逆の状態にな
り、差動信号の所期の性能を発揮することができる。
【0040】(6) ペレットの実装部6がベース4に
対して前側に偏心されて配置されることにより、両差動
信号線21a、21bとの前後対称形が確保されている
ため、両差動信号線を等長配線するに際してペレット3
0およびベース4のサイズを変更しなくて済むため、ペ
レットおよびベースの平面面積が増加するのを回避する
ことができるとともに、高周波伝送線21群における差
動信号線21a、21bのレイアウトに自由度を与え、
差動信号の位相を容易にマッチングさせることができ
る。
【0041】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0042】グランド導体を片脇だけに配置される低周
波伝送線は、1GHz程度の低周波信号を伝送する信号
線に限らず、要は、信号線のうちクロストーク・ノイズ
の起因になる電磁界が他の高周波伝送線よりも弱い信号
を伝送する信号線でよい。
【0043】コプレナ配線に使用される電源導体は、グ
ランド導体に限らず、駆動電源導体であってもよい。
【0044】コプレナ配線を適用される信号線は、ペレ
ットとアウタリードとを接続する信号線に限らず、半導
体モジュール等のベース上に配置されたペレット同士を
接続する高周波信号伝送用の信号線等であってもよい。
【0045】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信機
器に使用される超高周波数信号処理用ICに適用した場
合について説明したが、それに限定されるものではな
く、スーパーコンピュータ等に使用される超高速処理用
のICに適用することができる。また、本発明は単体の
半導体装置のパッケージにおける高周波伝送線に限ら
ず、混成集積回路装置における高周波信号伝送用の信号
線にも適用することができる。
【0046】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0047】ベースの一主面に敷設されている複数本の
信号線のうち、相対的に低周波の信号を伝送する信号線
については片脇だけに電源導体を配線することにより、
低周波伝送用信号線について片脇に電源導体を配線しな
い分だけ、信号線におけるコプレナ配線に使用される面
積を低減させることができる。他方、低周波信号伝送用
の信号線においては片脇のコプレナ配線で伝送特性の悪
化を充分に防止することができるため、全体としての伝
送特性は高めることができる。
【0048】また、半導体ペレットをベースに対して偏
心させて、信号線群のうち差動信号伝送用の一対の信号
線を互いに線対称形に配線して互いの長さを等しく設定
することにより、伝送特性を互いに均等化することがで
きる。しかも、半導体ペレットをベースに対して偏心さ
せて配置することにより、半導体ペレットおよびベース
のサイズは変更しなくて済むため、半導体ペレットおよ
びベースの平面面積が増加するのを回避することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体集積回路装置
を示しており、(a)は一部省略平面図、(b)は
(a)のb−b線に沿う拡大断面図である。
【図2】その正面断面図である。
【図3】高周波伝送線を示しており、(a)は正面断面
図、(b)は(a)のb−b線に沿う平面断面図、
(c)は(a)のc−c線に沿う平面断面図である。
【図4】低周波伝送線を示しており、(a)は正面断面
図、(b)は(a)のb−b線に沿う平面断面図、
(c)は(a)のc−c線に沿う平面断面図である。
【図5】(a)、(b)、(c)はその作用を説明する
ための各拡大部分断面図である。
【図6】クロストーク・ノイズの低減効果を示す各線図
であり、(a)は低周波伝送線の場合を示しており、
(b)は高周波伝送線の場合を示している。
【図7】伝送特性を示す各線図であり、(a)は低周波
伝送線の場合を示しており、(b)は高周波伝送線の場
合を示している。
【符合の説明】
1…IC(半導体集積回路装置、半導体装置)、2…気
密封止パッケージ、3…封止体、4…ベース、5…グラ
ンド端子面、6…実装部、7…ボンディングパッド、8
…電源導体(駆動電源導体)、9…グランド導体(基準
電源導体)、10…内部電源配線、11…スルーホール
導体、12…内部グランド配線、13…スルーホール導
体、14…キャップ、15…側壁部材、16…天井部
材、17…アウタリード(外部リード)、17a、17
b…差動信号線用アウタリード、20…信号線、21…
高周波伝送線、21a、21b…差動信号線、22…低
周波伝送線、23…ダム部、24、25…電磁界、30
…ペレット(半導体ペレット)、31…電極パッド、3
2…バンプ電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 菊地 広 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ベースの一主面に複数本の信号線が敷設
    されている半導体装置において、 前記信号線群のうち相対的に低周波の信号を伝送する信
    号線には、片脇だけに電源導体が配線されていることを
    特徴とする半導体装置。
  2. 【請求項2】 前記ベースの一主面に半導体ペレットが
    バンプ電極群により機械的かつ電気的に接続されてお
    り、前記信号線群が半導体ペレットに対して放射状に配
    線されていることを特徴とする請求項1に記載の半導体
    装置。
  3. 【請求項3】 ベースの一主面に半導体ペレットがバン
    プ電極により機械的かつ電気的に接続されているととも
    に、前記ベースの一主面に複数本の信号線が半導体ペレ
    ットに対して放射状に敷設されている半導体装置におい
    て、 前記半導体ペレットが前記ベースに対して偏心されるこ
    とにより、前記信号線群のうち差動信号伝送用の一対の
    伝送線は互いに線対称形に配線されて、互いの長さが等
    しく設定されていることを特徴とする半導体装置。
JP10464496A 1996-04-02 1996-04-02 半導体装置 Pending JPH09275145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10464496A JPH09275145A (ja) 1996-04-02 1996-04-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10464496A JPH09275145A (ja) 1996-04-02 1996-04-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH09275145A true JPH09275145A (ja) 1997-10-21

Family

ID=14386171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10464496A Pending JPH09275145A (ja) 1996-04-02 1996-04-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH09275145A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置
JP2011515949A (ja) * 2008-03-21 2011-05-19 クゥアルコム・インコーポレイテッド 伝送路システムおよび装置
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US9386687B2 (en) 2011-12-20 2016-07-05 Kyocera Corporation Electronic component housing package and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US9373592B2 (en) 1997-04-08 2016-06-21 X2Y Attenuators, Llc Arrangement for energy conditioning
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置
JP2011515949A (ja) * 2008-03-21 2011-05-19 クゥアルコム・インコーポレイテッド 伝送路システムおよび装置
US9386687B2 (en) 2011-12-20 2016-07-05 Kyocera Corporation Electronic component housing package and electronic apparatus

Similar Documents

Publication Publication Date Title
US4751482A (en) Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
US6137168A (en) Semiconductor package with traces routed underneath a die
US7436056B2 (en) Electronic component package
US6323116B1 (en) Differential pair geometry for integrated circuit chip packages
KR20020039214A (ko) 다층 배선 기판 및 반도체 장치
JPH04180401A (ja) 高周波伝送線路
JPH04336702A (ja) パッケージ
JPH04137655A (ja) Icパッケージ
JP4054188B2 (ja) 半導体装置
JPH07147352A (ja) 半導体集積回路装置
JP2003163310A (ja) 高周波半導体装置
JPH09275145A (ja) 半導体装置
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3872413B2 (ja) 半導体装置
US20100244274A1 (en) Wiring board
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2882396B2 (ja) 半導体装置
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JPH08293571A (ja) パッケージおよびそれを用いた半導体集積回路装置
JP3494550B2 (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JPH09148524A (ja) 高周波回路装置
JP2000164970A (ja) 光素子モジュール
JP3569481B2 (ja) ミリ波半導体装置
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置