JP2011515949A - 伝送路システムおよび装置 - Google Patents
伝送路システムおよび装置 Download PDFInfo
- Publication number
- JP2011515949A JP2011515949A JP2011500853A JP2011500853A JP2011515949A JP 2011515949 A JP2011515949 A JP 2011515949A JP 2011500853 A JP2011500853 A JP 2011500853A JP 2011500853 A JP2011500853 A JP 2011500853A JP 2011515949 A JP2011515949 A JP 2011515949A
- Authority
- JP
- Japan
- Prior art keywords
- ohms
- transmission line
- transmission
- pair
- zdiff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一緒に取られたいずれか2つが、高いレベルのコモンモード特性インピーダンスを実現しながら、ほぼ等しい差動モード特性インピーダンスを有する差動伝送路として使用されることが可能であるようなやり方で設計された3つの結合された伝送路を有するシステム。高いレベルのコモンモード特性インピーダンスは、伝送軸に沿ったそれぞれ異なる面における3つの伝送路の配列によって実現される。
Description
本発明は、一般に、電子工学の分野に関し、より具体的には、移動局などを含む電子デバイスの中の信号伝送および処理の分野に関する。
革新的専用ポータブル電子デバイスに対する要求はますます増大しており、したがって、電子デバイスの設計、パッケージングおよび機能は、要求を満たすように絶えず適応し向上している。多数のデバイスは、デバイスの中の差動信号を伝導するために2つの伝送路を利用する。しかし、携帯電話、コンピュータ、携帯情報端末、パーソナルナビゲーションシステムなどのような多くのデバイスの複雑さおよび機能の増加に伴って、多重化方式で差動信号を処理することができる伝送路システムの必要性が増大している。さらに、信号を搬送するために差動信号を使用し差動伝送路を使用する電気システムでは、所望の差動モード特性インピーダンスを維持しながら、伝送路間の高いコモンモード(common mode)同相特性インピーダンスを有することが有利である。
残念ながら、3つ以上の伝送路を有するシステムは、伝送路の差動モードインピーダンスおよびコモンモードインピーダンスに対する悪影響を含めて、多くの望ましくない影響を有する。前述の悪影響を回避するために、いくつかの伝送路システムは、所望の差動モード特性インピーダンス結果を保持するために、伝送路間に配置された接地ストリップ(strip)または電源ストリップを利用する。残念ながら、追加の接地ストリップまたは電源ストリップの存在が伝送路のコモンモードインピーダンスを下げることはよくあることであり、これは多くの用途では望ましくない。さらに、接地ストリップおよび電源ストリップの追加は、パッケージの複雑さ、コスト、およびサイズを増大し、パッケージを使用することが可能である環境を制限する。
したがって、当技術分野では、3つ以上の伝送路を使用して差動信号を利用することができる伝送路システムであって、3つの伝送路のいずれか2つが、高いコモンモード特性インピーダンスを維持しながら、ほぼ等しい差動モード特性インピーダンスを示すシステムの必要がある。
本明細書で開示される諸態様は、前述の必要に対処する。したがって、本発明の諸態様は、一緒に取られたいずれか2つが、高いレベルのコモンモード特性インピーダンスを実現しながら、ほぼ等しい差動モード特性インピーダンスを有する差動伝送路として使用されることが可能であるようなやり方で設計された3つの結合された伝送路を有するシステムを含む。高いレベルのコモンモード特性インピーダンスは、2つの別々の層における3つの伝送路の注意深い配列、および伝送路間の接地ストリップ、電源ストリップまたは浮動ストリップの使用を回避することによって実現される。
1つの態様では、本発明は、それぞれが信号を信号の送信元から信号の宛先に搬送するように適応された独立した伝送路のトリオを含む結合された伝送路システムを含む。独立した伝送路のトリオは、それぞれが伝送軸に沿って事実上一様な方向に向けられた第1の伝送路、第2の伝送路および第3の伝送路を含む。さらに、第1の伝送路、第2の伝送路および第3の伝送路のそれぞれは、伝送軸に平行な仮想面が第1の伝送路、第2の伝送路および第3の伝送路のうちの2つとしか交差しないように、ならびにどの予め決められた対の第1の伝送路、第2の伝送路および第3の伝送路も事実上等しい差動モード特性インピーダンス(Zdiff)を有するようにさらに適応される。
他の態様では、本発明は、それぞれが信号を信号の送信元から信号の宛先に搬送するように適応された対の独立した伝送路を含む結合された伝送路システムを含む。対の伝送路は、伝送軸に沿って事実上一様な方向に向けられ、伝送軸が通り抜ける第1の仮想面によって対の伝送路が事実上交差されるようにさらに配列される。結合された伝送路システムはまた、伝送軸に沿って事実上一様な方向に向けられた対の伝送路から独立した第3の伝送路を含むことができる。第3の伝送路は、第1の仮想面とは別個の第2の仮想面上に配置されることが可能である。
他の態様では、本発明は、例えばフリップオープンまたはクラムシェル(clam shell)型の携帯電話などの電気デバイスにおける使用のための結合された伝送路システムを含む。結合された伝送路システムは、少なくとも第1の層および第2の層ならびに多層構造体の第1の層の第1の面上に配置された対の独立した伝送路を備える多層構造体を含むことができる。システムは、対の伝送路から独立しており多層構造体の第2の層の第1の面上に配置された第3の伝送路をさらに含むことができ、この場合、多層構造体の第1の層および第2の層は互いに異なる。
本発明の様々な態様は、補足の接地ストリップまたは電源ストリップの必要なしに動作することができ、システムの性能を改善し、パッケージングおよびアプリケーションの柔軟性を追加し、同時にシステムのサイズおよびコストを低減する。本発明の他のさらなる態様、特徴および利点は、以下で添付の図面を参照しながら詳細に説明される。
本発明は、本明細書においてその好ましい諸態様およびそれらの選択された変形形態を参照しながら説明される。以下の詳細な説明は、本来可能的でもあり例示的でもあるので、添付の特許請求の範囲の範囲を限定すると解釈されるべきではない。本発明は、その様々な態様で提示され、一般に、差動モード特性インピーダンス(Zdiff)が例えば100オームなどの所望の値であるようなやり方でパッケージの2つの別々の層、プリント回路基板(PCB)、または任意の多層スタックアップ上に配置可能な3つの結合された伝送路を含む。設計は、伝送路間に接地ストリップ(strips)を使用しない。その結果として、コモンモード特性インピーダンス(Zcomm)はより高くなり、それによって、システムのコモンモード除去比が高くなり、システム性能が全体的に改善されることになる。
伝送路が対にされることが可能である3つのやり方がある。これらの伝送路対のそれぞれは、差動信号、コモンモード信号、または差動信号およびコモンモード信号の組合せをいつでも搬送することができる。図6および7は、それぞれ、差動信号波形およびコモンモード信号波形を示す。2つの伝送路の差動特性インピーダンスは、対を備える2つの伝送路において伝搬している差動信号によって見られるインピーダンスと定義される。そのような差動信号の例が図6に示されており、ここで、200は正のライン上の波形を表し、202は負のライン上の波形を表し、波形200の相補形である。
2つの伝送路のコモンモード特性インピーダンスは、対を備える2つの伝送路において伝搬しているコモンモード信号によって見られるインピーダンスと定義される。そのようなコモンモード信号の例が図7に示されており、ここで、204は正のライン上の波形を表し、206は負のライン上の波形を表し、波形204の完全なレプリカである。
現実世界のシステムでは、任意の選択された対が差動モード信号およびコモンモード信号の組合せを搬送することはよくあることである。差動信号規格、例えばモバイルディスプレイデジタルインタフェース(MDDI)規格では、対の差動特性インピーダンスは固定インピーダンス、例えば100オームであり、一方、コモンモード特性インピーダンスはできる限り高いことはよく意図されることである。制御されたZdiffおよび高いZcommは、MDDIのような差動信号規格のための良いシステム設計には望ましい。制御されたZdiffは、システム内の他の関連する構成要素のインピーダンスに合致するように選択され、伝送路反射を低くしておくのに役立つ。Zcommの高い値は、コモンモードノイズを除去するのに役立つ。
図1から5は、本発明の一態様による伝送路システムを示す。伝送路システムでは、システム10は、それぞれが信号を信号の送信元から信号の送信先に搬送するように適応された独立した伝送路のトリオ100を含む。独立した伝送路のトリオ100は、一般に、第1の伝送路、第2の伝送路および第3の伝送路を含み、それらのそれぞれは伝送軸に沿って事実上一様な(ページに対して垂直)方向に配置される。システム10の一態様では、第1の伝送路、第2の伝送路および第3の伝送路のそれぞれは、伝送軸に平行な仮想面が第1の伝送路、第2の伝送路および第3の伝送路のうちの2つとしか交差しないようにさらに配置される。例えば図1から5に示されているように、システム10は、前述の仮想面に事実上平行な以下で詳細に論じられる1つまたは複数の基準面102、104、106、110、112を含むことができる。第1の伝送路、第2の伝送路および第3の伝送路の相対方位は、どの予め決められた対の第1の伝送路、第2の伝送路および第3の伝送路も事実上等しいZdiffを有するようにする。
システム10の第1の変形形態では、Zdiff値は、システム10の形状、独立した伝送路のトリオ100によって搬送される信号の周波数、ならびにシステム10が特別に設計された特定の性能パラメータおよび/または機能に応じて、予め決められたセットの値の範囲内にあることができる。例えば、Zdiff値は、典型的な用途では一般に80オームから120オームまでの間にあり、より詳細には90オームから110オームまでの間にあることができる。一代替形態では、Zdiff値は、システム10の特定の形状および/または他の特徴によって決められた信号周波数に関係なく、およそ100オームであることができる。他の代替形態では、Zdiffは、移動局環境における信号通信のための典型的な周波数である775メガヘルツの信号周波数に対して約100オームであることができる。
システム10の第2の変形形態では、システム10は、仮想面から離れて事実上平行に配置された1つまたは複数の基準面102、104、106、110、112を含むことができる。基準面は、電子工学および電気工学の技術分野では知られており、複数のソース/ロード対に共通のリターンパスを提供するように機能する。1つまたは複数の基準面102、104、106、110、および112は、例えば金属筐体、プレート、プリント回路基板の一部分、または1つまたは複数の基準面102、104、106、110および112によって搬送されるリターン電流のゼロまたはほぼゼロのインピーダンスを提供する他の保護および/または機能要素を含むことができる。
システム10の第3の変形形態では、独立した伝送路のトリオは、第1の伝送路、第2の伝送路および第3の伝送路のどの予め決められた対もかなり高いZcommを示すように適応される。一代替形態では、第1の伝送路、第2の伝送路および第3の伝送路100のどの予め決められた対の間のZcommも、40オームから55オームまでの間にあることができる。他の代替形態では、共面対の伝送路間のZcommは第1の値でよく、共面対の伝送路のいずれか1つと第3の伝送路との間のZcommは別の値でよい。例えば、第1の伝送路と第2の伝送路との間のZcommは、48オームから52オームまでの間にあることができ、一方、第2の伝送路と第3の伝送路との間、ならびに第1の伝送路と第3の伝送路との間のZcommは、システム10の形状または信号周波数に関係なく、44オームと46オームとの間にあることができる。他の代替形態では、Zcomm値は、第1の伝送路、第2の伝送路および第3の伝送路のどの予め決められた対の間のZcommも、775メガヘルツの信号周波数に対して40オームから55オームまでの間にあるように信号周波数に依存してよい。典型的な伝送路システムでは、Zcomm値は25オームから30オームまでの間にあり、したがって、本発明の例示的諸態様は、Zcomm値の少なくとも46パーセントの改善を提供する。
システム10の他の変形形態では、システム10は、伝送路のトリオ100がその中に配置される誘電材料を含むことができる。誘電材料は、電気の伝導を抑制するばかりでなく、システム10の中の静電界の発生を促進するようにも機能する。誘電材料は、所与のシステム10の中の必要なZdiff値およびZcomm値、ならびにシステム10の形状および信号周波数を生成することができる任意の適切な材料でよい。適切な誘電材料は当業者にはよく知られている。一代替形態では、誘電材料の誘電率は、5より小さい。他の代替形態では、誘電材料の誘電率は、約4.4である。誘電材料は、1つまたは複数の材料から構成されることが可能であり、全体にわたって事実上一様な誘電率を有してもよく、またはシステム10の形状および信号周波数に応じて、全体にわたって予め決められた事実上可変の誘電率を有してもよい。
図5は、システム10の所望のZdiff値およびZcomm値を生成するのに適した形状を含むシステム10の例示的構成を示す。図5に示されているシステム10の変形形態は、下の基準面112、上の基準面110、および基準面110と112との間に配置された誘電材料120を含む。誘電材料120の中に、システム10は本発明の原理による別個の面に配列された第1の伝送路114、第2の伝送路116および第3の伝送路118を含む。上記のように、誘電材料120は、システム10の望ましい性能を提供する任意のタイプまたはタイプの組合せおよび/またはコンシステンシーのものでよい。
図5はさらに、構成要素間の相対間隔の例示的距離および幅を含めて、システムの例示的形状を示し、この場合、間隔の距離は、それぞれの構成要素の厚さおよび/または幅を含むのではなく、それぞれの構成要素間の距離を表す。例えば、名称Aは、4ミルから8ミルまでの間にあることができる下の基準面112から測定された第3の伝送路118の高さを示す(1ミルは1インチの千分の1である)。名称Bは、10ミルから14ミルまでの間にあることができる下の基準面112から測定された第1の伝送路114および第2の伝送路116の高さを示す。名称Cは、14ミルから16ミルまでの間にあることができる上の基準面110から測定された第1の伝送路114および第2の伝送路116の高さを示す。名称D、EおよびFによって表されている、上の基準面110および下の基準面112に対して垂直に測定された第1の伝送路、第2の伝送路、および第3の伝送路のそれぞれの厚さは、0.5ミルから1ミルまでの間にある。
システム10の例示的構成では、第1の伝送路114および第2の伝送路116は、それぞれの伝送路の中心から測定された3ミルから4ミルまでの間にあることができる距離GおよびHだけ仮想中心線から離れている。第3の伝送路118は、上の基準面から距離Jのところに配置されることが可能であり、この場合、Jは18ミルから22ミルまでの間にある。名称I、K、およびLによって表されている、上の基準面110および下の基準面112に平行に測定された第1の伝送路114、第2の伝送路116、および第3の伝送路118の幅は、2ミルから4ミルまでの間にあることができる。
図5に示されている例示的構成のシミュレーションテストは、ZcommおよびZdiffをそれぞれ周波数の関数としてオームで示す図8および9においてグラフによって示されている結果を生成した。図8に示されているように、775MHzにおいて、Zcommは、層間対(すなわち、第1の伝送路114および第2の伝送路116のうちの1つが第3の伝送路118と対にされている)では約44.3オーム(下の曲線)であり、共面対(すなわち、第1の伝送路114および第2の伝送路116の対)では49.1オーム(上の曲線)である。これらの値は、上記のように、通常、結果として25オームから30オームまでの範囲のZcommになる、より従来の配列によって達成されるものよりかなり高い。
同様に、図9は、775MHzにおいて、Zdiffは、層間対では100オーム(上の曲線)であり、共面対では99.4オーム(下の曲線)であることを示す。この特定の設計では、共面対および層間対の差動インピーダンスにおいてわずかな変動(1%未満)があるが、本明細書に記載のシステム10の他の構成では、いかなる変動も最小化され、および/または排除されることが可能であることに留意されたい。システム10の他の例示的構成が図10,11,12および13に示されている。図10は、伝送路システム10の一変形形態を使用した多層構造体の平面図である。図10に示されている例示的多層構造体300は、移動局または他の電子デバイスにおいて使用されるようなプリント回路基板(PCB)306を含む。パッケージ302はPCB306上に配置され、シリコンダイ304はパッケージ302上に配置されるかまたはパッケージ302に組み込まれる。伝送路のトリオ310は、1セットのダイバンプ312を介してシリコンダイに接続され、PCB306上でまたはPCB306を経由して1セットのパッケージピン308を通る。実線の伝送路は上の共面レベルにあり、第3の伝送路は、ファントムで示されており、下の見えない層上にある。上記のように、多層構造体300は、プリント回路基板、集積回路、フレックスケーブル、または、伝送路システムを介しての信号伝送が望まれる半導体チップもしくは他の任意のタイプの電子部品を含むことができる。
図11は、図10に関連して上に示されたような伝送路システムの一変形形態を使用した多層構造体400の横断面図である。パッケージ400は、多層パッケージ406が一連のパッケージピン404を介して接続される多層PCB402A、402B、402C、402Dを含む。多層パッケージ406は、1つまたは複数の面および/またはインタフェース406A、406B、406C、406Dを定義する1つまたは複数の基板層を含むことができる。複数のダイバンプ410はシリコンダイ408を多層パッケージ406に接続し、当技術分野で知られているように、それらは全てモールドコンパウンド412に封止されることが可能である。
図12A、12B、13Aおよび13Bは、伝送路システムが図11に示されているタイプの多層構造体に組み込まれることが可能である1つのやり方を示す。図12Aは、第1の層406Aの上面図を示し、図12Bは多層パッケージ406の第2の層406Bの上面図を示す。第1の層406Aの上では、一連のダイバンプパッド410Aおよび1セットのビア414が並べて示されている。共面伝送路416A、416Bは、ダイバンプパッド410Aのうちの2つから末端のビア414まで延伸している。第2の層406Bの上では、第3の伝送路416Cが、組合せビア/パッド418から、積層プロセスにおいて共面伝送路416A、416Bが通り抜けるビア414に合致するビア414の方向に延伸している。
図13Aに示されているように、第3の層406Cは、基準面420、接地または電源として動作することができる。したがって、第1の層406A、第2の層406Bおよび第3の層406Cは、図1から5に示されているように基準面420に関連して全てが配置される2つの共面伝送路416A、416B、および第3の伝送路416Cを有する多層構造体を生成することができる。伝送路416A、416B、および416Cを多層構造体のどちらかの端部上のピンに接続するために多くの適切な方法が利用されることが可能である。例えば、伝送路の1つを多層構造体の第2の層に持ってくるために前述のビア/パッド組合せ418を利用することができる。図13Bに示されているように代替として、ピン422の近くに1つまたは複数のビア414を生成することができる。それぞれの伝送路416A、416B、416Cは、複数の層のそれぞれを通り抜けてピン422に接続することができる。多層パッケージ406の層の1つまたは複数は、伝送路416A、416B、416Cの間のZdiffおよびZcommの最適値を生成するために、誘電材料から少なくとも部分的に構成されることが可能である。
本発明の各態様は、移動局に容易に組み込まれることが可能である。本明細書で使用される場合は、移動局(MS)は、セルラまたは他の無線通信デバイス、パーソナル通信システム(PCS)デバイス、パーソナルナビゲーションデバイス、ラップトップ、またはSPS(衛星測位システム)信号を受信および処理することができる他の適切なモバイルデバイスを指す。用語「移動局」はまた、短距離無線接続、赤外線接続、有線接続、または他の接続などによってパーソナルナビゲーションデバイス(PND)と―デバイスにおいてまたはPNDにおいて衛星信号受信、補助データ受信、および/または位置関連処理が生じるかどうかに関係なく―通信するデバイスを含むものとする。さらに、「移動局」は、インターネット、WiFi、または他のネットワークなどを介して、および、デバイスにおいて、サーバにおいて、またはネットワークに関連する別のデバイスにおいて衛星信号受信、補助データ受信、および/または位置関連処理が生じるかどうかに関係なく、サーバと通信することができる無線通信デバイス、コンピュータ、ラップトップなどを含めて、全てのデバイスを含むものとする。上記のものの任意の動作可能な組合せも、「移動局」とみなされる。
前述の詳細な説明から、ならびに図面および添付の特許請求の範囲から、特許請求の範囲に定義されている本発明の範囲から逸脱することなく本発明の諸態様に対して修正および変更が行われることが可能であることを当業者は理解するであろう。
Claims (50)
- 結合された伝送路システムであって、
それぞれが信号を信号の送信元から信号の送信先に搬送するように適応された独立した伝送路のトリオであって、独立した伝送路の前記トリオは第1の伝送路、第2の伝送路および第3の伝送路を備え、前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のそれぞれは伝送軸に沿って事実上一様な方向に配置され、前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のそれぞれは、前記伝送軸に平行な仮想面が前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のうちの2つとしか交差しないように、ならびに前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のどの予め決められた対も事実上等しい差動モード特性インピーダンス(Zdiff)を有するようにさらに適応される独立した伝送路のトリオを備える伝送路システム。 - 前記Zdiffは、80オームから120オームまでの間にある、請求項1に記載のシステム。
- 前記Zdiffは、90オームから110オームまでの間にある、請求項1に記載のシステム。
- 前記Zdiffは、約100オームである、請求項1に記載のシステム。
- 前記Zdiffは、775メガヘルツの信号周波数に対して約100オームである、請求項1に記載のシステム。
- 前記仮想面から離れて且つ前記仮想面に事実上平行に配置された第1の基準面をさらに備える、請求項1に記載のシステム。
- 前記第1の基準面から離れて且つ前記第1の基準面に平行に配置された第2の基準面をさらに備える、請求項6に記載のシステム。
- 前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のどの予め決められた対も、かなり高いコモンモード特性インピーダンス(Zcomm)を示す、請求項1に記載のシステム。
- 前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のどの予め決められた対の間の前記Zcommも、40オームから55オームまでの間にある、請求項8に記載のシステム。
- 前記第1の伝送路と前記第2の伝送路との間の前記Zcommは、48オームから52オームまでの間にある、請求項8に記載のシステム。
- 前記第2の伝送路と前記第3の伝送路との間の前記Zcommは、44オームから46オームまでの間にある、請求項8に記載のシステム。
- 前記第1の伝送路と前記第3の伝送路との間の前記Zcommは、44オームから46オームまでの間にある、請求項8に記載のシステム。
- 前記第1の伝送路、前記第2の伝送路および前記第3の伝送路のどの予め決められた対の間のZcommも、775メガヘルツの信号周波数に対して40オームから55オームまでの間にある、請求項8に記載のシステム。
- 伝送路の前記トリオがその中に配置される誘電材料をさらに備える、請求項1に記載のシステム。
- 前記誘電材料の誘電率は、5より小さい、請求項14に記載のシステム。
- 前記誘電材料の誘電率は、約4.4である、請求項14に記載のシステム。
- 結合された伝送路システムであって、
それぞれが信号を信号の送信元から信号の送信先に搬送するように適応された独立した伝送路の対であって、前記対の伝送路は伝送軸に沿って事実上一様な方向に配置され、前記伝送軸が通り抜ける第1の仮想面によって前記対の伝送路が事実上交差されるようにさらに配列される、独立した伝送路の対と、
前記対の伝送路から独立した第3の伝送路であって、前記第3の伝送路は、信号を信号の送信元から信号の送信先に搬送するように適応され、前記第3の伝送路は、前記伝送軸に沿って事実上一様な方向に配置され、前記第3の伝送路が第1の仮想面とは別個の第2の仮想面にあるようにさらに配列される、第3の伝送路と
を備える、システム。 - 前記対の独立した伝送路は、事実上等しい差動モード特性インピーダンス(Zdiff)を有する、請求項17に記載のシステム。
- 前記Zdiffは、80オームから120オームまでの間にある、請求項18に記載のシステム。
- 前記Zdiffは、90オームから110オームまでの間にある、請求項18に記載のシステム。
- 前記Zdiffは、約100オームである、請求項18に記載のシステム。
- 前記第3の伝送路および前記対の独立した伝送路の1つは、事実上等しい差動モード特性インピーダンス(Zdiff)を有する、請求項17に記載のシステム。
- 前記Zdiffは、80オームから120オームまでの間にある、請求項22に記載のシステム。
- 前記Zdiffは、90オームから110オームまでの間にある、請求項22に記載のシステム。
- 前記Zdiffは、約100オームである、請求項22に記載のシステム。
- 前記第1の仮想面から離れて且つ前記第1の仮想面に事実上平行に配置された第1の基準面をさらに備える、請求項17に記載のシステム。
- 前記第1の基準面から離れて且つ前記第1の基準面に事実上平行に配置された第2の基準面をさらに備える、請求項26に記載のシステム。
- 前記対の独立した伝送路は、かなり高いコモンモード特性インピーダンス(Zcomm)を示し、さらに前記第3の伝送路および前記対の独立した伝送路の1つは、かなり高いZcommを示す、請求項17に記載のシステム。
- 前記対の独立した伝送路間の前記Zcommは、45オームから55オームまでの間にある、請求項28に記載のシステム。
- 前記対の独立した伝送路間のZcommは、約49オームである、請求項28に記載のシステム。
- 前記第3の伝送路と前記対の独立した伝送路の1つとの間の前記Zcommは、40オームから55オームまでの間にある、請求項28に記載のシステム。
- 前記第3の伝送路と前記対の独立した伝送路の1つとの間の前記Zcommは、44オームから46オームまでの間にある、請求項28に記載のシステム。
- 前記対の独立した伝送路および前記第3の伝送路がその中に配置される誘電材料をさらに備える、請求項17に記載のシステム。
- 前記誘電材料の誘電率は、5より小さい、請求項33に記載のシステム。
- 前記誘電材料の誘電率は、約4.4である、請求項33に記載のシステム。
- 電気デバイスにおける使用のための結合された伝送路システムであって、
少なくとも第1の層および第2の層を備える多層構造体と、
対の伝送路のそれぞれが信号を信号の送信元から信号の送信先に搬送するように適応された、前記多層構造体の前記第1の層の第1のサイド上に配置された対の独立した伝送路と、
前記対の伝送路から独立し、前記多層構造体の前記第2の層の第1のサイド上に配置された第3の伝送路であって、信号を信号の送信元から信号の送信先に搬送するように適応された第3の伝送路と
を備えるシステム。 - 前記多層構造体は、プリント回路基板、集積回路、フレックスケーブル、集積回路パッケージまたは半導体チップを備える、請求項36に記載のシステム。
- 前記対の独立した伝送路は、事実上等しい差動モード特性インピーダンス(Zdiff)を有する、請求項36に記載のシステム。
- 前記Zdiffは、80オームから120オームまでの間にある、請求項38に記載のシステム。
- 前記Zdiffは、90オームから110オームまでの間にある、請求項38に記載のシステム。
- 前記Zdiffは、約100オームである、請求項38に記載のシステム。
- 前記第3の伝送路および前記対の独立した伝送路の1つは、事実上等しい差動モード特性インピーダンス(Zdiff)を有する、請求項36に記載のシステム。
- 前記Zdiffは、80オームから120オームまでの間にある、請求項42に記載のシステム。
- 前記Zdiffは、90オームから110オームまでの間にある、請求項42に記載のシステム。
- 前記Zdiffは、約100オームである、請求項42に記載のシステム。
- 前記対の独立した伝送路は、かなり高いコモンモード特性インピーダンス(Zcomm)を示し、さらに前記第3の伝送路および前記対の独立した伝送路の1つは、かなり高いZcommを示す、請求項36に記載のシステム。
- 前記対の独立した伝送路間の前記Zcommは、45オームから55オームまでの間にある、請求項46に記載のシステム。
- 前記対の独立した伝送路間の前記Zcommは、約49オームである、請求項46に記載のシステム。
- 前記第3の伝送路と前記対の独立した伝送路の1つとの間の前記Zcommは、40オームから55オームまでの間にある、請求項46に記載のシステム。
- 前記第3の伝送路と前記対の独立した伝送路の1つとの間の前記Zcommは、44オームから46オームまでの間にある、請求項46に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/053,227 | 2008-03-21 | ||
US12/053,227 US7859356B2 (en) | 2008-03-21 | 2008-03-21 | Transmission line system having high common mode impedance |
PCT/US2009/035869 WO2009117244A1 (en) | 2008-03-21 | 2009-03-03 | Transmission line systems and apparatuses |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011515949A true JP2011515949A (ja) | 2011-05-19 |
Family
ID=40666821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011500853A Pending JP2011515949A (ja) | 2008-03-21 | 2009-03-03 | 伝送路システムおよび装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7859356B2 (ja) |
EP (1) | EP2258020A1 (ja) |
JP (1) | JP2011515949A (ja) |
KR (1) | KR20100125436A (ja) |
CN (1) | CN102017285A (ja) |
WO (1) | WO2009117244A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017204724A (ja) * | 2016-05-11 | 2017-11-16 | 国立大学法人大阪大学 | 電気回路 |
JP2019165354A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社村田製作所 | 差動伝送線路およびそれを用いたデータ伝送装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9112815B2 (en) | 2012-06-15 | 2015-08-18 | Qualcomm Incorporated | Three-phase-polarity safe reverse link shutdown |
US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
US8064535B2 (en) | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US9231790B2 (en) | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
US8848810B2 (en) * | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
CN102083268A (zh) * | 2009-08-07 | 2011-06-01 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US8996740B2 (en) | 2012-06-29 | 2015-03-31 | Qualcomm Incorporated | N-phase polarity output pin mode multiplexer |
CN104079245B (zh) * | 2013-03-28 | 2017-03-15 | 深圳清华大学研究院 | 差分传输装置及包括所述差分传输装置的放大器 |
EP4236217A3 (en) | 2014-02-02 | 2023-09-13 | Kandou Labs SA | Method and apparatus for low power chip-to-chip communications with constrained isi ratio |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9319218B2 (en) | 2014-06-25 | 2016-04-19 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
US9521058B2 (en) | 2014-06-25 | 2016-12-13 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
WO2016014423A1 (en) | 2014-07-21 | 2016-01-28 | Kandou Labs S.A. | Multidrop data transfer |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
CN109313622B (zh) * | 2016-04-28 | 2022-04-15 | 康杜实验室公司 | 用于密集路由线组的向量信令码 |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
US10496583B2 (en) | 2017-09-07 | 2019-12-03 | Kandou Labs, S.A. | Low power multilevel driver for generating wire signals according to summations of a plurality of weighted analog signal components having wire-specific sub-channel weights |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275145A (ja) * | 1996-04-02 | 1997-10-21 | Hitachi Ltd | 半導体装置 |
JP2001015925A (ja) * | 1999-06-28 | 2001-01-19 | Nec Corp | プリント基板 |
JP2005101587A (ja) * | 2003-08-29 | 2005-04-14 | Handotai Rikougaku Kenkyu Center:Kk | 並走配線および集積回路 |
JP2006100797A (ja) * | 2004-08-30 | 2006-04-13 | Tokyo Institute Of Technology | 伝送線路 |
JP2007242983A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 配線基板 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359595A (en) | 1991-01-09 | 1994-10-25 | Rockwell International Corporation | Skywave adaptable network transceiver apparatus and method using a stable probe and traffic protocol |
US5418504A (en) * | 1993-12-09 | 1995-05-23 | Nottenburg; Richard N. | Transmission line |
US5733131A (en) | 1994-07-29 | 1998-03-31 | Seiko Communications Holding N.V. | Education and entertainment device with dynamic configuration and operation |
US5664948A (en) | 1994-07-29 | 1997-09-09 | Seiko Communications Holding N.V. | Delivery of data including preloaded advertising data |
US6865610B2 (en) | 1995-12-08 | 2005-03-08 | Microsoft Corporation | Wire protocol for a media server system |
US6081513A (en) | 1997-02-10 | 2000-06-27 | At&T Corp. | Providing multimedia conferencing services over a wide area network interconnecting nonguaranteed quality of services LANs |
US7143177B1 (en) | 1997-03-31 | 2006-11-28 | West Corporation | Providing a presentation on a network having a plurality of synchronized media types |
US6288739B1 (en) | 1997-09-05 | 2001-09-11 | Intelect Systems Corporation | Distributed video communications system |
US6091709A (en) | 1997-11-25 | 2000-07-18 | International Business Machines Corporation | Quality of service management for packet switched networks |
EP0944275B1 (en) | 1998-03-19 | 2005-09-14 | Hitachi, Ltd. | Broadcast information delivering system |
US6243761B1 (en) | 1998-03-26 | 2001-06-05 | Digital Equipment Corporation | Method for dynamically adjusting multimedia content of a web page by a server in accordance to network path characteristics between client and server |
US6430196B1 (en) | 1998-05-01 | 2002-08-06 | Cisco Technology, Inc. | Transmitting delay sensitive information over IP over frame relay |
US6611503B1 (en) | 1998-05-22 | 2003-08-26 | Tandberg Telecom As | Method and apparatus for multimedia conferencing with dynamic bandwidth allocation |
FI107424B (fi) | 1999-03-22 | 2001-07-31 | Nokia Mobile Phones Ltd | Menetelmä ja järjestelmä multimediaan liittyvän informaation välittämiseen valmistautumiseksi pakettikytkentäisessä solukkoradioverkossa |
US6778493B1 (en) | 2000-02-07 | 2004-08-17 | Sharp Laboratories Of America, Inc. | Real-time media content synchronization and transmission in packet network apparatus and method |
JP2002111324A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 信号伝送用回路基板、その製造方法及びそれを用いた電子機器 |
JP2003258510A (ja) * | 2002-02-26 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 有線伝送路 |
US7145411B1 (en) | 2002-03-18 | 2006-12-05 | Applied Micro Circuits Corporation | Flexible differential interconnect cable with isolated high frequency electrical transmission line |
US6797891B1 (en) | 2002-03-18 | 2004-09-28 | Applied Micro Circuits Corporation | Flexible interconnect cable with high frequency electrical transmission line |
US6867668B1 (en) | 2002-03-18 | 2005-03-15 | Applied Micro Circuits Corporation | High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable |
US7336139B2 (en) | 2002-03-18 | 2008-02-26 | Applied Micro Circuits Corporation | Flexible interconnect cable with grounded coplanar waveguide |
US20040110277A1 (en) * | 2002-04-12 | 2004-06-10 | Seiko Epson Corporation | Sensor cell, bio-sensor, capacitance element manufacturing method, biological reaction detection method and genetic analytical method |
US6765450B2 (en) * | 2002-06-28 | 2004-07-20 | Texas Instruments Incorporated | Common mode rejection in differential pairs using slotted ground planes |
US7504587B2 (en) | 2003-08-29 | 2009-03-17 | Semiconductor Technology Academic Research Center | Parallel wiring and integrated circuit |
TWI306009B (en) * | 2003-11-11 | 2009-02-01 | Hon Hai Prec Ind Co Ltd | Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit |
-
2008
- 2008-03-21 US US12/053,227 patent/US7859356B2/en active Active
-
2009
- 2009-03-03 CN CN2009801139536A patent/CN102017285A/zh active Pending
- 2009-03-03 WO PCT/US2009/035869 patent/WO2009117244A1/en active Application Filing
- 2009-03-03 EP EP09721980A patent/EP2258020A1/en not_active Withdrawn
- 2009-03-03 JP JP2011500853A patent/JP2011515949A/ja active Pending
- 2009-03-03 KR KR1020107023550A patent/KR20100125436A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275145A (ja) * | 1996-04-02 | 1997-10-21 | Hitachi Ltd | 半導体装置 |
JP2001015925A (ja) * | 1999-06-28 | 2001-01-19 | Nec Corp | プリント基板 |
JP2005101587A (ja) * | 2003-08-29 | 2005-04-14 | Handotai Rikougaku Kenkyu Center:Kk | 並走配線および集積回路 |
JP2006100797A (ja) * | 2004-08-30 | 2006-04-13 | Tokyo Institute Of Technology | 伝送線路 |
JP2007242983A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 配線基板 |
Non-Patent Citations (1)
Title |
---|
JPN5011009926; KRZYSZTOF SACHSE: 'QUASI-IDEAL MULTILAYER TWO- AND THREE-STRIP DIRECTIONAL COUPLERS FOR MONOLITHIC AND HYBRID MIC'S' IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES V47 N9, 19990901, P1873-1882, IEEE SERVICE CENTER * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017204724A (ja) * | 2016-05-11 | 2017-11-16 | 国立大学法人大阪大学 | 電気回路 |
JP2019165354A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社村田製作所 | 差動伝送線路およびそれを用いたデータ伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102017285A (zh) | 2011-04-13 |
EP2258020A1 (en) | 2010-12-08 |
US7859356B2 (en) | 2010-12-28 |
KR20100125436A (ko) | 2010-11-30 |
WO2009117244A1 (en) | 2009-09-24 |
US20090237172A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011515949A (ja) | 伝送路システムおよび装置 | |
KR101587331B1 (ko) | 패키지 구조물 및 패키지 구조물을 형성하는 방법 | |
TWI421996B (zh) | 靜電放電防護架構 | |
US10304764B2 (en) | Film product, film packages and package modules using the same | |
CN106797098B (zh) | 插口接触部技术和构造 | |
JP2008010859A (ja) | 半導体装置 | |
WO2020063645A1 (zh) | 电路板结构及电子设备 | |
JP2012134490A (ja) | 電子部品内蔵型リジッドフレキシブルプリント回路基板の製造方法 | |
JP5686630B2 (ja) | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 | |
US7365438B2 (en) | Semiconductor device with semiconductor components connected to one another | |
TWI741983B (zh) | 具有集中絕緣電線的封裝總成 | |
TW202034490A (zh) | 半導體裝置 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
WO2015079831A1 (ja) | マルチチップモジュール | |
US8324508B2 (en) | Composite circuit board | |
JP5574161B2 (ja) | マルチ通信モジュール | |
US20230018448A1 (en) | Reduced impedance substrate | |
JP2012038863A (ja) | 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置 | |
TW201631727A (zh) | 用於電子封裝體之電氣互連件 | |
US20110157842A1 (en) | Use of hybrid pcb materials in printed circuit boards | |
JP5739363B2 (ja) | 配線基板 | |
JP6269233B2 (ja) | 半導体モジュール | |
JP2021034453A (ja) | パッケージ基板及び電子機器 | |
JP2008306087A (ja) | 基板及び基板間接続装置 | |
JP2005340534A (ja) | 積層型配線基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |