JP2012038863A - 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置 - Google Patents

Abstract

【課題】電源パターン及びグランドパターンから放射する高周波域での電磁ノイズを抑制可能な多層回路基板を提供する。
【解決手段】誘電体層と、前記誘電体層の表面上に形成されるグランドパターン層と、前記誘電体層の裏面上に形成された電源パターン層を含む複数の層を備えた多層回路基板において、半導体部品Ｃと電源パターンに接続する導電性ビアを備え、少なくともグランドパターン又は電源パターンのいずれかに、前記導電性ビアを中心にして、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λの半径を有する円弧上にスリットを設けることを特徴とする多層回路基板。
【選択図】図２

Description

本発明は、回路モジュール又は電子装置搭載される多層回路基板に関し、特にその回路基板からの電磁界の放射を抑制できる技術に関する。

近年、電子装置が搭載された多層回路基板において、電子装置の情報処理能力を向上させるため、信号速度の高速化、クロック周波数の高周波化が進んでおり、これに伴い電磁波ノイズが増加している。また、無線回路等のアナログ回路と、ＣＰＵ等のデジタル回路が混在した多層回路基板が増加し、デジタル回路のスイッチング動作の際に発生した電磁波ノイズが基板内部を伝搬したり、プリント基板の端部及び表面から放射したりすることにより、デジタル回路起因の電磁波ノイズがアナログ回路特性に影響を及ぼし易くなっている。

このような電磁ノイズを抑制するため、デジタル回路とアナログ回路が混在した多層回路基板では、デジタル回路とアナログ回路の電源パターンやグランドパターンを分離することが一般的である。
しかし、信号速度の高速化、及び、クロック周波数の高周波化に伴い、低周波域でのノイズ放射抑制には有効であるが、高周波域でのノイズ放射の低減には有効でないことが指摘されている。

そして、例えば、高周波域でのノイズ放射を抑制するための技術として、特許文献１に示されるプリント配線基板が知られている。
この特許文献１のプリント配線基板では、電源パターンに対して、細長い配線から成るインダクタとコンデンサ素子により、ノイズ低減フィルタを形成し、電源パターンのサイズを半導体部品サイズより小さくすることにより、電源パターンから放射されるノイズを小さくしていた。

具体的には、このプリント配線基板は、図３２に示すように、半導体端子Ｃが搭載される第１信号層１、ＧＮＤ層２、電源層３、第２信号層４を有し、各層がビア及びビアホールを介して接続される層状構造において、電源層３を構成するメイン電源パターン３Ａと、サブ電源パターン３Ｂの間に、開口５と長溝６から成る四角形状又は楕円形状のクリアランス導通路７によりインダクタ８を形成し、該インダクタ８と第２信号層４上のコンデンサ９により、ノイズ低減フィルタを構成している。また、サブ電源パターン３Ｂを半導体素子Ｃより小さくし、サブ電源パターン３Ｂから放射されるノイズを低減している。

また、特許文献１のクリアランス導通路７に相当するものとして、特許文献２にはグラウンド用スルーホールと電源層との間にクリアランスを形成し、特許文献３には第３導体層に第１穴パターンを形成する構成が示されている。

特許第３９２５０３２号公報 特開２０００−２６１１５０号公報 特開２００８−２１１０６７号公報

ところで、上記に示す特許文献１では、細長いクリアランス導通路で形成されたインダクタとコンデンサ素子とにより、ノイズ低減フィルタを形成することで問題が発生する。すなわち、コンデンサ素子は高周波域になるほど、理想的な容量素子ではなく、寄生の誘導性成分や容量性成分が増加するため、所望の特性がえられないという課題があった。

本発明は、上述した課題を解決する多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置を提供する。

上記課題を解決するために、この発明は以下の手段を提案している。本発明は、電源パターンを含む電源層と、グランドパターンを含むグランド層とが誘電体層を介して積層され、前記グランドパターンを電気的に非接続貫通するとともに、前記電源パターンと接続する電気的接続手段を備える多層回路基板であって、前記グランドパターン又は前記電源パターンの少なくとも一方に、前記電気的接続手段と前記電源パターンの接続領域を包絡した閉曲線から、前記電気的接続手段の長手方向と直交する平面において、対象周波数領域中の周波数に対応した実効波長の概ね４分の１だけ離れた位置にスリットが形成されていることを特徴とする。

また、本発明では、電源パターンを含む電源層と、グランドパターンを含むグランド層とが誘電体層を介して積層され、前記グランドパターンを電気的に非接続貫通するとともに、前記グランドパターンと接続する電気的接続手段を備える多層回路基板であって、前記グランドパターン又は前記電源パターンの少なくとも一方に、前記電気的接続手段と前記グランドパターンの接続領域を包絡した閉曲線から、前記電気的接続手段の長手方向と直交する平面において、対象周波数領域中の周波数に対応した実効波長の概ね４分の１だけ離れた位置にスリットが形成されていることを特徴とする。

本発明によれば、半導体部品と電源パターン又はグランドパターンに接続する電気的接続手段を備え、少なくとも電源パターン又はグランドパターンの一方に、前記電気的接続手段を包絡した閉曲線から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた位置にスリットを形成している。これにより、電気的接続手段を包絡した線上で高周波的に接地している状態となるため、該電気的接続手段を介して電源パターンとグランドパターン間へ伝搬する電磁ノイズを抑制することができる。その結果、コンデンサ素子を用いることなく、多層回路基板を構成する電源パターン及びグランドパターンから放射する電磁ノイズを抑制することが可能となる。

本発明の第１実施形態である多層回路基板１００の正断面図である。 図１に示すグランドパターンの上面図である。 図１に示す電源パターンの上面図である。 実施例１と比較される比較例に係る動作利得特性を示すグラフである。 実施例１の動作利得特性を示すグラフである。 実施例１と比較される比較例に係る指向性利得特性を示すグラフである。 実施例１の指向性利得特性を示すグラフである。 本発明の第１実施形態において、複数のスリットがある場合の多層回路基板１００の正断面図である。 図８に示すグランドパターンの上面図である。 図８に示す電源パターンの上面図である。 本発明の第２実施形態である多層回路基板２００の正断面図である。 図１１に示すグランドパターンの上面図である。 図１１に示す電源パターンの上面図である。 実施例２と比較される比較例に係る動作利得特性を示すグラフである。 実施例２の動作利得特性を示すグラフである。 実施例２と比較される比較例に係る指向性利得特性を示すグラフである。 実施例２の指向性利得特性を示すグラフである。 本発明の第３実施形態である多層回路基板３００の正断面図である。 図１８に示すグランドパターンの上面図である。 図１８に示す電源パターンの上面図である。 実施例３と比較される比較例に係る動作利得特性を示すグラフである。 実施例３の動作利得特性を示すグラフである。 実施例３と比較される比較例に係る指向性利得特性を示すグラフである。 実施例３の指向性利得特性を示すグラフである。 本発明の第４実施形態である多層回路基板４００の正断面図である。 図２５に示すグランドパターンの上面図である。 図２６に示す電源パターンの上面図である。 実施例４と比較される比較例に係る動作利得特性を示すグラフである。 実施例４の動作利得特性を示すグラフである。 実施例４と比較される比較例に係る指向性利得特性を示すグラフである。 実施例４の指向性利得特性を示すグラフである。 従来のプリント配線基板を示す分解斜視図である。

本発明の第１実施形態について、図１〜図１０を参照して説明する。
図１〜３は、本発明の第１実施形態である多層回路基板１００を模式的に示したものであって、図１は正断面図、図２は図１に示すグランドパターンの上面図、図３は図１に示す電源パターンの上面図である。

この多層回路基板１００は、誘電体層１０１〜１０３と、導体層１１１〜１１４とが交互に重ねられた積層体からなる。
多層回路基板１００の最上部に位置する導体層１１１には半導体部品Ｃが搭載されており、半導体部品Ｃは半田ボール１１５等により、第１の導体層１１１に設けられた複数のパッド１１１a、１１１ｂに接続されている。

第１の導体層１１１が積層されている第１の誘電体層１０１の上面と反対側の下面には、第２の導体層であるグランドパターン１１２が形成されている。また、グランドパターン１１２が積層されている第２の誘電体層１０２の面と反対側の下面には、第３の導体層である電源パターン１１３が形成されている。さらに、電源パターン１１３が積層されている第３の誘電体層１０３の面と反対側の下面には、第４の導体層１１４が形成されている。

また、第１の導体層１１１上のパッド１１１a・１１１ｂには、積層体の積層方向と直交する方向に導電性ビア１２０・１２１が接続されている。
前記導電性ビア１２０は、グランドパターン１１２と非接続となるように貫通孔１１２ａを貫通した状態で配置されており、該導電性ビア１２０を介して、パッド１１１aと電源パターン１１３は相互接続されている。また、前記導電性ビア１２１はグランドパターン１１２と相互接続するように配置されている。

前記グランドパターン１１２には、導電性ビア１２０の長手方向と直交する該グランドパターン１１２の平面内において、該導電性ビア１２０を中心とした円周に沿うように円弧状のスリット１３０が形成されている。
スリット１３０としては、導電性ビア１２０を包絡した閉曲線（導電性ビア１２０の外周）とスリット１３０との直線距離をＲ、電磁ノイズを抑制したい実効的な波長をλとすると、その位置は、「Ｒ＝（１／４）λ」（式１とする）であることが最も好ましい。

このような条件が好ましい理由について説明する。グランドパターン１１２において、導電性ビア１２０の断面が円形である場合には、スリット１３０で囲まれた領域は概ね円形状（ドーナツ状）となり、グランドパターン１１２及び電源パターン１１３のパターン全体の断面形状に関わらず、円形状のスリット１３０の縁では、グランドパターン１１２と電源パターン１１３間のインピーダンスは概ね無限大となる。

導電性ビア１２０を包絡した閉曲線とスリット１３０からの距離Ｒの増加とともに、導電性ビア１２０包絡した閉曲線上における、グランドパターン１１２と電源パターン１１３間のインピーダンスは連続的に変化し、「式１」の条件を満たしたときに、グランドパターン１１２及び電源パターン１１３のパターン全体の形状に関わらず、インピーダンスが無限小となり、高周波的に接地されている状態となる。このため、導電性ビア１２０及び導電性ビア１２１を経由して、グランドパターン１１２と電源パターン１１３間へ伝搬する電磁ノイズを抑制することが可能となる。
また、スリット１３０で囲まれた領域を概ね円形状とすることにより、グランドパターン１１２と電源パターン間へ伝搬した電磁ノイズの放射指向性を抑制することが可能となる。

（第１実施形態の実験例）
グランドパターン１１２にスリット１３０が形成されている実施例（実施例１とする）と、スリット１３０が形成されてない比較例とについて、動作利得特性、指向性利得特性に関する比較試験を行った。

ここで使用される誘電体基板１０１、１０３は誘電率４.９、基板厚０.１［ｍｍ］の樹脂基板であり、誘電体基板１０２は誘電率４.９、基板厚０.６［ｍｍ］の樹脂基板とする。誘電体基板１０１、１０２、１０３の基板サイズは「１４０×２００［ｍｍ］」とした。また、グランドパターン１１２、電源パターン１１３のサイズは「１３８×１９８［ｍｍ］」であり、導体厚は０.０３５［ｍｍ］とした。

導電性ビア１２０のビア直径は０.２５［ｍｍ］とし、グランドパターン１１２と非接続とするためのクリアランスホールの直径は１［ｍｍ］とした。また、導電性ビア１２０の配置は、誘電体基板の短尺方向に対しては基板の中心、長尺方向に対しては基板の中心から１４［ｍｍ］離した位置とした。
更に、グランドパターン１１２に形成されたスリット１３０は、導電性ビア１２０の同心円状に、半径１４［ｍｍ］、中心角３００［度］、スリット１３０幅０.５［ｍｍ］とした。スリット１３０が形成されていない方向は、誘電体基板１０１、１０３の長尺方向における中心側とした。

そして、上記の数値条件にて、グランドパターン１１２にスリット１３０が形成されている実施例（実施例１）、及びスリット１３０が形成されてない比較例に関する、動作利得特性の解析結果を図４及び図５に示し、指向性利得特性の解析結果を図６及び図７に示す。
なお、各々の特性は、グランドパターン１１２が形成されている平面に対して垂直な平面内における特性であり、グランドパターン１１２に対して導体層１１１が形成されている垂直な方向を原点とし、時計と反対方向の角度を座標として用いている。本実施例１で用いられているスリット１３０は、直径：Ｒ×２＝１４×２＝２８［ｍｍ］の条件で形成されている。実効誘電率４.９で換算した実効波長を２８［ｍｍ］とすると、２.４ＧＨｚの周波数において、電磁ノイズの放射を抑制可能なスリット１３０を形成していることに相当する。

そして、図４及び図５で示す解析結果から分かるように、比較例（図４）において、約−１８.７ｄＢの最大動作利得が生じているが、本実施例１（図５）では、約−２６.６ｄＢの最大動作利得となっており、約７.９ｄＢの放射抑制が可能となっている。また、図６及び図７で示す解析結果から分かるように、比較例（図６）において、約８.２ｄＢｉの最大指向性利得が生じているが、本実施例１（図７）では約７.２ｄＢｉの最大指向性利得となっており、約１ｄＢの指向性抑制が可能となっている。

以上詳細に説明したように第１実施形態に示される多層回路基板１００では、半導体部品Ｃと電源パターン１１３又はグランドパターン１１２に接続する複数の導電性ビア１２０・１２１を備え、グランドパターン１１２において該グランドパターン１１２を貫通する導電性ビア１２０を包絡した閉曲線から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた直線距離上にスリット１３０を形成することにより、導電性ビア１２０を介して電源パターン１１３とグランドパターン１１２間へ伝搬する電磁ノイズを抑制することが可能である。その結果、従来のようにコンデンサ素子を用いることなく、多層回路基板１００を構成する電源パターン１１３及びグランドパターン１１２から放射する電磁ノイズを抑制することが可能となる。

なお、上記第１実施形態では、図２に示すように、グランドパターン１１２に平面視Ｃ字状に円弧状のスリット１３０を形成したが、このようなスリット１３０は、グランドパターン１１２の形状の影響を受け難くするため、導電性ビア１２０を囲む領域が大きいほど望ましく、このため、図８〜図１０に示すように、スリット１３０を分割するように複数形成しても良く、少なくとも１つ以上形成されていれば良い。

また、複数のスリット１３０が形成されている場合、全てのスリット１３０が同一形状である必要もなく、スリット１３０間の間隔も同一寸法である必要はない。更に、複数のスリット１３０が形成されている場合には、特定の方向への指向性を抑制するために、特に図９に示すように導電性ビア１２０を中心として点対称に配置することが望ましい。

本発明の第２実施形態について、図１１〜図１７を参照して説明する。
第２実施形態に示される多層回路基板２００は、第１実施形態に示される多層回路基板１００と基本構成を同一にしており、このため、第１実施形態と相違する箇所についてのみ説明する。

図１１〜図１３は、本発明の第２実施形態である多層回路基板２００の構成を模式的に示したものである。図１１は正断面図、図１２は図１１に示すグランドパターンの上面図、図１３は図１１に示す電源パターンの上面図である。
第２実施形態は、第１実施形態の応用であり、第１実施形態とは、第２の導体層であるグランドパターン１１２と、第３の導体層である電源パターン１１３の構成が相違している。

すなわち、第２実施形態の多層回路基板２００は、図１２に示すように、第２の導体層であるグランドパターン１１２にスリットが形成されておらず、図１３に示すように、第３の導体層である電源パターン１１３にスリット１３１が形成されている。
スリット１３１は、導電性ビア１２０の長手方向と直交する電源パターン１１３の平面内において、該導電性ビア１２０を中心とした円周上に概ね沿って円弧状となるように電源パターン１１３に形成されている。第１の実施形態と同様に、電源パターン１１３の形状の影響を受け難くなるため、導電性ビア１２０を囲む領域が大きいほど望ましい。

スリット１３１としては、導電性ビア１２０を包絡した閉曲線（導電性ビア１２０の外周）とスリット１３１との直線距離をＲ、電磁ノイズを抑制したい実効的な波長をλとすると、上記「式１」の関係を満足することが最も好ましい。その理由は、第１実施形態で述べた通りであり、同様の電磁ノイズ抑制効果がある。

（第２実施形態の実験例）
電源パターン１１３にスリット１３１が形成されている実施例（実施例２とする）と、スリット１３０が形成されてない比較例とについて、動作利得特性、指向性利得特性に関する比較試験を行った。

ここで使用される誘電体基板１０１、１０３は誘電率４.９、基板厚０.１［ｍｍ］の樹脂基板であり、誘電体基板１０２は誘電率４.９、基板厚０.６［ｍｍ］の樹脂基板とする。誘電体基板１０１、１０２、１０３の基板サイズは１４０［ｍｍ］×２００［ｍｍ］とした。また、グランドパターン１１２、電源パターン１１３のサイズは１３８［ｍｍ］×１９８［ｍｍ］であり、導体厚は０.０３５［ｍｍ］とした。

導電性ビア１２０のビア直径は０.２５［ｍｍ］とし、グランドパターン１１２と非接続とするためのクリアランスホールの直径は１［ｍｍ］とした。また、導電性ビア１２０の配置は、誘電体基板の短尺方向に対しては基板の中心、長尺方向に対しては基板の中心から１４［ｍｍ］離した位置とした。
更に、電源パターン１１３に形成されたスリット１３１は、導電性ビア１２０の同心円状に、半径１４［ｍｍ］、中心角３００［度］、スリット幅０.５［ｍｍ］とした。スリット１３１が形成されていない方向は、誘電体基板１０１、１０３の長尺方向における中心と反対側とした。

そして、上記の数値条件にて、電源パターン１１３にスリット１３１が形成されている実施例（実施例２）、及びスリット１３１が形成されてない比較例に関する、動作利得特性の解析結果を図１４及び図１５に示し、指向性利得特性の解析結果を図１６及び図１７に示す。

なお、各々の特性は、電源パターン１１３が形成されている平面に対して垂直な平面内における特性であり、電源パターン１１３に対して導体層１１１が形成されている垂直な方向を原点とし、時計と反対方向の角度を座標として用いている。本実施例２で用いられているスリットは、直径：Ｒ×２＝１４×２＝２８［ｍｍ］の条件で形成されている。実効誘電率４.９で換算した実効波長を２８［ｍｍ］とすると、２.４ＧＨｚの周波数において、電磁ノイズの放射を抑制可能なスリットを形成していることに相当する。
そして、図１４及び図１５で示す解析結果から分かるように、比較例（図１４）において、約−１８.７ｄＢの最大動作利得が生じているが、本実施例２（図１５）では、約−２９.４ｄＢの最大動作利得となっており、約１０.７ｄＢの放射抑制が可能となっている。また、図１６及び図１７で示す解析結果から分かるように、比較例（図１６）において、約８.２ｄＢｉの最大指向性利得が生じているが、本実施例２（図１７）では約４.６ｄＢｉの最大指向性利得となっており、約３.６ｄＢの指向性抑制が可能となっている。

以上詳細に説明したように第２実施形態に示される多層回路基板２００では、半導体部品Ｃと電源パターン１１３又はグランドパターン１１２に接続する複数の導電性ビア１２０・１２１を備え、電源パターン１１３において該電源パターン１１３に接続される導電性ビア１２０を包絡した閉曲線から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた直線距離上に複数のスリット１３１を形成することにより、導電性ビア１２０を介して電源パターン１１３とグランドパターン１１２間へ伝搬する電磁ノイズを抑制することが可能である。その結果、従来のようにコンデンサ素子を用いることなく、多層回路基板２００を構成する電源パターン１１３及びグランドパターン１１２から放射する電磁ノイズを抑制することが可能となる。

なお、上記第２実施形態では、図１３に示すように、電源パターン１１３に平面視Ｃ字状に円弧状のスリット１３１を形成したが、このようなスリット１３１は、グランドパターン１１２の形状の影響を受け難くするため、導電性ビア１２０を囲む領域が大きいほど望ましく、このため、例えば、第１実施形態の図９に示すように、スリット１３１を分割するように複数形成しても良く、少なくとも１つ以上形成されていれば良い。
また、複数のスリット１３１が形成されている場合、全てのスリット１３１が同一形状である必要もなく、スリット１３１間の間隔も同一寸法である必要はない。更に、複数のスリット１３１が形成されている場合には、特定の方向への指向性を抑制するために、図９に示すように導電性ビア１２０を中心として点対称に配置することが望ましい。

本発明の第３実施形態について、図１８〜図２４を参照して説明する。
この第３実施形態に示される多層回路基板３００は、第１、第２実施形態に示される多層回路基板１００・２００と基本構成を同一にしており、このため、これら実施形態と相違する箇所についてのみ説明する。

図１８〜図２１は、本発明の第３実施形態である多層回路基板３００の構成を模式的に示したものである。図１８は正断面図、図１９は図１８に示すグランドパターンの上面図、図２０は図１８に示す電源パターンの上面図である。
そして、この第３実施形態では、図１９に示すように、第２導体層であるグランドパターン１１２に、貫通孔１１２ａ内に配置される導電性ビア１２０を中心とした円周に沿うように円弧状のスリット１３０が形成されるとともに、図２０に示すように、第３導体層である電源パターン１１３に、導電性ビア１２０を中心とした円周に沿うように円弧状のスリット１３１が形成されていることを特徴としている。

ここで、第３実施形態の多層回路基板３００は、スリット１３０・１３１として、導電性ビア１２０を包絡した閉曲線（導電性ビア１２０の外周）とスリット１３０・１３１との直線距離をＲ、電磁ノイズを抑制したい実効的な波長をλとすると、上記「式１」の関係を満足することが最も好ましい。
その理由は、第１実施形態で述べた通りであるが、グランドパターン１１２に加えて、電源パターン１１３にもスリット１３１を形成することにより、更に、グランドパターン１１２と電源パターン１１３間へ伝搬した電磁ノイズの放射指向性を抑制することが可能となる。結果として、電磁ノイズ抑制効果も向上できる。

さらに、放射指向性を抑制するために、グランドパターン１１２の鉛直方向（積層方向）から見た場合に、図１９、図２０に示すように、導電性ビア１２０とグランドパターン１１２とが互いに重なっている領域において、グランドパターン１１２上のスリット１３０が形成されていない側に、電源パターン１１３上のスリット１３１が形成され、かつ導電性ビア１２０を中心として、これらスリット１３０とスリット１３１とが点対称となる位置関係にあることが好ましい。

（第３実施形態の実験例）
グランドパターン１１２にスリット１３０が形成され、かつ電源パターン１１３にスリット１３１が形成されている実施例（実施例３とする）と、これらスリット１３０・１３１が形成されてない比較例とについて、動作利得特性、指向性利得特性に関する比較試験を行った。

ここで使用される誘電体基板１０１、１０３は誘電率４.９、基板厚０.１［ｍｍ］の樹脂基板であり、誘電体基板１０２は誘電率４.９、基板厚０.６［ｍｍ］の樹脂基板とする。誘電体基板１０１、１０２、１０３の基板サイズは１４０［ｍｍ］×２００［ｍｍ］とした。また、グランドパターン１１２、電源パターン１１３のサイズは１３８［ｍｍ］×１９８［ｍｍ］であり、導体厚は０.０３５［ｍｍ］とした。

導電性ビア１２０のビア直径は０.２５［ｍｍ］とし、グランドパターン１１２と非接続とするためのクリアランスホールの直径は１［ｍｍ］とした。また、導電性ビア１２０の配置は、誘電体基板の短尺方向に対しては基板の中心、長尺方向に対しては基板の中心から１４［ｍｍ］離した位置とした。
更に、グランドパターン１１２に形成されたスリット１３０は、導電性ビア１２０の同心円状に、半径１４［ｍｍ］、中心角３００［度］、スリット幅０.５［ｍｍ］とした。スリット１３０が形成されていない側は、誘電体基板の長尺方向における中心側とした。電源パターン１１３に形成されたスリット１３１は、スリット１３０を１８０度回転したときに同一形状となるように配置している。

スリット１３０と１３１が形成されていない比較例と、スリット１３０と１３１が形成されている実施例３とを、上記の数値条件にて解析し、動作利得特性、指向性利得特性の比較を行った。このときの動作利得特性の解析結果を図２１及び図２２に示し、指向性利得特性の解析結果を図２３及び図２４に示す。

なお、各々の特性は、グランドパターン１１２が形成されている平面に対して垂直な平面内における特性であり、グランドパターン１１２に対して導体層１１１が形成されている垂直な方向を原点とし、時計と反対方向の角度を座標として用いている。本実施例３で用いられているスリットは、直径：Ｒ×２＝１４×２＝２８［ｍｍ］の条件で形成されている。実効誘電率４.９で換算した実効波長を２８［ｍｍ］とすると、２.４ＧＨｚの周波数において、電磁ノイズの放射を抑制可能なスリットを形成していることに相当する。
図２１及び図２２から分かるように、比較例（図２１）において、約−１８.７ｄＢの最大動作利得が生じているが、本実施例３（図２２）では、約−３１.５ｄＢの最大動作利得となっており、約１２.８ｄＢの放射抑制が可能となっている。また、図２３及び図２４から分かるように、比較例（図２３）において、約８.２ｄＢｉの最大指向性利得が生じているが、本実施例３（図２４）では約４.３ｄＢｉの最大指向性利得となっており、約３.９ｄＢの指向性抑制が可能となっている。

以上詳細に説明したように第３実施形態に示される多層回路基板３００では、半導体部品Ｃと電源パターン１１３又はグランドパターン１１２に接続する複数の導電性ビア１２０・１２１を備え、電源パターン１１３又はグランドパターン１１２において該電源パターン１１３に接続される導電性ビア１２０を包絡した閉曲線から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた直線距離上に複数のスリット１３０・１３１を形成することにより、導電性ビア１２０を介して電源パターン１１３とグランドパターン１１２間へ伝搬する電磁ノイズを抑制することが可能である。その結果、従来のようにコンデンサ素子を用いることなく、多層回路基板２００を構成する電源パターン１１３及びグランドパターン１１２から放射する電磁ノイズを抑制することが可能となる。

なお、上記第３実施形態では、図１９及び図２０に示すように、電源パターン１１３又はグランドパターン１１２に平面視Ｃ字状に円弧状のスリット１３０・１３１を形成したが、このようなスリット１３０・１３１は、グランドパターン１１２の形状の影響を受け難くするため、導電性ビア１２０を囲む領域が大きいほど望ましく、このため、例えば、第１実施形態の図９に示すように、スリット１３０・１３１を分割するように複数形成しても良く、少なくとも１つ以上形成されていれば良い。
また、複数のスリット１３０・１３１が形成されている場合、全てのスリット１３０・１３１が同一形状である必要もなく、スリット１３０・１３１間の間隔も同一寸法である必要はない。更に、複数のスリット１３０・１３１が形成されている場合には、特定の方向への指向性を抑制するために、各スリット１３０・１３１を図９に示すように導電性ビア１２０を中心として点対称に配置することが望ましい。

本発明の第４実施形態について、図２５〜図３１を参照して説明する。
第４実施形態に示される多層回路基板４００は、第１〜第３実施形態に示される多層回路基板１００・２００・３００と基本構成を同一にしており、このため、これら実施形態と相違する箇所についてのみ説明する。

図２５〜図２７は、本発明の第４実施形態である多層回路基板３００の構成を模式的に示したものである。図２５は正断面図、図２６は図２５に示すグランドパターンの上面図、図２７は図２５に示す電源パターンの上面図である。
そして、この第４実施形態では、図２５及び図２６に示すように一つの貫通孔１１２ａ内に導電性ビア１２０が複数配置されるとともに、第２の導体層であるグランドパターン１１２上のスリット１４０の形状が、前述のスリット１３０・１３１とは異なっている。

すなわち、第４実施形態である多層回路基板４００は、図２６に示すように、第２の導体層であるグランドパターン１１２に、スリット１４０が形成されている。スリット１４０は、グランドパターン１１２内にて、複数の導電性ビア１２０群を包絡した閉曲線１５０（図２６参照）に対して一定の距離離れた曲線上に概ね沿うように形成されている。

スリット１４０としては、複数の導電性ビア１２０群を包絡した閉曲線１５０とスリット１４０との直線距離をＲ、電磁ノイズを抑制したい実効的な波長をλとすると、「式１」の関係を満足することが最も好ましい。その理由は、第１実施形態で述べた通りであり、同様の電磁ノイズ抑制効果がある。
なお、第４実施形態では、グランドパターン１１２にスリット１４０を設けたが、第２実施形態のように、グランドパターン１１２ではなく、電源パターン１１３にスリットを形成しても良い。また、第３実施形態のように、グランドパターン１１２と電源パターン１１３の双方にスリットを形成しても良い。

（第４実施形態の実験例）
グランドパターン１１２にスリット１４０が形成されている実施例（実施例４とする）と、スリット１４０が形成されてない比較例とについて、動作利得特性、指向性利得特性に関する比較試験を行った。

ここで使用される誘電体基板１０１、１０３は誘電率４.９、基板厚０.１［ｍｍ］の樹脂基板であり、誘電体基板１０２は誘電率４.９、基板厚０.６［ｍｍ］の樹脂基板とする。誘電体基板１０１、１０２、１０３の基板サイズは１４０［ｍｍ］×２００［ｍｍ］とした。また、グランドパターン１１２、電源パターン１１３のサイズは１３８［ｍｍ］×１９８［ｍｍ］であり、導体厚は０.０３５［ｍｍ］とした。

導電性ビア１２０のビア直径は０.２５［ｍｍ］とし、誘電体基板の短尺方向に対しては基板の中心から±１ｍｍ離れた位置、長尺方向に対しては基板の中心から１４［ｍｍ］離した位置を基準として±１ｍｍ離れた位置に４つ配置した。なお、グランドパターン１１２と非接続とするためのクリアランスホールは、４つの導電性ビア１２０群を包絡した閉曲線１５０に対し、直線距離０.３７５［ｍｍ］離して形成した。

更に、グランドパターン１１２に形成されたスリット１４０は、４つの導電性ビア１２０群を包絡した閉曲線１５０に対し、直線距離Ｒ＝１４［ｍｍ］、スリット幅０.５［ｍｍ］とした。なお、スリット１４０は、４つの導電性ビア１２０群の重心を基準にして、中心角３００度の範囲に形成した。

スリット１４０が形成されていない比較例と、スリット１４０が形成されている本実施例４とを、上記の数値条件にて解析し、動作利得特性、指向性利得特性の比較を行った。このときの動作利得特性の解析結果を図２８及び図２９に示し、指向性利得特性の解析結果を図３０及び図３１に示す。

なお、各々の特性は、グランドパターン１１２が形成されている平面に対して垂直な平面内における特性であり、グランドパターン１１２に対して導体層１１１が形成されている垂直な方向を原点とし、時計と反対方向の角度を座標として用いている。本実施例４で用いられているスリットは、直径：Ｒ×２＝１４×２＝２８［ｍｍ］の条件で形成されている。実効誘電率４.９で換算した実効波長を２８［ｍｍ］とすると、２.４ＧＨｚの周波数において、電磁ノイズの放射を抑制可能なスリットを形成していることに相当する。

そして、図２８及び図２９から分かるように、比較例（図２８）において、約−２０.０ｄＢの最大動作利得が生じているが、本実施例４（図２９）では、約−２７.３ｄＢの最大動作利得となっており、約７.３ｄＢの放射抑制が可能となっている。また、図３０及び図３１から分かるように、比較例（図３０）において、約８.１ｄＢｉの最大指向性利得が生じているが、本実施例４（図３１）では約６.０ｄＢｉの最大指向性利得となっており、約２.１ｄＢの指向性抑制が可能となっている。

以上詳細に説明したように第４実施形態に示される多層回路基板４００では、半導体部品Ｃと電源パターン１１３又はグランドパターン１１２に接続する複数の導電性ビア１２０を備え、グランドパターン１１２において該グランドパターン１１２を貫通する導電性ビア１２０を包絡した閉曲線１５０から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた直線距離上にスリット１４０を形成することにより、導電性ビア１２０を介して電源パターン１１３とグランドパターン１１２間へ伝搬する電磁ノイズを抑制することが可能である。その結果、従来のようにコンデンサ素子を用いることなく、多層回路基板１００を構成する電源パターン１１３及びグランドパターン１１２から放射する電磁ノイズを抑制することが可能となる。

なお、上記第１実施形態では、図２６に示すように、グランドパターン１１２に平面視Ｃ字状に円弧状のスリット１４０を形成したが、このようなスリット１４０は、グランドパターン１１２の形状の影響を受け難くするため、導電性ビア１２０を囲む領域が大きいほど望ましく、このため、図９に示すように、スリット１４０を分割するように複数形成しても良く、少なくとも１つ以上形成されていれば良い。
また、複数のスリット１４０が形成されている場合、全てのスリット１４０が同一形状である必要もなく、スリット１４０間の間隔も同一寸法である必要はない。更に、複数のスリット１４０が形成されている場合には、特定の方向への指向性を抑制するために、特に図９に示すように導電性ビア１２０を中心として点対称に配置することが望ましい。

（実施形態の変形例）
上記第１〜第４の実施形態では、導体層１１１〜１１４からなる４層基板について説明したが、４層以上の多層基板についても適用可能である。電源パターン１１３を有する電源層とグランドパターン１１２を有するグランド層の違いは、直流的に非接続であることを意味しているだけであり、電源層とグランド層の呼び名を相互に入れ換えても成り立つことはもちろんである。すなわち、上記実施例において、電源層とグランド層とを入れ替えることで構成しても良い。

また、電源層とグランド層間に１層の誘電体層１０２が介在している場合について説明したが、１層の誘電体層ではなく複数の誘電体層であっても良い。上記の実施形態では、異なる層間を接続する手段として導電性ビアを用いているが、その限りではなく、スルーホール等のように、導電性を有する電気的接続手段であれば適用可能である。

また、各実施例に基づく本発明の多層回路基板は、例えば携帯電話装置、ＰＤＡ（ＰＥＲＳＯＮＡＬ ＤＩＧＩＴＡＬ ＡＳＳＩＳＴＡＮＴ）端末及びその他多くの電子機器に組み込まれる基板として適用することができる。

以上のように本発明の多層回路基板について実施例を示して説明したが、本願発明はこの実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変更して実施することが可能であることは言うまでもない。

本発明は、携帯電話装置、ＰＤＡ（ＰＥＲＳＯＮＡＬ ＤＩＧＩＴＡＬ ＡＳＳＩＳＴＡＮＴ）端末及びその他多くの電子機器に組み込まれる多層回路基板に関する。

１００ 多層回路基板
２００ 多層回路基板
３００ 多層回路基板
４００ 多層回路基板
１０１ 誘電体層
１０２ 誘電体層
１０３ 誘電体層
１１１ 導体層
１１２ グランドパターン
１１３ 電源パターン
１１４ 導体層
１２０ 導電性ビア
１２１ 導電性ビア
１３０ スリット
１３１ スリット
１４０ スリット
１５０ 導電性ビア群を包絡した閉曲線
Ｃ 半導体部品

Claims (9)

1. 電源パターンを含む電源層と、グランドパターンを含むグランド層とが誘電体層を介して積層され、前記グランドパターンを電気的に非接続貫通するとともに、前記電源パターンと接続する電気的接続手段を備える多層回路基板であって、
   前記グランドパターン又は前記電源パターンの少なくとも一方に、前記電気的接続手段と前記電源パターンの接続領域を包絡した閉曲線から、前記電気的接続手段の長手方向と直交する平面において、対象周波数領域中の周波数に対応した実効波長の概ね４分の１だけ離れた位置にスリットが形成されていることを特徴とする多層回路基板。
2. 電源パターンを含む電源層と、グランドパターンを含むグランド層とが誘電体層を介して積層され、前記グランドパターンを電気的に非接続貫通するとともに、前記グランドパターンと接続する電気的接続手段を備える多層回路基板であって、
   前記グランドパターン又は前記電源パターンの少なくとも一方に、前記電気的接続手段と前記グランドパターンの接続領域を包絡した閉曲線から、前記電気的接続手段の長手方向と直交する平面において、対象周波数領域中の周波数に対応した実効波長の概ね４分の１だけ離れた位置にスリットが形成されていることを特徴とする多層回路基板。
3. 前記スリットは前記電気的接続手段を包絡した閉曲線から、放射抑制したい周波数帯の実効波長λに対し、概ね１／４λだけ離れた位置に沿って複数に分割されて設けられていることを特徴とする請求項１又は２のいずれか１項に記載の多層回路基板。
4. 前記グランドパターン又は前記電源パターン上に形成された複数のスリットは、前記電気的接続手段を中心として点対称な位置関係に配置されていることを特徴とする請求項１〜３のいずれか１項に記載の多層回路基板。
5. 前記グランドパターンと前記電源パターンの両方に円弧状のスリットを形成した場合、前記グランドパターン上のスリットが形成されていない側に、前記電源パターンのスリットが形成されていることを特徴とする請求項１〜４のいずれか１項に記載の多層回路基板。
6. 前記電気的接続手段は導電性ビアによって構成されていることを特徴とする請求項１〜５のいずれか１項に記載の多層回路基板。
7. 前記電気的接続手段は複数の導電性ビアによって構成されていることを特徴とする請求項１〜６のいずれか１項に記載の多層回路基板。
8. 前記スリットは、前記複数の導電性ビア群を包絡した閉曲線に対して一定距離離れた曲線上に概ね沿うように形成されていることを特徴とする請求項１〜７のいずれか１項に記載の多層回路基板。
9. 請求項１から８のいずれかに記載の多層回路基板が１つ以上搭載されていることを特徴とする回路モジュール及び電子装置。
   

Images