KR20180080612A - 연성회로기판 - Google Patents

연성회로기판 Download PDF

Info

Publication number
KR20180080612A
KR20180080612A KR1020170001500A KR20170001500A KR20180080612A KR 20180080612 A KR20180080612 A KR 20180080612A KR 1020170001500 A KR1020170001500 A KR 1020170001500A KR 20170001500 A KR20170001500 A KR 20170001500A KR 20180080612 A KR20180080612 A KR 20180080612A
Authority
KR
South Korea
Prior art keywords
dielectric
substrate portion
substrate
ground layer
ground
Prior art date
Application number
KR1020170001500A
Other languages
English (en)
Other versions
KR102677047B1 (ko
Inventor
김상필
구황섭
김현제
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to KR1020170001500A priority Critical patent/KR102677047B1/ko
Priority claimed from KR1020170001500A external-priority patent/KR102677047B1/ko
Priority to CN201721767075.8U priority patent/CN207802499U/zh
Publication of KR20180080612A publication Critical patent/KR20180080612A/ko
Application granted granted Critical
Publication of KR102677047B1 publication Critical patent/KR102677047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 연성회로기판에 관한 것이다.
또한, 본 발명은 신호라인이 평면에 형성된 제1유전체, 상기 제1유전체의 평면과 마주보는 제2유전체, 상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어, 상기 제1유전체의 저면에 형성되는 제2그라운드 레이어 및 상기 제2유전체의 평면에 적층되는 제3그라운드 레이어를 포함하는 기판부를 복수로 포함하되, 복수의 기판부가 수평 방향으로 연결되어 하나의 기판을 형성하는 효율적인 적층 구조를 제공할 수 있다.

Description

연성회로기판{Flexible printed circuit board}
본 발명은 연성회로기판에 관한 것이다.
일반적으로, 핸드폰 등 무선단말기기에는 RF(Radio Frequency) 신호선로가 구비되는데, 종래의 RF 신호선로는 동축 케이블 형태로 장착되었으나, 동축 케이블 형태로 장착될 경우 무선단말기기 내에서 공간 활용성이 저하되기 때문에 근래 들어 연성회로기판이 사용되는 것이 일반적이다.
한편, 적어도 두 개의 RF 신호를 이용하여 고속으로 데이터를 전송할 수 있는 멀티밴드 기술의 발달로 인해, 최근의 무선단말기기는 복수 개의 RF 신호선로가 사용되고 있다. 즉, 복수 개의 연성회로기판이 무선단말기기의 내부에 장착되면서 공간 활용성이 다시 저하되는 문제점이 발생된다.
특히, 무선단말기기의 소형화 추세로 인해 무선단말기기의 내부 공간이 더 협소해지고 있으므로, 복수 개의 RF 신호선로를 하나의 기판에 형성할 수 있는 효율적인 적층 구조가 요구되고 있는 실정이다.
덧붙여, 연성회로기판은 본딩시트를 매개로 그라운드 레이어와 유전체가 접착되거나 그라운드 레이어와 그라운드 레이어가 접착되게 되는데, 서로 다른 유전체에 각각 형성된 그라운드 레이어가 본딩시트를 매개로 접착될 경우에는 특성 임피던스가 낮아질 수 있다.
참고로, 연성회로기판은 신호 송신단 최적 임피던스가 약 33Ω이고, 신호 수신단 최적 임피던스는 약 75Ω이므로, 신호 송수신단 모두를 고려하여 약 50Ω의 특성 임피던스를 갖도록 설계되고 있다.
종래의 연성회로기판에서는 서로 다른 유전체에 각각 형성된 그라운드 레이어 중 어느 하나를 미적용하는 방식이 일반적으로 사용되고 있으나, 이 경우, 그라운드 레이어의 미적용으로 인해 차폐에 대한 신뢰성이 낮아지고 외부 신호가 유입될 수 있다.
그리고, 연성회로기판에 외부 신호가 유입되면, 상술한 특성 임피던스가 기준치인 50Ω을 벗어나게 되어 신호 전송 효율에 악영향을 미칠 수 있으므로, 복수 개의 RF 신호선로를 하나의 기판에 형성하고자 할 경우에는, 외부 신호를 차폐할 수 있음은 물론이고, 특성 임피던스를 기준치(50Ω)로 설계할 수 있는 효율적인 적층 구조가 필요한 실정이다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 특성 임피던스를 설계하기 용이하고 외부 신호를 차폐함과 동시에, 복수의 신호라인을 형성할 수 있는 효율적인 적층 구조를 갖는 연성회로기판을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 신호라인이 평면에 형성된 제1유전체; 상기 제1유전체의 평면과 마주보는 제2유전체; 상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어; 상기 제1유전체의 저면에 형성되는 제2그라운드 레이어; 및 상기 제2유전체의 평면에 적층되는 제3그라운드 레이어;를 포함하는 기판부를 복수로 포함하되, 상기 복수의 기판부는, 수평 방향으로 연결되어 하나의 기판을 형성하는 것을 특징으로 하는 연성회로기판을 제공한다.
바람직한 실시예에 있어서, 상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고, 상기 2개의 기판부는, 상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 동일한 순서로 적층된다.
바람직한 실시예에 있어서, 상기 기판은 상기 제1기판부의 제1유전체 및 상기 제2기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 상기 제2기판부의 제2유전체가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 2개의 기판부는, 상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함한다.
바람직한 실시예에 있어서, 상기 제2유전체는 상기 제1유전체 보다 상대적으로 얇은 두께로 형성된다.
바람직한 실시예에 있어서, 상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성된다.
바람직한 실시예에 있어서, 상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고, 상기 2개의 기판부 중 하나는, 상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 역순으로 적층된다.
바람직한 실시예에 있어서, 상기 기판은 상기 제1기판부의 제1유전체 및 상기 제2기판부의 제2유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 상기 제2기판부의 제1유전체가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 제1기판부 및 상기 제2기판부는, 상기 제2유전체의 상기 제1유전체를 마주보는 면에서 상기 제1그라운드 레이어와 동일한 형상으로 형성되는 한 쌍의 제4그라운드 레이어;를 더 포함하고, 상기 제1기판부의 제1그라운드 레이어와 상기 제2기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제1기판부의 제4그라운드 레이어와 상기 제2기판부의 제1그라운드 레이어가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고, 상기 3개의 기판부는, 상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 동일한 순서로 적층된다.
바람직한 실시예에 있어서, 상기 기판은 상기 제1기판부의 제1유전체, 상기 제2기판부의 제1유전체 및 상기 제3기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체, 상기 제2기판부의 제2유전체 및 상기 제3기판부의 제2유전체가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 3개의 기판부는, 상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함한다.
바람직한 실시예에 있어서, 상기 제2유전체는 상기 제1유전체 보다 상대적으로 얇은 두께로 형성된다.
바람직한 실시예에 있어서, 상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성된다.
바람직한 실시예에 있어서, 상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고, 상기 3개의 기판부 중 적어도 하나는, 상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 역순으로 적층된다.
바람직한 실시예에 있어서, 상기 기판은 상기 제1기판부의 제1유전체 및 제2유전체 중 어느 하나와, 상기 제2기판부의 제1유전체 및 제2유전체 중 어느 하나와, 상기 제3기판부의 제1유전체 및 제2유전체 중 어느 하나가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 제1기판부 내지 상기 제3기판부는, 상기 제2유전체의 상기 제1유전체를 마주보는 면에서 상기 제1그라운드 레이어와 동일한 형상으로 형성되는 한 쌍의 제4그라운드 레이어;를 더 포함하고, 상기 제1기판부의 제1그라운드 레이어와 상기 제2기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제1기판부의 제4그라운드 레이어와 상기 제2기판부의 제1그라운드 레이어가 일체로 형성되며, 상기 제2기판부의 제1그라운드 레이어와 상기 제3기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제2기판부의 제4그라운드 레이어 및 상기 제3기판부의 제1그라운드 레이어가 일체로 형성된다.
바람직한 실시예에 있어서, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어는, 판재 형상이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상이거나, 복수 개의 그라운드 홀이 형성된 형상이거나, 메쉬 형상이다.
바람직한 실시예에 있어서, 상기 복수의 기판부에는, 각각의 신호라인과 평행하게 이격된 가상의 라인 상에 나열되는 복수의 비아홀이 형성되고, 신호라인들의 사이에서 대면하는 2개의 비아홀 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜이다.
바람직한 실시예에 있어서, 상기 기판은 제1기판부, 제2기판부, 제2기판부 및 제2기판부를 포함하는 4개의 기판부로 구성되고, 상기 4개의 기판부는, 상기 제1기판부와 상기 제2기판부가 수평 방향으로 연결되고, 상기 제3기판부와 상기 제4기판부가 수평 방향으로 연결되어 본딩시트를 매개로 상기 제1기판부 및 상기 제2기판부의 저면에 접착된다.
바람직한 실시예에 있어서, 상기 4개의 기판부는, 상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함한다.
전술한 과제해결 수단에 의해 본 발명은 복수의 신호라인이 형성된 연성회로기판을 제조할 수 있는 효율적인 적층 구조를 제공할 수 있다.
또한, 본 발명은 연성회로기판의 특성 임피던스를 사전에 설정된 기준치로 설계하기 용이한 효과가 있다.
또한, 본 발명은 신호라인과 그라운드 레이어의 위치 관계를 고려하여 그라운드 레이어의 형상을 적용함으로써, 연성회로기판의 특성 임피던스 저하를 최소화하고 차폐 신뢰성을 갖게 하는 효과가 있다.
또한, 본 발명은 신호라인들의 사이에 복수의 비아홀을 형성하고 그 비아홀들의 간격을 조절함으로써, 신호라인들 간의 신호 간섭을 최소화하는 효과가 있다.
도 1 및 도 2는 본 발명의 제 1실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 3의 (a) 내지 (d)는 연성회로기판의 그라운드 레이어를 설명하기 위한 도면.
도 4 및 도 5는 본 발명의 제 2실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면.
도 6은 본 발명의 제 3실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 7은 본 발명의 제 4실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 8 내지 도 12는 제 5실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면.
도 13은 본 발명의 제 6실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 14 및 도 15는 본 발명의 제 7실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면.
하기의 설명에서 본 발명의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.
먼저, 본 발명의 일실시예에 따른 연성회로기판은 효율적인 적층 구조를 제공함으로써, 하나의 기판에 복수의 신호라인을 형성할 수 있고, 연성회로기판의 특성 임피던스를 기준치(50Ω)로 설계하기 용이하며, 그 제조 과정이 간소화되고, 제조 시간이 단축될 수 있게 한 것이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도 1 내지 도 15를 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.
도 1 및 도 2는 본 발명의 제 1실시예에 따른 연성회로기판을 설명하기 위한 도면이고, 도 3의 (a) 내지 (d)는 연성회로기판의 그라운드 레이어를 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 제 1실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 2개의 기판부가 수평 방향으로 연결되어 2개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 포함하여 구성될 수 있다.
먼저, 제1기판부(100a)는 제1유전체(110a), 제2유전체(120a), 제1그라운드 레이어(130a), 제2그라운드 레이어(140a) 및 제3그라운드 레이어(150a)를 포함하여 구성된다.
제1기판부(100a)의 제1유전체(110a)의 평면에는 제1신호라인(S1)이 형성되고, 제2유전체(120a)는 제1유전체(110a)와 평행하고 제1유전체(110a)의 평면과 마주보며 일정 간격 이격된 위치에 형성된다.
또한, 제1유전체(110a)의 평면에는 제1신호라인(S1)을 사이에 두고 소정 간격만큼 이격된 한 쌍의 제1그라운드 레이어(130a)가 적층되어 본딩시트(B)를 매개로 제2유전체(120a)에 접착되고, 제1유전체(110a)의 저면에는 제2그라운드 레이어(140a)가 형성되며, 제2유전체(120a)의 평면에는 제3그라운드 레이어(150a)가 적층된다.
제2기판부(100b)는 제2신호라인(S2)이 형성된 제1유전체(110b), 제2유전체(120b), 제1그라운드 레이어(130b), 제2그라운드 레이어(140b) 및 제3그라운드 레이어(150b)를 포함하여 구성되며, 유전체와 그라운드 레이어가 제1기판부(100a)와 동일한 순서로 적층됨으로써, 구조적으로 제1기판부(100a)와 동일하게 형성될 수 있다.
그리고, 본 발명의 제 1실시예에 따른 연성회로기판은 제1기판부(100a)의 좌측 또는 우측으로 제2기판부(100b)의 일측이 연결되어 일체로 형성된 구조를 갖는다.
예컨대, 제1기판부(100a)의 제1유전체(110a)와 제2기판부(100b)의 제1유전체(110b)가 일체로 형성되고, 제1기판부(100a)의 제2유전체(120a)와 제2기판부(100b)의 제2유전체(120b)가 일체로 형성될 수 있다.
또한, 제1기판부(100a)와 제2기판부(100b)에 각각 적층되는 그라운드 레이어들의 경우에도 일체로 형성될 수 있는데, 특히, 제2그라운드 레이어(140a, 140b)가 일체로 형성되고 제3그라운드 레이어(150a, 150b)가 일체로 형성될 수 있다.
이로 인해, 기판의 제조 과정이 간소화되고 제조 시간이 단축될 수 있다.
한편, 제1기판부(100a)와 제2기판부(100b)에는, 제1유전체(110a, 110b), 제2유전체(120a, 120b), 제1그라운드 레이어(130a, 130b), 제2그라운드 레이어(140a, 140b) 및 제3그라운드 레이어(150a, 150b)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b) 내지 제3그라운드 레이어(150a, 150b)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
그리고, 비아홀(VH)은 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
또한, 도 3에 도시된 바와 같이, 제1기판부(100a) 및 제2기판부(100b)에 각각 형성되는 제2그라운드 레이어(140a, 140b) 및 제3그라운드 레이어(150a, 150b)는, 판재 형상(a)이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상(b)이거나, 복수 개의 그라운드 홀이 주기적으로 형성된 형상(c)이거나, 메쉬 형상(d)으로 형성될 수 있다.
도 4 및 도 5는 본 발명의 제 2실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면이다.
먼저, 도 4를 참조하면, 본 발명의 제 2실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 2개의 기판부가 수평 방향으로 연결되어 2개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 포함하여 구성된다.
제1기판부(100a)는 제1유전체(110a), 제2유전체(120a), 제1그라운드 레이어(130a), 제2그라운드 레이어(140a) 및 제3그라운드 레이어(150a)를 포함하여 구성된다.
실질적으로, 제1기판부(100a)는 제2그라운드 레이어(140a), 제1신호라인(S1)이 형성된 제1유전체(110a), 제1그라운드 레이어(130a), 제2유전체(120a) 및 제3그라운드 레이어(150a)가 순차적으로 적층되어, 도 1 및 도 2를 참조하여 설명한 제1기판부(100a)의 구조와 동일하게 형성된다.
제2기판부(100b)는 제1유전체(110b), 제2유전체(120b), 제1그라운드 레이어(130b), 제2그라운드 레이어(140b) 및 제3그라운드 레이어(150b)를 포함하되, 제1기판부(100a)와 비교하면, 제1유전체(110b), 제2유전체(120b), 제1그라운드 레이어(130b), 제2그라운드 레이어(140b) 및 제3그라운드 레이어(150b)가 역순으로 적층된 구조, 즉, 제1기판부(100a)가 뒤집어진 구조로 형성되어 제1기판부(100a)의 일측에 연결된다.
예컨대, 제2기판부(100b)는 제2유전체(120b)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(110b)가 적층되고, 제1유전체(110b)의 저면에는 제2신호라인(S2)과 제1그라운드 레이어(130b)가 형성되며, 제1유전체(110b)의 평면에 제2그라운드 레이어(140b)가 적층되며, 제3그라운드 레이어(150b)는 제2유전체(120b)의 저면에 형성된 구조로 이루어질 수 있다.
따라서, 제1기판부(100a)에 형성된 제1신호라인(S1)과 제2기판부(100b)에 형성된 제2신호라인(S2)이 서로 다른 평면에 위치함으로써, 상호 간의 신호 간섭이 최소화될 수 있다.
한편, 본 발명의 제 2실시예에 따른 연성회로기판의 경우에도, 제1기판부(100a)의 좌측 또는 우측으로 제2기판부(100b)의 일측이 연결되어 일체로 형성될 수 있다.
이때, 제1기판부(100a)의 제1유전체(110a)와 제2기판부(100b)의 제2유전체(120b)가 일체로 형성되고, 제1기판부(100a)의 제2유전체(120a)와 제2기판부(100b)의 제1유전체(110b)가 일체로 형성된다.
그리고, 제1기판부(100a)와 제2기판부(100b)에 각각 적층되는 제2그라운드 레이어(140a, 140b)가 일체로 형성되고, 제3그라운드 레이어(150a, 150b)가 일체로 형성될 수 있다. 따라서, 기판의 제조 과정이 간소화되고 제조 시간이 단축된다.
또한, 제1기판부(100a)와 제2기판부(100b)에는, 제1유전체(110a, 110b), 제2유전체(120a, 120b), 제1그라운드 레이어(130a, 130b), 제2그라운드 레이어(140a, 140b) 및 제3그라운드 레이어(150a, 150b)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b) 내지 제3그라운드 레이어(150a, 150b)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
그리고, 비아홀(VH)은 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
한편, 도 5에서 도시된 바와 같이, 본 발명의 제 2실시예에 따른 연성회로기판은, 어느 하나의 기판부(100a, 100b)가 뒤집어진 구조로 형성되어 제1기판부(100a)에 형성된 제1신호라인(S1)과 제2기판부(100b)에 형성된 제2신호라인(S2)이 서로 다른 평면에 위치할 경우, 각 기판부(100a, 100b)의 제1유전체(110a, 110b)를 마주보는 제2유전체(120a, 120b)의 면에서 제1그라운드 레이어(130a, 130b)와 동일한 형상을 갖는 한 쌍의 제4그라운드 레이어(160a, 160b)가 더 형성될 수도 있다.
이 경우, 제1기판부(100a)의 제1그라운드 레이어(130a)와 제2기판부(100b)의 제4그라운드 레이어(160b)가 일체로 형성될 수 있고, 제1기판부(100a)의 제4그라운드 레이어(160a)와 제2기판부(100b)의 제1그라운드 레이어(130b)가 일체로 형성될 수 있다.
도 6은 본 발명의 제 3실시예에 따른 연성회로기판을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제 3실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 2개의 기판부가 수평 방향으로 연결되어 2개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 포함하여 구성된다.
제1기판부(100a)는 제1유전체(110a), 제2유전체(120a), 제1그라운드 레이어(130a), 제2그라운드 레이어(140a), 제3그라운드 레이어(150a) 및 제4그라운드 레이어(160a)를 포함한다.
제1기판부(100a)의 제1유전체(110a) 평면에 제1신호라인(S1)이 형성되고, 제1유전체(110a)와 평행하고 제1유전체(110a)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(120a)가 형성된다.
그리고, 제1유전체(110a)의 평면에는 제1신호라인(S1)을 사이에 두고 이격된 한 쌍의 제1그라운드 레이어(130a)가 적층되고, 제1유전체(110a)의 저면에 제2그라운드 레이어(140a)가 형성되며, 제2유전체(120a)의 평면에는 제3그라운드 레이어(150a)가 적층된다.
또한, 제2유전체(120a)의 저면에 제4그라운드 레이어(160a)가 형성되어 본딩시트(B)를 매개로 제1그라운드 레이어(130a)와 접착된다.
한편, 제4그라운드 레이어(160a)가 더 구비되어 그라운드 레이어의 전체 면적이 증가하므로, 제2유전체(120a)의 두께를 조절하여 제1유전체(110a)에 비해 상대적으로 얇은 두께를 갖게 함으로써, 연성회로기판의 특성 임피던스가 기준치(50Ω)가 되도록 설계함이 바람직하다.
예컨대, 제1유전체(110a)는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 제2유전체(120a)는 0.025㎜ 내지 0.05㎜의 두께를 갖도록 형성될 수 있다.
제2기판부(100b)는 제2신호라인(S2)이 형성된 제1유전체(110b), 제2유전체(120b), 제1그라운드 레이어(130b), 제2그라운드 레이어(140b), 제3그라운드 레이어(150b) 및 제4그라운드 레이어(160b)를 포함하여 구성되며, 유전체와 그라운드 레이어가 제1기판부(100a)와 동일한 순서로 적층됨으로써, 구조적으로 제1기판부(100a)와 동일하게 형성된다.
또한, 본 발명의 제 3실시예에 따른 연성회로기판의 경우에도, 제1기판부(100a)의 좌측 또는 우측으로 제2기판부(100b)의 일측이 연결되어 일체로 형성될 수 있다.
이 경우, 제1기판부(100a)와 제2기판부(100b)의 제1유전체(110a, 110b)가 일체로 형성되고, 제1기판부(100a)와 제2기판부(100b)의 제2유전체(120a, 120b)가 일체로 형성되며, 제1기판부(100a)와 제2기판부(100b)의 제2그라운드 레이어(140a, 140b)가 일체로 형성되고, 제1기판부(100a)와 제2기판부(100b)의 제3그라운드 레이어(150a, 150b)가 일체로 형성된다.
이로 인해, 기판의 제조 과정이 간소화되고 제조 시간이 단축될 수 있다.
덧붙여, 제1기판부(100a)와 제2기판부(100b)에는, 제1유전체(110a, 110b), 제2유전체(120a, 120b), 제1그라운드 레이어(130a, 130b), 제2그라운드 레이어(140a, 140b), 제3그라운드 레이어(150a, 150b) 및 제4그라운드 레이어(160a, 160b)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b) 내지 제4그라운드 레이어(160a, 160b)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
그리고, 비아홀(VH)은 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
도 7은 본 발명의 제 4실시예에 따른 연성회로기판을 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 제 4실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 3개의 기판부가 수평 방향으로 연결되어 3개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b) 및 제3신호라인(S3)이 형성된 제3기판부(100c)를 포함하여 구성된다.
제1기판부(100a)와 제2기판부(100b)는 제1유전체(110a, 110b), 제2유전체(120a, 120b), 제1그라운드 레이어(130a, 130b), 제2그라운드 레이어(140a, 140b) 및 제3그라운드 레이어(150a, 150b)를 포함하여 구성된다.
실질적으로, 제1기판부(100a)와 제2기판부(100b)는 제2그라운드 레이어(140a, 140b), 각각의 신호라인(S1, S2)이 형성된 제1유전체(110a, 110b), 제1그라운드 레이어(130a, 130b), 제2유전체(120a, 120b) 및 제3그라운드 레이어(150a, 150b)가 순차적으로 적층되어, 도 1 및 도 2를 참조하여 설명한 제1기판부(100a) 및 제2기판부(100b)의 구조와 동일하게 형성된다.
제3기판부(100c)는 제1유전체(110c), 제2유전체(120c), 제1그라운드 레이어(130c), 제2그라운드 레이어(140c) 및 제3그라운드 레이어(150c)를 포함하여 구성되고, 제1유전체(110c)의 평면에 제3신호라인(S3)이 형성되며, 제1유전체(110c)와 평행하고 제1유전체(110c)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(120c)가 형성된다.
제3기판부(100c)의 제1유전체(110c) 평면에는 제3신호라인(S3)을 사이에 두고 소정 간격만큼 이격된 한 쌍의 제1그라운드 레이어(130c)가 적층되어 본딩시트(B)를 매개로 제2유전체(120c)에 접착되고, 제1유전체(110c)의 저면에 제2그라운드 레이어(140c)가 형성되며, 제2유전체(120c)의 평면에는 제3그라운드 레이어(150c)가 적층된다.
그리고, 발명의 제 4실시예에 따른 연성회로기판은, 제1기판부(100a)의 좌측 또는 우측으로 제2기판부(100b)의 일측이 연결되고 제1기판부(100a) 또는 제2기판부(100b)의 일측으로 제3기판부(100c)의 일측이 연결되어, 3개의 기판부가 일체로 형성된 구조를 갖는다.
바람직하게, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제1유전체(110a, 110b, 110c)가 일체로 형성되고, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제2유전체(120a, 120b, 120c)가 일체로 형성되며, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제2그라운드 레이어(140a, 140b, 140c)가 일체로 형성되고, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제3그라운드 레이어(150a, 150b, 150c)가 일체로 형성됨으로써, 기판의 제조 과정이 간소화되고 제조 시간이 단축될 수 있다.
그리고, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
도 8 내지 도 12는 제 5실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면이다.
먼저, 도 8을 참조하면, 본 발명의 제 5실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 3개의 기판부가 수평 방향으로 연결되어 3개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b) 및 제3신호라인(S3)이 형성된 제3기판부(100c)를 포함하여 구성된다.
제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)는 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 포함하여 구성되나, 3개의 기판부 중 적어도 하나는 유전체와 그라운드 레이어가 역순으로 적층된 구조, 즉, 기판부가 뒤집어진 구조로 형성되어 다른 기판부에 연결될 수 있다.
이때, 제1기판부(100a)의 제1유전체(110a) 및 제2유전체(120a) 중 어느 하나와, 제2기판부(100b)의 제1유전체(110b) 및 제2유전체(120b) 중 어느 하나와, 제3기판부(100c)의 제1유전체(110c) 및 제2유전체(120c) 중 어느 하나가 일체로 형성될 수 있다.
예컨대, 제1기판부(100a)는 제2유전체(120a)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(110a)가 적층되고, 제1유전체(110a)의 저면에 제1신호라인(S1)과 제1그라운드 레이어(130a)가 형성되며, 제1유전체(110a)의 평면에는 제2그라운드 레이어(140a)가 적층되며, 제2유전체(120a)의 저면에 제3그라운드 레이어(150a)가 형성된 구조로 이루어질 수 있다.
반면에, 제2기판부(100b)와 제3기판부(100c)는 제2그라운드 레이어(140b, 140c), 각각의 신호라인(S2, S3)이 형성된 제1유전체(110b, 110c), 제1그라운드 레이어(130b, 130c), 제2유전체(120b, 120c) 및 제3그라운드 레이어(150b, 150c)가 순차적으로 적층되어, 도 7을 참조하여 설명한 제2기판부(100b) 및 제3기판부(100c)의 구조와 동일하게 형성된다.
즉, 제1기판부(100a)가 다른 기판부(100b, 100c)와 달리 역순으로 적층되어 다른 기판부(100b, 100c)가 뒤집어진 구조로 형성되며, 이때, 제1기판부(100a)의 제1유전체(110a)와 제2기판부(100b)의 제2유전체(120b)와 제3기판부(100c)의 제2유전체(120c)가 일체로 형성되고, 제1기판부(100a)의 제2유전체(120a)와 제2기판부(100b)의 제1유전체(110b)와 제3기판부(100c)의 제1유전체(110c)가 일체로 형성된다.
또한, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(150b)와 제3기판부(100c)의 제3그라운드 레이어(150c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(150a)와 제2기판부(100b)의 제2그라운드 레이어(140b)와 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성된다.
그리고, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
한편, 도 9에 도시된 바와 같이, 제2기판부(100b)가 다른 기판부(100a, 100c)와 달리 역순으로 적층되어 다른 기판부(100a, 100c)가 뒤집어진 구조로 형성될 수도 있다.
제1기판부(100a)와 제3기판부(100c)는 제2그라운드 레이어(140a, 140c), 각각의 신호라인(S1, S3)이 형성된 제1유전체(110a, 110c), 제1그라운드 레이어(130a, 130c), 제2유전체(120a, 120c) 및 제3그라운드 레이어(150a, 150c)가 순차적으로 적층되어, 도 7을 참조하여 설명한 제1기판부(100a) 및 제3기판부(100c)의 구조와 동일하게 형성된다.
제2기판부(100b)는 제2그라운드 레이어(140b), 제2신호라인(S2)이 형성된 제1유전체(110b), 제1그라운드 레이어(130b), 제2유전체(120b) 및 제3그라운드 레이어(150b)가 역순으로 적층되어, 도 4를 참조하여 설명한 제2기판부(100b)의 구조와 동일하게 형성된다.
이때, 제1기판부(100a)의 제1유전체(110a)와 제2기판부(100b)의 제2유전체(120b)와 제3기판부(100c)의 제1유전체(110c)가 일체로 형성되고, 제1기판부(100a)의 제2유전체(120a)와 제2기판부(100b)의 제1유전체(110b)와 제3기판부(100c)의 제2유전체(120c)가 일체로 형성된다.
또한, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(150b)와 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(150a)와 제2기판부(100b)의 제2그라운드 레이어(140b)와 제3기판부(100c)의 제3그라운드 레이어(150c)가 일체로 형성된다.
그리고, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있으며, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
그리고, 도 10에 도시된 바와 같이, 제3기판부(100c)가 다른 기판부(100a, 100b)와 달리 역순으로 적층되어 다른 기판부(100a, 100b)가 뒤집어진 구조로 형성될 수도 있다. 이때, 도 10에 도시된 연성회로기판은, 도 8을 참조하여 설명한 연성회로기판의 구조와 실질적으로 동일하므로, 중복되는 설명은 생략한다.
다만, 제3기판부(100c)가 다른 기판부(100a, 100b)와 달리 역순으로 적층될 경우, 제1기판부(100a) 및 제2기판부(100b)의 제1유전체(110a, 110b)와 제3기판부(100c)의 제2유전체(120c)가 일체로 형성되고, 제1기판부(100a) 및 제2기판부(100b)의 제2유전체(120a,120b)와 제3기판부(100c)의 제1유전체(110c)가 일체로 형성된다.
그리고, 제1기판부(100a) 및 제2기판부(100b)의 제2그라운드 레이어(140a, 140b)와 제3기판부(100c)의 제3그라운드 레이어(140c)가 일체로 형성되고, 제1기판부(100a) 및 제2기판부(100b)의 제3그라운드 레이어(150a, 150b)와 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성된다.
또한, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있으며, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
또한, 도 11에 도시된 바와 같이, 3개의 기판부(100a, 100b, 100c) 중 2개의 기판부(100a, 100c)가 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.
예컨대, 제1기판부(100a)와 제3기판부(100c)는 제2그라운드 레이어(140a, 140c), 각각의 신호라인(S1, S3)이 형성된 제1유전체(110a, 110c), 제1그라운드 레이어(130a, 130c), 제2유전체(120a, 120c) 및 제3그라운드 레이어(150a, 150c)가 역순으로 적층되어, 도 8을 참조하여 설명한 제1기판부(100a) 및 도 10을 참조하여 설명한 제3기판부(100c)의 구조와 동일하게 형성될 수 있다.
반면에, 제2기판부(100b)는 제2그라운드 레이어(140b), 제2신호라인(S2)이 형성된 제1유전체(110b), 제1그라운드 레이어(130b), 제2유전체(120b) 및 제3그라운드 레이어(150b)가 순차적으로 적층되어, 도 7을 참조하여 설명한 제2기판부(100b)의 구조와 동일하게 형성된다.
이 경우, 제1기판부(100a)의 제1유전체(110a), 제2기판부(100b)의 제2유전체(120b) 및 제3기판부(100c)의 제1유전체(110c)가 일체로 형성되고, 제1기판부(100a)의 제2유전체(120a), 제2기판부(100b)의 제1유전체(110b) 및 제3기판부(100c)의 제2유전체(120c)가 일체로 형성된다.
그리고, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(150b)와 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(150a)와 제2기판부(100b)의 제2그라운드 레이어(140b)와 제3기판부(100c)의 제3그라운드 레이어(150c)가 일체로 형성된다.
또한, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있으며, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
한편, 도 12에 도시된 바와 같이, 본 발명의 제 5실시예에 따른 연성회로기판은, 3개의 기판부(100a, 100b, 100c) 중에서 적어도 하나가 뒤집어진 구조로 형성될 경우, 각 기판부(100a, 100b, 100c)의 제1유전체(110a, 110b, 110c)를 마주보는 제2유전체(120a, 120b, 120c)의 면에서 제1그라운드 레이어(130a, 130b, 130c)와 동일한 형상을 갖는 한 쌍의 제4그라운드 레이어(160a, 160b, 160c)가 더 형성될 수도 있다.
이때, 제1기판부(100a)의 제1그라운드 레이어(130a)와 제2기판부(100b)의 제4그라운드 레이어(160b)가 일체로 형성되고, 제1기판부(100a)의 제4그라운드 레이어(160a)와 제2기판부(100b)의 제1그라운드 레이어(130b)가 일체로 형성될 수 있다.
아울러, 제2기판부(100b)의 제1그라운드 레이어(130b)와 제3기판부(100c)의 제4그라운드 레이어(160c)가 일체로 형성되고, 제2기판부(100b)의 제4그라운드 레이어(160b) 및 제3기판부(100c)의 제1그라운드 레이어(130c)가 일체로 형성되게 된다.
한편, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c) 및 제3그라운드 레이어(150a, 150b, 150c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제3그라운드 레이어(150a, 150b, 150c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있으며, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
도 13은 본 발명의 제 6실시예에 따른 연성회로기판을 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 제 6실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 3개의 기판부가 수평 방향으로 연결되어 3개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b) 및 제3신호라인(S3)이 형성된 제3기판부(100c)를 포함하여 구성된다.
먼저, 제1기판부(100a)는 제1유전체(110a), 제2유전체(120a), 제1그라운드 레이어(130a), 제2그라운드 레이어(140a), 제3그라운드 레이어(150a) 및 제4그라운드 레이어(160a)를 포함하여 구성된다.
제1기판부(100a)의 제1유전체(110a) 평면에 제1신호라인(S1)이 형성되고, 제1유전체(110a)와 평행하고 제1유전체(110a)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(120a)가 형성된다.
또한, 제1유전체(110a)의 평면에는 제1신호라인(S1)을 사이에 두고 이격된 한 쌍의 제1그라운드 레이어(130a)가 적층되고, 제1유전체(110a)의 저면에 제2그라운드 레이어(140a)가 형성되며, 제2유전체(120a)의 평면에는 제3그라운드 레이어(150a)가 적층되며, 제2유전체(120a)의 저면에 제4그라운드 레이어(160a)가 형성되어 본딩시트(B)를 매개로 제1그라운드 레이어(130a)와 접착된다.
그리고, 제1기판부(100a)의 제2유전체(120a)는 제1유전체(110a)에 비해 상대적으로 얇은 두께로 형성될 수 있으며, 예컨대, 제1유전체(110a)는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 제2유전체(120a)는 0.025㎜ 내지 0.05㎜의 두께를 갖도록 형성된다.
제2기판부(100b)와 제3기판부(100c)는 각각의 신호라인(S2, S3)이 형성된 제1유전체(110b, 110c), 제2유전체(120b, 120c), 제1그라운드 레이어(130b, 130c), 제2그라운드 레이어(140b, 140c), 제3그라운드 레이어(150b, 150c) 및 제4그라운드 레이어(160b, 160c)를 포함하여 구성되며, 유전체와 그라운드 레이어가 제1기판부(100a)와 동일한 순서로 적층됨으로써, 구조적으로 제1기판부(100a)와 동일하게 형성될 수 있다.
이 경우에도, 제1기판부(100a)와 제2기판부(100b) 및 제3기판부(100c)를 포함하는 3개의 기판부가 서로 연결되어 일체로 형성될 수 있고, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제1유전체(110a, 110b, 110c)가 일체로 형성되며, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제2유전체(120a, 120b, 120c)가 일체로 형성된다.
또한, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제2그라운드 레이어(140a, 140b, 140c)가 일체로 형성되고, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)의 제3그라운드 레이어(150a, 150b, 150c)가 일체로 형성된다.
그리고, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(110a, 110b, 110c), 제2유전체(120a, 120b, 120c), 제1그라운드 레이어(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c), 제3그라운드 레이어(150a, 150b, 150c) 및 제4그라운드 레이어(160a, 160b, 160c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(130a, 130b, 130c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.
또한, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.
도 14 및 도 15는 본 발명의 제 7실시예에 따른 연성회로기판과 그 변형예를 설명하기 위한 도면이다.
먼저, 도 14를 참조하면, 본 발명의 제 7실시예에 따른 연성회로기판은, 수평 방향으로 연결되어 2개의 신호라인을 갖는 2개의 기판부의 평면 또는 저면에 동일한 구조를 갖는 2개의 기판부를 접착시켜 4개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b), 제3신호라인(S3)이 형성된 제3기판부(100c) 및 제4신호라인(S4)이 형성된 제4기판부(100d)를 포함하여 구성될 수 있다.
여기서, 제1기판부(100a)와 제2기판부(100b)는, 제2그라운드 레이어(140a, 140b), 각각의 신호라인(S1, S2)이 형성된 제1유전체(110a, 110b), 제1그라운드 레이어(130a, 130b), 제2유전체(120a, 120b) 및 제3그라운드 레이어(150a, 150b)가 순차적으로 적층되어, 도 1 및 도 2를 참조하여 설명한 제1기판부(100a) 및 제2기판부(100b)의 구조와 동일하게 형성될 수 있다.
그리고, 제3기판부(100c)와 제4기판부(100d)의 경우에도, 제2그라운드 레이어(140c, 140d), 각각의 신호라인(S3, S4)이 형성된 제1유전체(110c, 110d), 제1그라운드 레이어(130c, 130d), 제2유전체(120c, 120d) 및 제3그라운드 레이어(150c, 150d)가 순차적으로 적층되어, 전술한 제1기판부(100a) 및 제2기판부(100b)의 구조와 동일하게 형성된다.
또한, 제3기판부(100a)와 제4기판부(100b)는, 본딩시트(B)를 매개로 제1기판부(100a) 및 제2기판부(100b)의 저면에 접착될 수 있다.
한편, 도 15에 도시된 바와 같이, 본 발명의 제 7실시예에 따른 연성회로기판은, 도 6을 참조하여 설명한 본 발명의 제 3실시예에 따른 연성회로기판의 제1기판부(100a) 및 제2기판부(100b)와 동일하게, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 형성하고, 이와 동일한 구조로 형성되고 제3신호라인(S3)이 형성된 제3기판부(100c) 및 제4신호라인(S4)이 형성된 제4기판부(100d)를 본딩시트(B)를 매개로 접착시켜 4개의 신호라인(S1, S2, S3, S4)을 갖는 하나의 기판이 형성될 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
100a : 제1기판부
100b : 제2기판부
100c : 제3기판부
110a, 110b, 110c : 제1유전체
120a, 120b, 120c : 제2유전체
130a, 130b, 130c : 제1그라운드 레이어
140a, 140b, 140c : 제2그라운드 레이어
150a, 150b, 150c : 제3그라운드 레이어
160a, 160b, 160c : 제4그라운드 레이어
S1 : 제1신호라인
S2 : 제2신호라인
S3 : 제3신호라인

Claims (21)

  1. 신호라인이 평면에 형성된 제1유전체;
    상기 제1유전체의 평면과 마주보는 제2유전체;
    상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어;
    상기 제1유전체의 저면에 형성되는 제2그라운드 레이어; 및
    상기 제2유전체의 평면에 적층되는 제3그라운드 레이어;를 포함하는 기판부를 복수로 포함하되,
    상기 복수의 기판부는, 수평 방향으로 연결되어 하나의 기판을 형성하는 것을 특징으로 하는 연성회로기판.
  2. 제 1항에 있어서,
    상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고,
    상기 2개의 기판부는,
    상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 동일한 순서로 적층된 것을 특징으로 하는 연성회로기판.
  3. 제 2항에 있어서,
    상기 기판은 상기 제1기판부의 제1유전체 및 상기 제2기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 상기 제2기판부의 제2유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  4. 제 2항에 있어서,
    상기 2개의 기판부는,
    상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함하는 것을 특징으로 하는 연성회로기판.
  5. 제 4항에 있어서,
    상기 제2유전체는 상기 제1유전체 보다 상대적으로 얇은 두께로 형성된 것을 특징으로 하는 연성회로기판.
  6. 제 5항에 있어서,
    상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고,
    상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성되는 것을 특징으로 하는 연성회로기판.
  7. 제 1항에 있어서,
    상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고,
    상기 2개의 기판부 중 하나는,
    상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 역순으로 적층된 것을 특징으로 하는 연성회로기판.
  8. 제 7항에 있어서,
    상기 기판은 상기 제1기판부의 제1유전체 및 상기 제2기판부의 제2유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 상기 제2기판부의 제1유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  9. 제 7항에 있어서,
    상기 제1기판부 및 상기 제2기판부는,
    상기 제2유전체의 상기 제1유전체를 마주보는 면에서 상기 제1그라운드 레이어와 동일한 형상으로 형성되는 한 쌍의 제4그라운드 레이어;를 더 포함하고,
    상기 제1기판부의 제1그라운드 레이어와 상기 제2기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제1기판부의 제4그라운드 레이어와 상기 제2기판부의 제1그라운드 레이어가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  10. 제 1항에 있어서,
    상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고,
    상기 3개의 기판부는,
    상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 동일한 순서로 적층된 것을 특징으로 하는 연성회로기판.
  11. 제 10항에 있어서,
    상기 기판은 상기 제1기판부의 제1유전체, 상기 제2기판부의 제1유전체 및 상기 제3기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체, 상기 제2기판부의 제2유전체 및 상기 제3기판부의 제2유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  12. 제 10항에 있어서,
    상기 3개의 기판부는,
    상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함하는 것을 특징으로 하는 연성회로기판.
  13. 제 12항에 있어서,
    상기 제2유전체는 상기 제1유전체 보다 상대적으로 얇은 두께로 형성된 것을 특징으로 하는 연성회로기판.
  14. 제 13항에 있어서,
    상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고,
    상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성되는 것을 특징으로 하는 연성회로기판.
  15. 제 1항에 있어서,
    상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고,
    상기 3개의 기판부 중 적어도 하나는,
    상기 제1유전체, 상기 제2유전체, 상기 제1그라운드 레이어, 상기 제2그라운드 레이어 및 상기 제3그라운드 레이어가 역순으로 적층된 것을 특징으로 하는 연성회로기판.
  16. 제 15항에 있어서,
    상기 기판은 상기 제1기판부의 제1유전체 및 제2유전체 중 어느 하나와, 상기 제2기판부의 제1유전체 및 제2유전체 중 어느 하나와, 상기 제3기판부의 제1유전체 및 제2유전체 중 어느 하나가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  17. 제 15항에 있어서,
    상기 제1기판부 내지 상기 제3기판부는,
    상기 제2유전체의 상기 제1유전체를 마주보는 면에서 상기 제1그라운드 레이어와 동일한 형상으로 형성되는 한 쌍의 제4그라운드 레이어;를 더 포함하고,
    상기 제1기판부의 제1그라운드 레이어와 상기 제2기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제1기판부의 제4그라운드 레이어와 상기 제2기판부의 제1그라운드 레이어가 일체로 형성되며, 상기 제2기판부의 제1그라운드 레이어와 상기 제3기판부의 제4그라운드 레이어가 일체로 형성되고, 상기 제2기판부의 제4그라운드 레이어 및 상기 제3기판부의 제1그라운드 레이어가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
  18. 제 1항 내지 제 17항 중 어느 한 항에 있어서,
    상기 제2그라운드 레이어 및 상기 제3그라운드 레이어는,
    판재 형상이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상이거나, 복수 개의 그라운드 홀이 형성된 형상이거나, 메쉬 형상인 것을 특징으로 하는 연성회로기판.
  19. 제 1항 내지 제 17항 중 어느 한 항에 있어서,
    상기 복수의 기판부에는,
    각각의 신호라인과 평행하게 이격된 가상의 라인 상에 나열되는 복수의 비아홀이 형성되고, 신호라인들의 사이에서 대면하는 2개의 비아홀 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜인 것을 특징으로 하는 연성회로기판.
  20. 제 1항에 있어서,
    상기 기판은 제1기판부, 제2기판부, 제2기판부 및 제2기판부를 포함하는 4개의 기판부로 구성되고,
    상기 4개의 기판부는,
    상기 제1기판부와 상기 제2기판부가 수평 방향으로 연결되고,
    상기 제3기판부와 상기 제4기판부가 수평 방향으로 연결되어 본딩시트를 매개로 상기 제1기판부 및 상기 제2기판부의 저면에 접착되는 것을 특징으로 하는 연성회로기판.
  21. 제 20항에 있어서,
    상기 4개의 기판부는,
    상기 제2유전체의 저면에 형성되는 제4그라운드 레이어;를 더 포함하는 것을 특징으로 하는 연성회로기판.
KR1020170001500A 2017-01-04 2017-01-04 연성회로기판 KR102677047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170001500A KR102677047B1 (ko) 2017-01-04 연성회로기판
CN201721767075.8U CN207802499U (zh) 2017-01-04 2017-12-15 柔性电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170001500A KR102677047B1 (ko) 2017-01-04 연성회로기판

Publications (2)

Publication Number Publication Date
KR20180080612A true KR20180080612A (ko) 2018-07-12
KR102677047B1 KR102677047B1 (ko) 2024-06-20

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040790B1 (ko) * 2019-05-17 2019-11-27 주식회사 디케이티 무선통신용 연성회로기판
KR20210064083A (ko) * 2019-11-22 2021-06-02 이글 테크놀로지, 엘엘씨 인터페이스 보드 및 신호 비아를 갖는 aom 시스템 및 관련 방법
WO2021246585A1 (ko) * 2020-06-02 2021-12-09 (주)누리텔레콤 연성 회로 기판 및 이를 이용한 멀티밴드 안테나 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040790B1 (ko) * 2019-05-17 2019-11-27 주식회사 디케이티 무선통신용 연성회로기판
KR20210064083A (ko) * 2019-11-22 2021-06-02 이글 테크놀로지, 엘엘씨 인터페이스 보드 및 신호 비아를 갖는 aom 시스템 및 관련 방법
WO2021246585A1 (ko) * 2020-06-02 2021-12-09 (주)누리텔레콤 연성 회로 기판 및 이를 이용한 멀티밴드 안테나 장치

Also Published As

Publication number Publication date
CN207802499U (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
JP6750738B2 (ja) アンテナモジュールおよび通信装置
KR20180080611A (ko) 연성회로기판
US9692100B2 (en) Multi-layer resin substrate having grounding conductors configured to form triplate line sections and microstrip sections
JP2006024618A (ja) 配線基板
EP2503858B1 (en) Diplexer circuit and method of manufacturing a printed circuit board therefor
EP3780259B1 (en) Transition structure and multilayer transition structure for millimeter wave
WO2016203842A1 (ja) 電子機器、およびアンテナ素子
US20110114380A1 (en) Electromagnetic bandgap structure and printed circuit board comprising the same
US10483621B2 (en) Antenna and wireless communications assembly
US11612053B2 (en) Circuit board and electronic device
JP2016502262A (ja) 電子装置及びランド・グリッド・アレイモジュール
JP6002083B2 (ja) 多層配線基板
US11502403B2 (en) Antenna design on printed circuit board
KR102455653B1 (ko) 고주파 전송선로
KR20180080612A (ko) 연성회로기판
KR20100005616A (ko) 손실 개선을 위한 ｒｆ 전송 선로
JP2015159372A (ja) 伝送線路構造体、筐体および電子装置
KR102677047B1 (ko) 연성회로기판
US20050167797A1 (en) Structure package
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
KR102677048B1 (ko) 연성회로기판
US8725095B2 (en) Planar inverted-F antennas, and modules and systems in which they are incorporated
US10153548B1 (en) Wireless communications assembly with integrated active phased-array antenna
KR20180080613A (ko) 연성회로기판
US7817438B2 (en) Transceiver module and PCB structure thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant