KR20180080613A

KR20180080613A - 연성회로기판

Info

Publication number: KR20180080613A
Application number: KR1020170001501A
Authority: KR
Inventors: 김상필; 구황섭; 김현제; 정희석
Original assignee: 주식회사 기가레인
Priority date: 2017-01-04
Filing date: 2017-01-04
Publication date: 2018-07-12
Also published as: CN207603990U

Abstract

본 발명은 연성회로기판에 관한 것이다.
또한, 본 발명은 제3유전체; 신호라인이 평면에 형성되고, 상기 제3유전체의 평면과 마주보는 제1유전체; 상기 제1유전체의 평면과 마주보는 제2유전체; 상기 제3유전체의 저면에 형성되는 제2그라운드 레이어; 상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어; 상기 제1유전체의 저면에 형성되는 제4그라운드 레이어; 및 상기 제2유전체의 평면에 적층되는 제3그라운드 레이어;를 포함하는 기판부를 복수로 포함하되, 상기 복수의 기판부는, 수평 방향으로 연결되어 하나의 기판을 형성하는 효율적인 적층 구조를 제공할 수 있다.

Description

연성회로기판{Flexible printed circuit board}

본 발명은 연성회로기판에 관한 것이다.

일반적으로, 핸드폰 등 무선단말기기에는 RF(Radio Frequency) 신호선로가 구비되는데, 종래의 RF 신호선로는 동축 케이블 형태로 장착되었으나, 동축 케이블 형태로 장착될 경우 무선단말기기 내에서 공간 활용성이 저하되기 때문에 근래 들어 연성회로기판이 사용되는 것이 일반적이다.

한편, 적어도 두 개의 RF 신호를 이용하여 고속으로 데이터를 전송할 수 있는 멀티밴드 기술의 발달로 인해, 최근의 무선단말기기는 복수 개의 RF 신호선로가 사용되고 있다. 즉, 복수 개의 연성회로기판이 무선단말기기의 내부에 장착되면서 공간 활용성이 다시 저하되는 문제점이 발생된다.

특히, 무선단말기기의 소형화 추세로 인해 무선단말기기의 내부 공간이 더 협소해지고 있으므로, 복수 개의 RF 신호선로를 하나의 기판에 형성할 수 있는 효율적인 적층 구조가 요구되고 있는 실정이다.

덧붙여, 연성회로기판은 신호 송신단 최적 임피던스가 약 33Ω이고, 신호 수신단 최적 임피던스는 약 75Ω이므로, 신호 송수신단 모두를 고려하여 약 50Ω의 특성 임피던스를 갖도록 설계되고 있다.

이러한, 연성회로기판에 외부 신호가 유입되면, 상술한 특성 임피던스가 기준치인 50Ω을 벗어나게 되어 신호 전송 효율에 악영향을 미칠 수 있으므로, 복수 개의 RF 신호선로를 하나의 기판에 형성하고자 할 경우에는, 외부 신호를 차폐할 수 있음은 물론이고, 특성 임피던스를 기준치(50Ω)로 설계할 수 있는 효율적인 적층 구조가 필요한 실정이다.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 특성 임피던스를 설계하기 용이하고 외부 신호를 차폐함과 동시에, 복수의 신호라인을 형성할 수 있는 효율적인 적층 구조를 갖는 연성회로기판을 제공하는데 그 목적이 있다.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기와 같은 목적을 달성하기 위한 본 발명은 제3유전체; 신호라인이 평면에 형성되고, 상기 제3유전체의 평면과 마주보는 제1유전체; 상기 제1유전체의 평면과 마주보는 제2유전체; 상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어; 상기 제3유전체의 저면에 형성되는 제2그라운드 레이어; 상기 제2유전체의 평면에 적층되는 제3그라운드 레이어; 및 상기 제1유전체의 저면에 형성되는 제4그라운드 레이어;를 포함하는 기판부를 복수로 포함하되, 상기 복수의 기판부는, 수평 방향으로 연결되어 하나의 기판을 형성하는 것을 특징으로 하는 연성회로기판을 제공한다.

바람직한 실시예에 있어서, 상기 제3유전체가, 상기 제1유전체 및 상기 제2유전체에 비해 상대적으로 두껍게 형성된다.

바람직한 실시예에 있어서, 상기 제1유전체가, 상기 제3유전체 및 상기 제2유전체에 비해 상대적으로 두껍게 형성된다.

바람직한 실시예에 있어서, 상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고, 상기 2개의 기판부는, 상기 제1유전체 내지 상기 제3유전체와, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 동일한 순서로 적층된다.

바람직한 실시예에 있어서, 상기 기판은, 상기 제1기판부와 상기 제2기판부의 제3유전체가 일체로 형성되고, 상기 제1기판부와 상기 제2기판부의 제1유전체가 일체로 형성되며, 상기 제1기판부와 상기 제2기판부의 제2유전체가 일체로 형성된다.

바람직한 실시예에 있어서, 상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고, 상기 3개의 기판부는, 상기 제1유전체 내지 상기 제3유전체와, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 동일한 순서로 적층된다.

바람직한 실시예에 있어서, 상기 기판은, 상기 제1기판부 내지 상기 제3기판부의 제3유전체가 일체로 형성되고, 상기 제1기판부 내지 상기 제3기판부의 제1유전체가 일체로 형성되며, 상기 제1기판부 내지 상기 제3기판부의 제2유전체가 일체로 형성된다.

바람직한 실시예에 있어서, 상기 제3유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 상기 제1유전체 및 상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성된다.

바람직한 실시예에 있어서, 상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고, 상기 2개의 기판부 중 하나는, 상기 제1유전체 내지 상기 제3유전체, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 역순으로 적층된다.

바람직한 실시예에 있어서, 상기 기판은, 상기 제1기판부 및 상기 제2기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제3유전체 및 제2유전체 중 어느 하나와, 상기 제2기판부의 제3유전체 및 제2유전체 중 어느 하나가 일체로 형성된다.

바람직한 실시예에 있어서, 상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고, 상기 3개의 기판부 중 적어도 하나는, 상기 제1유전체 내지 상기 제3유전체, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 역순으로 적층된다.

바람직한 실시예에 있어서, 상기 기판은, 상기 제1기판부 내지 상기 제3기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 제3유전체 중 어느 하나와, 상기 제2기판부의 제2유전체 및 제3유전체 중 어느 하나와, 상기 제3기판부의 제2유전체 및 제3유전체 중 어느 하나가 일체로 형성된다.

바람직한 실시예에 있어서, 상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 상기 제2유전체 및 상기 제3유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성된다.

바람직한 실시예에 있어서, 상기 제2그라운드 레이어, 상기 제3그라운드 레이어 및 상기 제4그라운드 레이어는, 판재 형상이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상이거나, 복수 개의 그라운드 홀이 형성된 형상이거나, 메쉬 형상이다.

바람직한 실시예에 있어서, 상기 제4그라운드 레이어는, 상기 제1그라운드 레이어와 동일한 형상을 가지도록 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상이다.

바람직한 실시예에 있어서, 상기 복수의 기판부에는, 각각의 신호라인과 평행하게 이격된 가상의 라인 상에 나열되는 복수의 비아홀이 형성되고, 신호라인들의 사이에서 대면하는 2개의 비아홀 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜이다.

전술한 과제해결 수단에 의해 본 발명은 복수의 신호라인이 형성된 연성회로기판을 제조할 수 있는 효율적인 적층 구조를 제공할 수 있다.

또한, 본 발명은 연성회로기판의 특성 임피던스를 사전에 설정된 기준치로 설계하기 용이한 효과가 있다.

또한, 본 발명은 각각의 신호라인으로 유입될 수 있는 외부 신호를 효율적으로 차폐할 수 있는 효과가 있다.

도 1 내지 도 4는 본 발명의 일실시예에 따른 연성회로기판의 기판부를 설명하기 위한 도면.
도 5의 (a) 내지 (d)는 연성회로기판에 적용되는 그라운드 레이어를 설명하기 위한 도면.
도 6은 본 발명의 제 1실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 7은 본 발명의 제 2실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 8은 본 발명의 제 3실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 9는 제 3실시예에 따른 연성회로기판의 변형예를 설명하기 위한 도면.
도 10은 본 발명의 제 4실시예에 따른 연성회로기판을 설명하기 위한 도면.
도 11 내지 도 16은 제 4실시예에 따른 연성회로기판의 변형예를 설명하기 위한 도면.

하기의 설명에서 본 발명의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.

먼저, 본 발명의 일실시예에 따른 연성회로기판은 효율적인 적층 구조를 제공함으로써, 하나의 기판에 복수의 신호라인을 형성할 수 있고, 연성회로기판의 특성 임피던스를 기준치(50Ω)로 설계하기 용이하며, 그 제조 과정이 간소화되고, 제조 시간이 단축될 수 있게 한 것이다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도 1 내지 도 16을 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.

도 1 내지 도 4는 본 발명의 일실시예에 따른 연성회로기판의 기판부를 설명하기 위한 도면이고, 도 5의 (a) 내지 (d)는 연성회로기판에 적용되는 그라운드 레이어를 설명하기 위한 도면이다.

도 1 내지 도 5를 참조하면, 본 발명의 일실시예에 따른 연성회로기판은, 신호라인이 형성된 기판부(100)를 포함하여 구성된다.

여기서, 본 발명의 일실시예에 따른 연성회로기판의 기판부(100)는 복수 개로 구비되어 수평 방향으로 연결됨으로써, 하나의 기판을 형성하게 된다. 이하에서는, 기판부(100) 자체의 기본적인 구조를 먼저 설명하고, 그 다음에 복수의 기판부가 연결되어 기판을 형성하는 다양한 실시 형태를 설명하기로 한다.

기판부(100)는 제3유전체(110), 제1유전체(120), 제2유전체(130), 제2그라운드 레이어(140), 제1그라운드 레이어(150), 제4그라운드 레이어(160) 및 제3그라운드 레이어(170)를 포함하여 구성될 수 있다.

그리고, 기판부(100)에는 제3유전체(110)가 구비되고, 제3유전체(110)와 평행하게 제3유전체(110)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(120)가 형성되며, 제3유전체(110) 및 제1유전체(120)와 평행하고 제1유전체(120)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(130)가 형성된다.

또한, 제1유전체(120)의 평면에 신호라인(S)이 형성됨과 동시에 그 신호라인(S)을 사이에 두고 소정 간격만큼 이격된 한 쌍의 제1그라운드 레이어(150)가 적층되고, 제3유전체(110)의 저면에 제2그라운드 레이어(140)가 형성되며, 제1유전체(120)의 저면에 제4그라운드 레이어(160)가 형성되고, 제2유전체(130)의 평면에는 제3그라운드 레이어(170)가 적층된다.

여기서, 제1그라운드 레이어(150)는 본딩시트(B)를 매개로 제2유전체(130)에 접착되고, 제4그라운드 레이어(160)는 본딩시트(B)를 매개로 제3유전체(110)에 접착될 수 있다.

한편, 제1유전체(120), 제2유전체(130) 및 제3유전체(110)가 모두 동일한 두께로 형성될 수도 있으나, 기판의 특성 임피던스를 기준치(50Ω)로 설계하기 위해서는 제1유전체(120), 제2유전체(130) 및 제3유전체(110) 중 적어도 하나의 두께를 조절함이 바람직하다.

예컨대, 도 3에 도시된 바와 같이, 제2그라운드 레이어(140), 제3유전체(110), 제4그라운드 레이어(160), 제1유전체(120), 제1그라운드 레이어(150), 제2유전체(130) 및 제3그라운드 레이어(170)가 순차적으로 적층된 구조로 기판부(100)를 형성하되, 3개의 유전체(110, 120, 130) 중 가장 하단에 위치한 제3유전체(110)의 두께가 제1유전체(120) 및 제2유전체(130)에 비해 상대적으로 두껍게 형성될 수 있다.

이때, 제3유전체(110)는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 제1유전체(120) 및 제2유전체(130)는 0.025㎜ 내지 0.05㎜의 두께로 형성될 수 있다.

그리고, 도 4에 도시된 바와 같이, 제2그라운드 레이어(140), 제3유전체(110), 제4그라운드 레이어(160), 제1유전체(120), 제1그라운드 레이어(150), 제2유전체(130) 및 제3그라운드 레이어(170)가 순차적으로 적층된 구조로 기판부(100)를 형성하되, 3개의 유전체(110, 120, 130) 중 가운데에 위치한 제1유전체(120)의 두께가 제3유전체(110) 및 제2유전체(130)에 비해 상대적으로 두껍게 형성될 수도 있다.

이 경우, 제1유전체(120)는 0.05㎜ 내지 0.1㎜의 두께로 형성되고, 제3유전체(110) 및 제2유전체(130)는 0.025㎜ 내지 0.05㎜의 두께로 형성될 수 있다.

또한, 도 5에 도시된 바와 같이, 기판부(100)에 각각 형성되는 제2그라운드 레이어(140), 제3그라운드 레이어(170) 및 제4그라운드 레이어(160)는, 판재 형상(a)이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상(b)이거나, 복수 개의 그라운드 홀이 주기적으로 형성된 형상(c)이거나, 메쉬 형상(d)으로 형성될 수 있다.

특히, 제4그라운드 레이어(160)의 경우에는 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상(b)을 갖는 제1그라운드 레이어(150)와 동일한 형상으로 형성될 수 있다.

이하에서는, 복수의 기판부가 연결되어 하나의 기판을 형성하는 다양한 실시 형태에 대해 설명한다.

도 6은 본 발명의 제 1실시예에 따른 연성회로기판을 설명하기 위한 도면이다.

도 6을 참조하면, 본 발명의 제 1실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 2개의 기판부가 수평 방향으로 연결되어 2개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 포함하여 구성된다.

먼저, 제1기판부(100a)는 제3유전체(110a), 제1유전체(120a), 제2유전체(130a), 제2그라운드 레이어(140a), 제1그라운드 레이어(150a), 제4그라운드 레이어(160a) 및 제3그라운드 레이어(170a)를 포함하여 구성된다.

제1기판부(100a)는 제3유전체(110a)와 평행하고 제3유전체(110a)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(120a)가 형성되고, 제3유전체(110a) 및 제1유전체(120a)와 평행하고 제1유전체(120a)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(130a)가 형성된다.

제1기판부(100a)는 제1유전체(120a)의 평면에 제1신호라인(S1)이 형성됨과 동시에 제1신호라인(S1)을 사이에 두고 소정 간격만큼 이격된 한 쌍의 제1그라운드 레이어(150a)가 적층되고, 제3유전체(110a)의 저면에는 제2그라운드 레이어(140a)가 형성되며, 제1유전체(120a)의 저면에 제4그라운드 레이어(160a)가 형성되고, 제2유전체(130a)의 평면에는 제3그라운드 레이어(170a)가 적층된다.

그리고, 본딩시트(B)를 매개로, 제4그라운드 레이어(160a)와 제3유전체(110a)가 접착되고, 제1그라운드 레이어(150a)와 제2유전체(130a)가 접착된다.

또한, 제1기판부(100a)의 제1유전체(120a), 제2유전체(130a) 및 제3유전체(110a) 중에서 제3유전체(110a)의 두께가 가장 두껍게 형성되고, 제1유전체(120a) 및 제2유전체(130a)는 서로 동일하며 제3유전체(110a)에 비해 상대적으로 얇은 두께로 형성된다.

제2기판부(100b)는 제3유전체(110b), 제2신호라인(S2)이 형성된 제1유전체(120b), 제2유전체(130b), 제2그라운드 레이어(140b), 제1그라운드 레이어(150b), 제4그라운드 레이어(160b) 및 제3그라운드 레이어(170b)를 포함하여 구성되고, 전술한 제1기판부(100a)와 동일한 순서로 제1유전체(120b) 내지 제3유전체(110b)와, 제1그라운드 레이어(150b) 내지 제4그라운드 레이어(160b)가 적층됨으로써, 구조적으로 제1기판부(100a)와 동일하게 형성될 수 있다.

그리고, 제1기판부(100a)의 좌측 또는 우측으로 제2기판부(100b)의 일측이 연결되어 일체로 형성되어 각 기판부(100a, 100b)의 제3유전체(110a, 110b)가 일체로 형성되고, 각 기판부(100a, 100b)의 제1유전체(120a, 120b)가 일체로 형성되며, 각 기판부(100a, 100b)의 제2유전체(130a, 130b)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)와 제2기판부(100b)에 각각 적층되는 그라운드 레이어들의 경우에도 일체로 형성될 수 있는데, 특히, 제2그라운드 레이어(140a, 140b)가 일체로 형성되고, 제3그라운드 레이어(170a, 170b)가 일체로 형성될 수 있다.

한편, 제1기판부(100a)와 제2기판부(100b)에는, 제1유전체(120a, 120b) 내지 제3유전체(110a, 110b), 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수도 있다.

그리고, 비아홀(VH)은 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

도 7은 본 발명의 제 2실시예에 따른 연성회로기판을 설명하기 위한 도면이다.

도 7을 참조하면, 본 발명의 제 2실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 3개의 기판부가 수평 방향으로 연결되어 3개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b) 및 제3신호라인(S3)이 형성된 제3기판부(100c)를 포함하여 구성된다.

제1기판부(100a)와 제2기판부(100b)는 제3유전체(110a, 110b), 제1유전체(120a, 120b), 제2유전체(130a, 130b), 제2그라운드 레이어(140a, 140b), 제1그라운드 레이어(150a, 150b), 제4그라운드 레이어(160a, 160b) 및 제3그라운드 레이어(170a, 170b)를 포함하여 구성될 수 있다.

그리고, 제1기판부(100a)와 제2기판부(100b)는 제2그라운드 레이어(140a, 140b), 제3유전체(110a, 110b), 제4그라운드 레이어(160a, 160b), 각각의 신호라인(S1, S2)이 형성된 제1유전체(120a, 120b), 제1그라운드 레이어(150a, 150b), 제2유전체(130a, 130b) 및 제3그라운드 레이어(170a, 170b)가 순차적으로 적층됨으로써, 도 6을 참조하여 설명한 제1기판부(100a) 및 제2기판부(100b)의 구조와 동일하게 형성될 수 있다.

제3기판부(100c)의 경우에도 제3유전체(110c), 제1유전체(120c), 제2유전체(130c), 제2그라운드 레이어(140c), 제1그라운드 레이어(150c), 제4그라운드 레이어(160c) 및 제3그라운드 레이어(170c)를 포함하여 구성된다.

제3기판부(100c)에는 제3유전체(110c)가 형성되고, 제3유전체(110c)와 평행하게 제3유전체(110c)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(120c)가 형성되며, 제3유전체(110c) 및 제1유전체(120c)와 평행하고 제1유전체(120c)의 평면과 마주보며 일정 간격 이격된 위치에 제2유전체(130c)가 형성된다.

그리고, 제1유전체(120c)의 평면에 제3신호라인(S3)이 형성됨과 동시에 제3신호라인(S3)을 사이에 두고 소정 간격만큼 이격된 한 쌍의 제1그라운드 레이어(150c)가 적층되고, 제3유전체(110c)의 저면에 제2그라운드 레이어(140c)가 형성되며, 제2유전체(130c)의 평면에는 제3그라운드 레이어(170c)가 적층되고, 제1유전체(120c)의 저면에 제4그라운드 레이어(160c)가 형성되며, 본딩시트(B)를 매개로, 제4그라운드 레이어(160c)와 제3유전체(110c)가 접착되고 제1그라운드 레이어(150c)와 제2유전체(130c)가 접착된다.

즉, 제1기판부(100a)와, 제2기판부(100b) 및 제3기판부(100c)는 모두 동일한 순서로 제1유전체(120a, 120b, 120c) 내지 제3유전체(110a, 110b, 110c)와, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)가 적층됨과 아울러, 제3유전체(110a, 110b, 110c)의 두께가 가장 두꺼운 구조로 형성될 수 있다.

이와 함께, 제1기판부(100a) 내지 제3기판부(100c)의 제1유전체(120a, 120b, 120c)가 일체로 형성되고, 제1기판부(100a) 내지 제3기판부(100c)의 제2유전체(130a, 130b, 130c)가 일체로 형성되며, 제1기판부(100a) 내지 제3기판부(100c)의 제3유전체(110a, 110b, 110c)가 일체로 형성될 수 있다.

그리고, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)에 각각 적층되는, 제2그라운드 레이어(140a, 140b, 140c)가 일체로 형성되고, 제3그라운드 레이어(170a, 170b, 170c)가 일체로 형성될 수 있다.

또한, 제1기판부(100a) 내지 제3기판부(100c)에는, 제1유전체(120a, 120b, 120c) 내지 제3유전체(110a, 110b, 110c), 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 더 형성될 수 있다.

그리고, 비아홀(VH)은 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되는 형태로 형성될 수 있고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

도 8은 본 발명의 제 3실시예에 따른 연성회로기판을 설명하기 위한 도면이고, 도 9는 제 3실시예에 따른 연성회로기판의 변형예를 설명하기 위한 도면이다.

먼저, 도 8을 참조하면, 본 발명의 제 3실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 2개의 기판부가 수평 방향으로 연결되어 2개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a) 및 제2신호라인(S2)이 형성된 제2기판부(100b)를 포함하여 구성된다.

제1기판부(100a)와 제2기판부(100b)는 제3유전체(110a, 110b), 제1유전체(120a, 120b), 제2유전체(130a, 130b), 제2그라운드 레이어(140a, 140b), 제1그라운드 레이어(150a, 150b), 제4그라운드 레이어(160a, 160b) 및 제3그라운드 레이어(170a, 170b)를 포함하여 구성되고, 도 6을 참조하여 설명한 제1기판부(100a) 및 제2기판부(100b)와 동일한 순서로 제1유전체(120a, 120b) 내지 제3유전체(110a, 110b)와, 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)가 적층된다.

다만, 본 발명의 제 3실시예에 따른 연성회로기판은, 각각의 기판부(100a, 100b)에 형성된 유전체 중에서 제1유전체(120a, 120b)의 두께가 가장 두껍게 형성되고, 제3유전체(110a, 110b) 및 제2유전체(130a, 130b)는 서로 동일한 두께로 형성된다는 점에서, 제3유전체(110a, 110b)가 가장 두꺼운 두께로 형성된 도 6의 연성회로기판과 차이가 있다.

그리고, 각 기판부(100a, 100b)의 제1유전체(120a, 120b)가 일체로 형성되고, 각 기판부(100a, 100b)의 제2유전체(130a, 110b)가 일체로 형성되며, 각 기판부(100a, 100b)의 제3유전체(110a, 110b)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)와 제2기판부(100b)에 각각 적층되는 그라운드 레이어들의 경우에도 일체로 형성될 수 있는데, 특히, 제2그라운드 레이어(140a, 140b)가 일체로 형성될 수 있고, 제3그라운드 레이어(170a, 170b)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)와 제2기판부(100b)에는, 제1유전체(120a, 120b) 내지 제3유전체(110a, 110b), 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)를 관통하는 홀에 전도체가 충진되어, 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)를 전기적으로 연결하는 비아홀(VH)이 형성될 수 있다.

전술한 비아홀(VH)은, 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

한편, 도 9에 도시된 바와 같이, 본 발명의 제 3실시예의 변형예에 따른 연성회로기판은, 전술한 제1기판부(100a)와 제2기판부(100b) 중에서 어느 하나는 유전체와 그라운드 레이어가 다른 기판부에 대해서 역순으로 적층된 구조, 예컨대, 제1기판부(100a) 또는 제2기판부(100b)가 뒤집어진 구조로 형성될 수도 있다.

이 경우, 각 기판부(100a, 100b)에 형성된 제1신호라인(S1) 및 제2신호라인(S2)이 서로 다른 평면에 위치하게 되므로, 제1신호라인(S1) 및 제2신호라인(S2) 간의 신호 간섭이 최소화될 수 있다.

그리고, 제1기판부(100a)와 제2기판부(100b)의 제1유전체(120a, 120b)가 일체로 형성되고, 제1기판부(100a)의 제3유전체(110a)와 제2기판부(100b)의 제2유전체(130b)가 일체로 형성되며, 제1기판부(100a)의 제2유전체(130a)와 제2기판부(100b)의 제3유전체(110b)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(170b)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a)와 제2기판부(100b)의 제2그라운드 레이어(140b)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)와 제2기판부(100b)에는 각각의 신호라인(S1, S2)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b) 내지 제4그라운드 레이어(160a, 160b)를 전기적으로 연결하는 비아홀(VH)이 형성될 수 있다. 그리고, 신호라인들(S1, S2)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

도 10은 본 발명의 제 4실시예에 따른 연성회로기판을 설명하기 위한 도면이고, 도 11 내지 도 16는 제 4실시예에 따른 연성회로기판의 변형예를 설명하기 위한 도면이다.

먼저, 도 10을 참조하면, 본 발명의 제 4실시예에 따른 연성회로기판은, 신호라인이 각각 형성된 3개의 기판부가 수평 방향으로 연결되어 3개의 신호라인을 갖는 하나의 기판을 형성하며, 제1신호라인(S1)이 형성된 제1기판부(100a), 제2신호라인(S2)이 형성된 제2기판부(100b) 및 제3신호라인(S3)이 형성된 제3기판부(100c)를 포함하여 구성된다.

여기서, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)는 제3유전체(110a, 110b, 110c), 제1유전체(120a, 120b, 120c), 제2유전체(130a, 130b, 130c), 제2그라운드 레이어(140a, 140b, 140c), 제1그라운드 레이어(150a, 150b, 150c), 제4그라운드 레이어(160a, 160b, 160c) 및 제3그라운드 레이어(170a, 170b, 170c)를 각각 포함하여 구성되고, 도 8을 참조하여 설명한 제1기판부(100a) 내지 제3기판부(100c)와 동일한 순서로 유전체와 그라운드 레이어가 적층된다.

다만, 본 발명의 제 4실시예에 따른 연성회로기판은, 각각의 기판부(100a, 100b, 100c)에 형성된 유전체 중에서 제1유전체(120a, 120b, 120c)의 두께가 가장 두껍게 형성된다는 점에서, 도 7에 도시된 제 2실시예와 차이가 있다.

그리고, 각 기판부(100a, 100b, 100c)에 구비된, 제1유전체(120a, 120b, 120c)가 일체로 형성되고, 제2유전체(130a, 130b, 130c)가 일체로 형성되며, 제3유전체(110a, 110b, 110c)가 일체로 형성되고, 제2그라운드 레이어(140a, 140b, 140c)가 일체로 형성되며, 제3그라운드 레이어(170a, 170b, 170c)가 일체로 형성될 수 있다.

또한, 제1기판부(100a) 내지 제3기판부(100c)에는 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 형성될 수 있다. 그리고, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

한편, 도 11에서 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c)를 포함하되, 어느 하나의 기판부(100b)는 유전체와 그라운드 레이어가 다른 기판부(100a, 100c)에 대해서 역순으로 적층되어 다른 기판부(100a, 100c)가 뒤집어진 구조로 형성될 수 있다.

예컨대, 제1기판부(100a) 및 제3기판부(100c)는 제2그라운드 레이어(140a, 140c), 제3유전체(110a, 110c), 제4그라운드 레이어(160a, 160c), 각각의 신호라인(S1, S3)이 형성된 제1유전체(120a, 120c), 제1그라운드 레이어(150a, 150c), 제2유전체(130a, 130c) 및 제3그라운드 레이어(170a, 170c)가 순차적으로 적층되어, 도 10을 참조하여 설명한 제1기판부(100a) 및 제3기판부(100c)의 구조와 동일하게 형성된다.

제2기판부(100b)는 제2유전체(130b)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(120b)가 적층되고, 제1유전체(120b)의 평면과 마주보며 일정 간격 이격된 위치에 제3유전체(110b)가 적층된다.

제2기판부(100b)의 제2유전체(130b)의 저면에 제3그라운드 레이어(170b)가 형성되고, 제1유전체(120b)의 평면에 제4그라운드 레이어(160b)가 적층되며, 제1유전체(120b)의 저면에는 제2신호라인(S2)과 제1그라운드 레이어(150b)가 형성되고, 제3유전체(110b)의 평면에 제2그라운드 레이어(140b)가 적층된 구조로 이루어진다.

이때, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)가 일체로 형성되고, 제1기판부(100a) 및 제3기판부(100c)의 제3유전체(110a, 110c)와 제2기판부(100b)의 제2유전체(130b)가 일체로 형성되며, 제1기판부(100a) 및 제3기판부(100c)의 제2유전체(130a, 130c)와 제2기판부(100b)의 제3유전체(110b)가 일체로 형성될 수 있다.

그리고, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(170b) 및 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a)와 제2기판부(100b)의 제2그라운드 레이어(140b) 및 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성될 수 있다.

또한, 제1기판부(100a) 내지 제3기판부(100c)에는 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 형성되며, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

또한, 도 12에서 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 3개의 기판부(100a, 100b, 100c) 중 2개의 기판부(100a, 100c)가 다른 기판부(100b)에 대해서 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.

이 경우, 제1기판부(100a) 및 제3기판부(100c)는 제2유전체(130a, 130c)의 평면과 마주보며 일정 간격 이격된 위치에 제1유전체(120a, 120c)가 적층되고, 제1유전체(120a, 120c)의 평면과 마주보며 일정 간격 이격된 위치에 제3유전체(110a, 110c)가 적층된 구조로 형성된다.

그리고, 제2유전체(130a, 130c)의 저면에 제3그라운드 레이어(170a, 170c)가 형성되고, 제1유전체(120a, 120c)의 평면에 제4그라운드 레이어(160a, 160c)가 적층되며, 제1유전체(120a, 120c)의 저면에는 각각의 신호라인(S1, S3)과 제1그라운드 레이어(150a, 150c)가 형성되고, 제3유전체(110a, 110c)의 평면에 제2그라운드 레이어(140a, 140c)가 적층될 수 있다.

제2기판부(100b)는 제2그라운드 레이어(140b), 제3유전체(110b), 제4그라운드 레이어(160b), 제2신호라인(S2)이 형성된 제1유전체(120b), 제1그라운드 레이어(150b), 제2유전체(130b) 및 제3그라운드 레이어(170b)가 순차적으로 적층되어, 도 10을 참조하여 설명한 제2기판부(100b)의 구조와 동일하게 형성된다.

또한, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)는 일체로 형성되고, 제1기판부(100a) 및 제3기판부(100c)의 제3유전체(110a, 110c)와 제2기판부(100b)의 제2유전체(130b)가 일체로 형성되며, 제1기판부(100a) 및 제3기판부(100c)의 제2유전체(130a, 130c)와 제2기판부(100b)의 제3유전체(110b)가 일체로 형성된다.

이때, 제1기판부(100a)의 제2그라운드 레이어(140a)와 제2기판부(100b)의 제3그라운드 레이어(170b) 및 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a)와 제2기판부(100b)의 제2그라운드 레이어(140b) 및 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성될 수도 있다.

그리고, 제1기판부(100a) 내지 제3기판부(100c)에는 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 형성되며, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

그리고, 도 13에서 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c) 중에서 제3기판부(100c)가 다른 기판부(100a, 100b)에 대해서 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.

이 경우, 제1기판부(100a) 및 제2기판부(100b)는 제2그라운드 레이어(140a, 140b), 제3유전체(110a, 110b), 제4그라운드 레이어(160a, 160b), 각각의 신호라인(S1, S2)이 형성된 제1유전체(120a, 120b), 제1그라운드 레이어(150a, 150b), 제2유전체(130a, 130b) 및 제3그라운드 레이어(170a, 170b)가 순차적으로 적층됨으로써, 도 10을 참조하여 설명한 제1기판부(100a) 및 제2기판부(100b)의 구조와 동일하게 형성된다.

제3기판부(100c)는 제2그라운드 레이어(140c), 제3유전체(110c), 제4그라운드 레이어(160c), 제3신호라인(S3)이 형성된 제1유전체(120c), 제1그라운드 레이어(150c), 제2유전체(130c) 및 제3그라운드 레이어(170c)가 다른 기판부(100a, 100b)에 대해서 역순으로 적층되어 다른 기판부(100a, 100b)가 뒤집어진 구조로 형성되며, 실질적으로, 도 12를 참조하여 설명한 제3기판부(100c)의 구조와 동일하게 형성될 수 있다.

여기서, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)가 일체로 형성되고, 제1기판부(100a) 및 제2기판부(100b)의 제3유전체(110a, 110b)와 제3기판부(100c)의 제2유전체(130c)가 일체로 형성되며, 제1기판부(100a) 및 제2기판부(100b)의 제2유전체(130a, 130b)와 제3기판부(100c)의 제3유전체(110c)가 일체로 형성된다.

그리고, 제1기판부(100a) 및 제2기판부(100b)의 제2그라운드 레이어(140a, 140b)와 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성되고, 제1기판부(100a) 및 제2기판부(100b)의 제3그라운드 레이어(170a, 170b)와 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성될 수 있다.

제1기판부(100a) 내지 제3기판부(100c)에는 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 형성되며, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

또한, 도 14에 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c) 중에서 제1기판부(100a)가 다른 기판부(100b, 100c)에 대해서 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.

제1기판부(100a)는 제2그라운드 레이어(140a), 제3유전체(110a), 제4그라운드 레이어(160a), 제1신호라인(S1)이 형성된 제1유전체(120a), 제1그라운드 레이어(150a), 제2유전체(130a) 및 제3그라운드 레이어(170a)가 다른 기판부(100b, 100c)에 대해서 역순으로 적층되어 다른 기판부(100b, 100c)가 뒤집어진 구조로 형성되며, 실질적으로, 도 12를 참조하여 설명한 제1기판부(100a)의 구조와 동일하게 형성된다.

제2기판부(100b) 및 제3기판부(100c)는 제2그라운드 레이어(140b, 140c), 제3유전체(110b, 110c), 제4그라운드 레이어(160b, 160c), 각각의 신호라인(S2, S3)이 형성된 제1유전체(120b, 120c), 제1그라운드 레이어(150b, 150c), 제2유전체(130b, 130c) 및 제3그라운드 레이어(170b, 170c)가 순차적으로 적층됨으로써, 도 10을 참조하여 설명한 제2기판부(100b) 및 제3기판부(100c)의 구조와 동일하게 형성될 수 있다.

여기서, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)는 일체로 형성되고, 제1기판부(100a)의 제3유전체(110a)는 제2기판부(100b) 및 제3기판부(100c)의 제2유전체(130b, 130c)와 일체로 형성되며, 제1기판부(100a)의 제2유전체(130a)는 제2기판부(100b) 및 제3기판부(100c)의 제3유전체(110b, 110c)와 일체로 형성된다.

이때, 제1기판부(100a)의 제2그라운드 레이어(140a), 제2기판부(100b)의 제3그라운드 레이어(170b) 및 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a), 제2기판부(100b)의 제2그라운드 레이어(140b) 및 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성될 수 있다.

도 15에 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c) 중에서 제2기판부(100b) 및 제3기판부(100c)가 다른 기판부(100a)에 대해서 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.

이 경우, 제1기판부(100a)는 제2그라운드 레이어(140a), 제3유전체(110a), 제4그라운드 레이어(160a), 제1신호라인(S1)이 형성된 제1유전체(120a), 제1그라운드 레이어(150a), 제2유전체(130a) 및 제3그라운드 레이어(170a)가 순차적으로 적층되어, 도 10을 참조하여 설명한 제1기판부(100a)의 구조와 동일하게 형성된다.

반면에, 제2기판부(100b) 및 제3기판부(100c)는 제2그라운드 레이어(140b, 140c), 제3유전체(110b, 110c), 제4그라운드 레이어(160b, 160c), 각각의 신호라인(S2, S3)이 형성된 제1유전체(120b, 120c), 제1그라운드 레이어(150b, 150c), 제2유전체(130b, 130c) 및 제3그라운드 레이어(170b, 170c)가 다른 기판부(100a)에 대해서 역순으로 적층되어 제1기판부(100a)가 뒤집어진 구조로 형성되고, 도 11을 참조하여 설명한 제2기판부(100b) 및 도 12를 참조하여 설명한 제3기판부(100c)의 구조와 동일하게 형성된다.

또한, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)가 일체로 형성되고, 제1기판부(100a)의 제3유전체(110a)는 제2기판부(100b) 및 제3기판부(100c)의 제2유전체(130b, 130c)와 일체로 형성되며, 제1기판부(100a)의 제2유전체(130a)는 제2기판부(100b) 및 제3기판부(100c)의 제3유전체(110b, 110c)와 일체로 형성될 수 있다.

그리고, 제1기판부(100a)의 제2그라운드 레이어(140a), 제2기판부(100b)의 제3그라운드 레이어(170b) 및 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a), 제2기판부(100b)의 제2그라운드 레이어(140b) 및 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성될 수 있다.

한편, 도 16에 도시된 바와 같이, 본 발명의 제 4실시예의 변형예에 따른 연성회로기판은, 제1기판부(100a), 제2기판부(100b) 및 제3기판부(100c) 중에서 제1기판부(100a) 및 제2기판부(100b)가 다른 기판부(100c)에 대해서 역순으로 적층되어 뒤집어진 구조로 형성될 수도 있다.

이 경우, 제1기판부(100a) 및 제2기판부(100b)는 제2그라운드 레이어(140a, 140b), 제3유전체(110a, 110b), 제4그라운드 레이어(160a, 130b), 각각의 신호라인(S1, S2)이 형성된 제1유전체(120a, 120b), 제1그라운드 레이어(150a, 150b), 제2유전체(130a, 130b) 및 제3그라운드 레이어(170a, 170b)가 다른 기판부(100c)에 대해서 역순으로 적층되어 제3기판부(100c)가 뒤집어진 구조로 형성되고, 도 12를 참조하여 설명한 제1기판부(100a) 및 도 11을 참조하여 설명한 제2기판부(100b)의 구조와 동일하게 형성될 수 있다.

제3기판부(100c)는 제2그라운드 레이어(140c), 제3유전체(110c), 제4그라운드 레이어(160c), 제3신호라인(S3)이 형성된 제1유전체(120c), 제1그라운드 레이어(150c), 제2유전체(130c) 및 제3그라운드 레이어(170c)가 순차적으로 적층되어, 도 10을 참조하여 설명한 제3기판부(100c)의 구조와 동일하게 형성될 수 있다.

그리고, 각 기판부(100a, 100b, 100c)의 제1유전체(120a, 120b, 120c)는 일체로 형성되고, 제1기판부(100a) 및 제2기판부(100b)의 제3유전체(110a, 110b)와 제3기판부(100c)의 제2유전체(130c)가 일체로 형성되며, 제1기판부(100a) 및 제2기판부(100b)의 제2유전체(130a, 130b)와 제3기판부(100c)의 제3유전체(110c)가 일체로 형성될 수 있다.

또한, 제1기판부(100a)의 제2그라운드 레이어(140a), 제2기판부(100b)의 제2그라운드 레이어(140b) 및 제3기판부(100c)의 제3그라운드 레이어(170c)가 일체로 형성되고, 제1기판부(100a)의 제3그라운드 레이어(170a), 제2기판부(100b)의 제3그라운드 레이어(170b) 및 제3기판부(100c)의 제2그라운드 레이어(140c)가 일체로 형성될 수 있다.

이 경우에도, 제1기판부(100a) 내지 제3기판부(100c)에는 각각의 신호라인(S1, S2, S3)과 평행하게 이격된 가상의 라인 상에 나열되어, 제1그라운드 레이어(150a, 150b, 150c) 내지 제4그라운드 레이어(160a, 160b, 160c)를 전기적으로 연결하는 비아홀(VH)이 형성되며, 신호라인들(S1, S2, S3)의 사이에서 대면하는 2개의 비아홀(VH) 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜일 수 있다.

이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.

100a : 제1기판부
100b : 제2기판부
100c : 제3기판부
110a, 110b, 110c : 제3유전체
120a, 120b, 120c : 제1유전체
130a, 130b, 130c : 제2유전체
140a, 140b, 140c : 제2그라운드 레이어
150a, 150b, 150c : 제1그라운드 레이어
160a, 160b, 160c : 제4그라운드 레이어
170a, 170b, 170c : 제3그라운드 레이어
S1 : 제1신호라인
S2 : 제2신호라인
S3 : 제3신호라인

Claims

제3유전체;
신호라인이 평면에 형성되고, 상기 제3유전체의 평면과 마주보는 제1유전체;
상기 제1유전체의 평면과 마주보는 제2유전체;
상기 신호라인을 사이에 두고 상기 제1유전체의 평면에 적층되는 한 쌍의 제1그라운드 레이어;
상기 제3유전체의 저면에 형성되는 제2그라운드 레이어;
상기 제2유전체의 평면에 적층되는 제3그라운드 레이어; 및
상기 제1유전체의 저면에 형성되는 제4그라운드 레이어;를 포함하는 기판부를 복수로 포함하되,
상기 복수의 기판부는, 수평 방향으로 연결되어 하나의 기판을 형성하는 것을 특징으로 하는 연성회로기판.
제 1항에 있어서,
상기 제3유전체가,
상기 제1유전체 및 상기 제2유전체에 비해 상대적으로 두껍게 형성된 것을 특징으로 하는 연성회로기판.
제 1항에 있어서,
상기 제1유전체가,
상기 제3유전체 및 상기 제2유전체에 비해 상대적으로 두껍게 형성된 것을 특징으로 하는 연성회로기판.
제 2항 또는 제 3항에 있어서,
상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고,
상기 2개의 기판부는,
상기 제1유전체 내지 상기 제3유전체와, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 동일한 순서로 적층된 것을 특징으로 하는 연성회로기판.
제 4항에 있어서,
상기 기판은,
상기 제1기판부와 상기 제2기판부의 제3유전체가 일체로 형성되고, 상기 제1기판부와 상기 제2기판부의 제1유전체가 일체로 형성되며, 상기 제1기판부와 상기 제2기판부의 제2유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
제 2항 또는 제 3항에 있어서,
상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고,
상기 3개의 기판부는,
상기 제1유전체 내지 상기 제3유전체와, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 동일한 순서로 적층된 것을 특징으로 하는 연성회로기판.
제 6항에 있어서,
상기 기판은,
상기 제1기판부 내지 상기 제3기판부의 제3유전체가 일체로 형성되고, 상기 제1기판부 내지 상기 제3기판부의 제1유전체가 일체로 형성되며, 상기 제1기판부 내지 상기 제3기판부의 제2유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
제 2항에 있어서,
상기 제3유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고,
상기 제1유전체 및 상기 제2유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성되는 것을 특징으로 하는 연성회로기판.
제 3항에 있어서,
상기 기판은 제1기판부 및 제2기판부를 포함하는 2개의 기판부로 구성되고,
상기 2개의 기판부 중 하나는,
상기 제1유전체 내지 상기 제3유전체, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 다른 기판부에 대해서 역순으로 적층된 것을 특징으로 하는 연성회로기판.
제 9항에 있어서,
상기 기판은,
상기 제1기판부 및 상기 제2기판부의 제1유전체가 일체로 형성되고, 상기 제1기판부의 제2유전체 및 상기 제2기판부의 제3유전체가 일체로 형성되며, 상기 제1기판부의 제3유전체 및 상기 제2기판부의 제2유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
제 3항에 있어서,
상기 기판은 제1기판부, 제2기판부 및 제3기판부를 포함하는 3개의 기판부로 구성되고,
상기 3개의 기판부 중 적어도 하나는,
상기 제1유전체 내지 상기 제3유전체, 상기 제1그라운드 레이어 내지 상기 제4그라운드 레이어가 다른 기판부에 대해서 역순으로 적층된 것을 특징으로 하는 연성회로기판.
제 11항에 있어서,
상기 기판은,
상기 제1기판부 내지 상기 제3기판부의 제1유전체가 일체로 형성되고,
상기 제1기판부 및 상기 제2기판부의 제2유전체와 상기 제3기판부의 제3유전체가 일체로 형성되거나, 상기 제1기판부의 제2유전체와 상기 제2기판부의 제3유전체와 상기 제3기판부의 제2유전체가 일체로 형성되거나, 상기 제1기판부의 제3유전체와 상기 제2기판부 및 상기 제3기판부의 제2유전체가 일체로 형성되거나, 상기 제1기판부의 제2유전체와 상기 제2기판부 및 상기 제3기판부의 제3유전체가 일체로 형성되거나, 상기 제1기판부 및 상기 제2기판부의 제3유전체와 상기 제3기판부의 제2유전체가 일체로 형성되거나, 상기 제1기판부의 제3유전체와 상기 제2기판부의 제2유전체와 상기 제3기판부의 제3유전체가 일체로 형성되는 것을 특징으로 하는 연성회로기판.
제 3항에 있어서,
상기 제1유전체는 0.05㎜ 내지 0.1㎜의 두께로 형성되고,
상기 제2유전체 및 상기 제3유전체는 0.025㎜ 내지 0.05㎜의 두께로 형성되는 것을 특징으로 하는 연성회로기판.
제 2항 또는 제 3항에 있어서,
상기 제2그라운드 레이어, 상기 제3그라운드 레이어 및 상기 제4그라운드 레이어는,
판재 형상이거나, 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상이거나, 복수 개의 그라운드 홀이 형성된 형상이거나, 메쉬 형상인 것을 특징으로 하는 연성회로기판.
제 14항에 있어서,
상기 제4그라운드 레이어는,
상기 제1그라운드 레이어와 동일한 형상을 가지도록 동일 평면에서 소정 간격 이격되어 평행하게 형성된 형상인 것을 특징으로 하는 연성회로기판.
제 2항 또는 제 3항에 있어서,
상기 복수의 기판부에는,
각각의 신호라인과 평행하게 이격된 가상의 라인 상에 나열되는 복수의 비아홀이 형성되고, 신호라인들의 사이에서 대면하는 2개의 비아홀 간의 간격은 0.2㎜ 내지 0.5㎜ 이거나, 2㎜ 내지 3㎜인 것을 특징으로 하는 연성회로기판.