JPWO2018139382A1 - 多層基板および電子機器 - Google Patents
多層基板および電子機器 Download PDFInfo
- Publication number
- JPWO2018139382A1 JPWO2018139382A1 JP2018564540A JP2018564540A JPWO2018139382A1 JP WO2018139382 A1 JPWO2018139382 A1 JP WO2018139382A1 JP 2018564540 A JP2018564540 A JP 2018564540A JP 2018564540 A JP2018564540 A JP 2018564540A JP WO2018139382 A1 JPWO2018139382 A1 JP WO2018139382A1
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- ground conductor
- insulating base
- conductor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0723—Shielding provided by an inner layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
- Insulated Conductors (AREA)
Abstract
Description
複数の絶縁基材層を積層してなる積層体と、
前記複数の絶縁基材層に形成される、第1信号線、第2信号線、第1開口部を有する第1グランド導体、第2グランド導体、第3グランド導体および層間接続導体と、
を備え、
前記第1信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第1信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第1信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第1伝送線路が構成され、
前記第2信号線と、前記第2グランド導体と、前記第3グランド導体と、前記複数の絶縁基材層のうち前記第2信号線および前記第2グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第2信号線および前記第3グランド導体で挟まれる絶縁基材層と、を含んで第2伝送線路が構成され、
前記第1信号線は、前記複数の絶縁基材層の積層方向から視て、前記第1開口部に重なり、
前記第2信号線は、前記第1信号線とは異なる層に形成され、前記積層方向から視て前記第1信号線に並走する部分を有し、
前記第1グランド導体、前記第2グランド導体および前記第3グランド導体は、前記層間接続導体により接続され、
前記第3グランド導体は、前記第1信号線と同じ層、または前記第1信号線と第2信号線との間に位置する層に配置されることを特徴とする。
前記複数の絶縁基材層のいずれかに形成される第3信号線と、
前記第1グランド導体に形成される第2開口部と、
を備え、
前記第3信号線は、前記積層方向から視て、前記第2開口部に重なり、前記第2信号線に対して前記第1信号線とは反対側の位置に配置され、
前記第3信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第3信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第3信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第3伝送線路が構成され、
前記第2信号線は、前記第3信号線とは異なる層に形成され、前記積層方向から視て前記第3信号線に並走する部分を有し、
前記第3グランド導体は、前記第3信号線と同じ層、または前記第3信号線と第2信号線との間に位置する層に配置されることが好ましい。
第1回路と、第2回路と、多層基板と、を備え、
前記第1回路と前記第2回路とは、前記多層基板を介して接続され、
前記多層基板は、
複数の絶縁基材層を積層してなる積層体と、
前記複数の絶縁基材層のいずれかに形成される、第1信号線、第2信号線、第1開口部を有する第1グランド導体、第2グランド導体、第3グランド導体および層間接続導体と、
を有し、
前記第1信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第1信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第1信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第1伝送線路が構成され、
前記第2信号線と、前記第2グランド導体と、前記第3グランド導体と、前記複数の絶縁基材層のうち前記第2信号線および前記第2グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第2信号線および前記第3グランド導体で挟まれる絶縁基材層と、を含んで第2伝送線路が構成され、
前記第1信号線は、前記複数の絶縁基材層の積層方向から視て、前記第1開口部に重なり、
前記第2信号線は、前記第1信号線とは異なる層に形成され、前記積層方向から視て前記第1信号線に並走する部分を有し、
前記層間接続導体は、前記第1グランド導体、前記第2グランド導体および前記第3グランド導体を互いに接続し、
前記第3グランド導体は、前記第1信号線と同じ層、または前記第1信号線と第2信号線との間に位置する層に配置されることを特徴とする。
図1は、第1の実施形態に係る多層基板101の斜視図である。図2は多層基板101の線路部SPにおける分解平面図である。図3は、図1における多層基板101のA−A断面図である。
第2の実施形態では、第3グランド導体が第1信号線と同じ層に配置されていない多層基板の例を示す。
第3の実施形態では、複数の第2信号線を備えた多層基板について示す。
第4の実施形態では、3つの伝送線路が構成された多層基板の例を示す。
以上に示した各実施形態では、積層体が略矩形の平板である例を示したが、本発明はこの構成に限定されるものではない。積層体の平面形状は、略矩形に限定されるものではなく、本発明の作用効果を奏する範囲において適宜変更可能である。積層体の平面形状は、例えば円形、楕円形、多角形、L字形、クランク形、T字形、Y字形等であってもよい。
CP2…第2接続部
G1…第1グランド導体
G2…第2グランド導体
G3…第3グランド導体
OP1…第1開口部
OP2…第2開口部
SG21,SG31,SG41…第1補助グランド導体
SG22,SG32,SG42…第2補助グランド導体
SG23,SG33,SG43…第3補助グランド導体
SL1…第1信号線
SL2,SL2A,SL2B…第2信号線
SL3…第3信号線
SP…線路部
TL1…第1伝送線路
TL2…第2伝送線路
TL3…第3伝送線路
V11,V21,V31,V41…層間接続導体(第1層間接続導体)
V12,V22,V32,V42…層間接続導体(第2層間接続導体)
V13,V23,V33,V43…層間接続導体(第3層間接続導体)
VS1…第1主面
VS2…第2主面
1…保護層
5…バッテリーパック
6…筐体
10A,10B,10C,10D…積層体
11,12,13,14,15…絶縁基材層
51A,51B,52A,52B…コネクタ
61…第1アンテナ
62…第2アンテナ
71…第1回路基板
72…第2回路基板
81…第1給電回路
82…第2給電回路
101,102,103,104…多層基板
201…電子機器
Claims (12)
- 複数の絶縁基材層を積層してなる積層体と、
前記複数の絶縁基材層に形成される、第1信号線、第2信号線、第1開口部を有する第1グランド導体、第2グランド導体、第3グランド導体および層間接続導体と、
を備え、
前記第1信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第1信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第1信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第1伝送線路が構成され、
前記第2信号線と、前記第2グランド導体と、前記第3グランド導体と、前記複数の絶縁基材層のうち前記第2信号線および前記第2グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第2信号線および前記第3グランド導体で挟まれる絶縁基材層と、を含んで第2伝送線路が構成され、
前記第1信号線は、前記複数の絶縁基材層の積層方向から視て、前記第1開口部に重なり、
前記第2信号線は、前記第1信号線とは異なる層に形成され、前記積層方向から視て前記第1信号線に並走する部分を有し、
前記第1グランド導体、前記第2グランド導体および前記第3グランド導体は、前記層間接続導体により接続され、
前記第3グランド導体は、前記第1信号線と同じ層、または前記第1信号線と第2信号線との間に位置する層に配置される、多層基板。 - 前記複数の絶縁基材層に形成される第1補助グランド導体を備え、
前記第1補助グランド導体は、前記積層方向から視て、前記第1信号線と前記第2信号線との間に配置され、且つ、前記積層方向における前記第2グランド導体と前記第3グランド導体との間に配置される、請求項1に記載の多層基板。 - 前記複数の絶縁基材層に形成される第2補助グランド導体を備え、
前記第2補助グランド導体は、前記積層方向から視て、前記第1信号線に対して前記第2信号線とは反対側の位置に配置され、且つ、前記積層方向における前記第1グランド導体と前記第3グランド導体との間に配置される、請求項1または2に記載の多層基板。 - 前記複数の絶縁基材層に形成される第3補助グランド導体を備え、
前記第3補助グランド導体は、前記積層方向から視て、前記第2信号線に対して前記1信号線とは反対側の位置に配置され、且つ、前記積層方向における前記第2グランド導体と前記第3グランド導体との間に配置される、請求項1から3のいずれかに記載の多層基板。 - 前記層間接続導体は、前記積層方向から視て、前記第1信号線と前記第2信号線との間に配置される第1層間接続導体を有する、請求項1から4のいずれかに記載の多層基板。
- 前記層間接続導体は、前記積層方向から視て、前記第1信号線に対して前記第2信号線とは反対側の位置に配置される第2層間接続導体を有する、請求項1から5のいずれかに記載の多層基板。
- 前記層間接続導体は、前記積層方向から視て、前記第2信号線に対して前記第1信号線とは反対側の位置に配置される第3層間接続導体を有する、請求項1から6のいずれかに記載の多層基板。
- 前記第1伝送線路は、アナログ信号を伝送する線路であり、
前記第2伝送線路は、デジタル信号を伝送する線路である、請求項1から7のいずれかに記載の多層基板。 - 複数の前記第1開口部は、前記積層方向から視て、前記第1信号線の延伸方向に沿って配列される、請求項1から8のいずれかに記載の多層基板。
- 前記複数の絶縁基材層のいずれかに形成される第3信号線と、
前記第1グランド導体に形成される第2開口部と、
を備え、
前記第3信号線は、前記積層方向から視て、前記第2開口部に重なり、前記第2信号線に対して前記第1信号線とは反対側の位置に配置され、
前記第3信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第3信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第3信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第3伝送線路が構成され、
前記第2信号線は、前記第3信号線とは異なる層に形成され、前記積層方向から視て前記第3信号線に並走する部分を有し、
前記第3グランド導体は、前記第3信号線と同じ層、または前記第3信号線と第2信号線との間に位置する層に配置される、請求項1から9のいずれかに記載の多層基板。 - 複数の前記第2開口部は、前記積層方向から視て、前記第3信号線の延伸方向に沿って配置される、請求項10に記載の多層基板。
- 第1回路と、第2回路と、多層基板と、を備える電子機器であって、
前記第1回路と前記第2回路とは、前記多層基板を介して接続され、
前記多層基板は、
複数の絶縁基材層を積層してなる積層体と、
前記複数の絶縁基材層に形成される、第1信号線、第2信号線、第1開口部を有する第1グランド導体、第2グランド導体、第3グランド導体および層間接続導体と、
を有し、
前記第1信号線と、前記第1グランド導体と、前記第2グランド導体と、前記複数の絶縁基材層のうち前記第1信号線および前記第1グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第1信号線および第2グランド導体で挟まれる絶縁基材層と、を含んで第1伝送線路が構成され、
前記第2信号線と、前記第2グランド導体と、前記第3グランド導体と、前記複数の絶縁基材層のうち前記第2信号線および前記第2グランド導体で挟まれる絶縁基材層と、前記複数の絶縁基材層のうち前記第2信号線および前記第3グランド導体で挟まれる絶縁基材層と、を含んで第2伝送線路が構成され、
前記第1信号線は、前記複数の絶縁基材層の積層方向から視て、前記第1開口部に重なり、
前記第2信号線は、前記第1信号線とは異なる層に形成され、前記積層方向から視て前記第1信号線に並走する部分を有し、
前記第1グランド導体、前記第2グランド導体および前記第3グランド導体は、前記層間接続導体により接続され、
前記第3グランド導体は、前記第1信号線と同じ層、または前記第1信号線と第2信号線との間に位置する層に配置される、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020101339A JP7408493B2 (ja) | 2017-01-27 | 2020-06-11 | 多層基板および電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013280 | 2017-01-27 | ||
JP2017013280 | 2017-01-27 | ||
PCT/JP2018/001701 WO2018139382A1 (ja) | 2017-01-27 | 2018-01-22 | 多層基板および電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020101339A Division JP7408493B2 (ja) | 2017-01-27 | 2020-06-11 | 多層基板および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018139382A1 true JPWO2018139382A1 (ja) | 2019-06-27 |
JP6717391B2 JP6717391B2 (ja) | 2020-07-01 |
Family
ID=62979397
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018564540A Active JP6717391B2 (ja) | 2017-01-27 | 2018-01-22 | 多層基板および電子機器 |
JP2020101339A Active JP7408493B2 (ja) | 2017-01-27 | 2020-06-11 | 多層基板および電子機器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020101339A Active JP7408493B2 (ja) | 2017-01-27 | 2020-06-11 | 多層基板および電子機器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10873120B2 (ja) |
JP (2) | JP6717391B2 (ja) |
CN (1) | CN210579552U (ja) |
WO (1) | WO2018139382A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6717391B2 (ja) * | 2017-01-27 | 2020-07-01 | 株式会社村田製作所 | 多層基板および電子機器 |
EP3738141A4 (en) * | 2018-01-12 | 2021-10-06 | Nortech Systems, Inc. | FLEXIBLE CIRCUIT BOARD |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163539A (ja) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | 多層配線基板 |
JP2001144451A (ja) * | 1999-11-12 | 2001-05-25 | Ibi Tech Co Ltd | 積層配線板 |
JP2003218480A (ja) * | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
WO2014115607A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社村田製作所 | 伝送線路、および電子機器 |
WO2015186720A1 (ja) * | 2014-06-05 | 2015-12-10 | 株式会社村田製作所 | 伝送線路部材 |
WO2016056496A1 (ja) * | 2014-10-10 | 2016-04-14 | 株式会社村田製作所 | 伝送線路およびフラットケーブル |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247616A (ja) | 2003-02-14 | 2004-09-02 | Canon Inc | フレキシブル基板 |
JP2006351647A (ja) | 2005-06-14 | 2006-12-28 | Hitachi Ltd | 配線基板 |
JP2009141233A (ja) | 2007-12-10 | 2009-06-25 | Hitachi Ltd | プリント基板とその製造方法 |
JP5950683B2 (ja) | 2012-05-14 | 2016-07-13 | 三菱電機株式会社 | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 |
CN103843077B (zh) * | 2012-07-30 | 2015-12-30 | 株式会社村田制作所 | 扁平电缆 |
WO2014178295A1 (ja) | 2013-04-30 | 2014-11-06 | 株式会社村田製作所 | 高周波伝送線路 |
CN110602883B (zh) * | 2014-09-26 | 2022-10-21 | 株式会社村田制作所 | 传输线路及电子设备 |
JP6699725B2 (ja) | 2016-05-17 | 2020-05-27 | 株式会社村田製作所 | 伝送線路基板、および、電子機器 |
JP6717391B2 (ja) * | 2017-01-27 | 2020-07-01 | 株式会社村田製作所 | 多層基板および電子機器 |
-
2018
- 2018-01-22 JP JP2018564540A patent/JP6717391B2/ja active Active
- 2018-01-22 WO PCT/JP2018/001701 patent/WO2018139382A1/ja active Application Filing
- 2018-01-22 CN CN201890000474.8U patent/CN210579552U/zh active Active
-
2019
- 2019-06-13 US US16/439,733 patent/US10873120B2/en active Active
-
2020
- 2020-06-11 JP JP2020101339A patent/JP7408493B2/ja active Active
- 2020-11-12 US US17/096,091 patent/US11245170B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163539A (ja) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | 多層配線基板 |
JP2001144451A (ja) * | 1999-11-12 | 2001-05-25 | Ibi Tech Co Ltd | 積層配線板 |
JP2003218480A (ja) * | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
WO2014115607A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社村田製作所 | 伝送線路、および電子機器 |
WO2015186720A1 (ja) * | 2014-06-05 | 2015-12-10 | 株式会社村田製作所 | 伝送線路部材 |
WO2016056496A1 (ja) * | 2014-10-10 | 2016-04-14 | 株式会社村田製作所 | 伝送線路およびフラットケーブル |
Also Published As
Publication number | Publication date |
---|---|
US20190296414A1 (en) | 2019-09-26 |
JP7408493B2 (ja) | 2024-01-05 |
US20210066775A1 (en) | 2021-03-04 |
US10873120B2 (en) | 2020-12-22 |
CN210579552U (zh) | 2020-05-19 |
WO2018139382A1 (ja) | 2018-08-02 |
JP2020167427A (ja) | 2020-10-08 |
US11245170B2 (en) | 2022-02-08 |
JP6717391B2 (ja) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6156610B2 (ja) | 電子機器、およびアンテナ素子 | |
JP5842850B2 (ja) | フラットケーブルおよび電子機器 | |
US20070090894A1 (en) | Printed circuit boards for high-speed communication | |
US11166386B2 (en) | Interposer substrate, circuit module, and interposer substrate manufacturing method | |
JP2016034026A (ja) | 信号伝送部品および電子機器 | |
US11659658B2 (en) | Multilayer board | |
JPWO2019069637A1 (ja) | インターポーザおよび電子機器 | |
JP7408493B2 (ja) | 多層基板および電子機器 | |
WO2020130004A1 (ja) | 回路基板及び電子機器 | |
WO2022085686A1 (ja) | 回路モジュール | |
US11145586B2 (en) | Interposer and electronic device | |
JP6558514B2 (ja) | 電子機器 | |
JP7143954B2 (ja) | 伝送線路基板および電子機器 | |
CN220173699U (zh) | 电路模块 | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole | |
WO2024029628A1 (ja) | 配線基板、配線基板を用いた電子部品実装用パッケージおよび電子モジュール | |
WO2021124805A1 (ja) | 電子部品モジュール | |
CN210745655U (zh) | 电子设备 | |
JP2005011927A (ja) | 複合回路基板 | |
JP2007103560A (ja) | フレキシブル配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6717391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |