CN220173699U - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN220173699U
CN220173699U CN202190000909.0U CN202190000909U CN220173699U CN 220173699 U CN220173699 U CN 220173699U CN 202190000909 U CN202190000909 U CN 202190000909U CN 220173699 U CN220173699 U CN 220173699U
Authority
CN
China
Prior art keywords
circuit module
sub
electronic component
bottom plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000909.0U
Other languages
English (en)
Inventor
佐藤亮太
楠元彦
野村忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN220173699U publication Critical patent/CN220173699U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本实用新型涉及电路模块。本实用新型提供一种不仅能够屏蔽通过电子部件的侧方的电磁波，还能够屏蔽通过电子部件的下方的电磁波的电路模块。本实用新型所涉及的电路模块(10)具备主基板(20)、安装于主基板(20)的电子部件(30A)、以及安装于主基板(20)的子模块(40)。子模块(40)具备子基板(41)和电子部件(30D)。子基板(41)具有安装于主基板(20)的底板(41A)和从底板(41A)向上方延伸的侧板(41B)。电子部件(30D)安装于底板(41A)的上表面(41Aa)。在底板(41A)的下表面(41Ab)及侧板(42)的外侧面(41Bb)形成有屏蔽图案(46)。

Description

电路模块
技术领域
本实用新型涉及具备子模块的电路模块。
背景技术
已知有具备子模块的电路模块。电路模块是在基板上安装有各种电子部件的模块。子模块具备与电路模块的基板不同的基板、和安装于该基板的各种电子部件，是将这些部件封装化而成的结构。子模块与其他电子部件同样地安装于电路模块的基板。
已知的是，在电子部件的周围设置用于屏蔽电磁波的屏蔽构件。屏蔽构件使电磁波从外部进入到电子部件这种情况减少。另外，屏蔽构件使在电子部件中产生的电磁波向外部泄漏这种情况减少。例如，在专利文献1中公开了电子部件被由多个线材构成的屏蔽构件包围的电路模块。
专利文献1：美国专利第10410972号说明书
在专利文献1所公开的电路模块中，通过电子部件的侧方的电磁波被由线材构成的屏蔽构件屏蔽。
然而，电磁波有可能不仅通过电子部件的侧方，还通过电子部件的下方。例如，对于在表面安装有电子部件的基板而言，不仅在基板的表面，在基板的背面或内层面也形成有图案布线。在产生电磁波的干扰系统部件中产生的电磁波不仅从干扰系统部件辐射，还从自干扰系统部件引绕的图案布线辐射。存在从图案布线辐射的电磁波在基板内传播，通过电子部件的下方的担忧。
在专利文献1所公开的电路模块中，由线材构成的屏蔽构件从基板的表面向上方立设。即，屏蔽构件不设置在基板的内部、背面。因此，专利文献1所公开的电路模块的屏蔽构件不能屏蔽在基板内传播，通过电子部件的下方的电磁波。
实用新型内容
因此，本实用新型的目的在于解决上述课题，提供一种电路模块，该电路模块不仅能够屏蔽通过电子部件的侧方的电磁波，还能够屏蔽通过电子部件的下方的电磁波。
为了实现上述目的，本实用新型如以下那样构成。
本实用新型的一个方式所涉及的电路模块具备：
主基板；
至少一个第一电子部件，安装于上述主基板；以及
子模块，安装于上述主基板，
上述子模块具备：
子基板，安装于上述主基板；
至少一个第二电子部件，安装于上述子基板；以及
导电性的屏蔽构件，形成于上述子基板，
上述子基板具有：
底板，以与上述主基板对置的方式安装于上述主基板；和
侧板，以与上述主基板分离的方式从上述底板延伸，
上述第二电子部件安装于上述底板的与上述主基板相反侧的第一面、以及上述侧板的面之中的与上述第一面连续的第二面中的至少一个，
上述屏蔽构件具备：
底屏蔽构件，形成于上述底板；和
侧屏蔽构件，形成于上述侧板。
根据本实用新型，不仅能够屏蔽通过电子部件的侧方的电磁波，还能够屏蔽通过电子部件的下方的电磁波。
附图说明
图1是本实用新型的第一实施方式所涉及的电路模块的俯视图。
图2是图1中的A-A剖视图。
图3是表示子模块的子基板的屈曲的一个例子的立体图。
图4是在本实用新型的第一实施方式所涉及的电路模块的制造方法中在子模块的子基板安装有电子部件的状态的子模块的剖视图。
图5是图4的子基板被弯折后的状态的子模块的剖视图。
图6是图5的子模块安装于主基板的状态的电路模块的剖视图。
图7是在图6的电子部件及子模块包覆有密封树脂的状态的电路模块的剖视图。
图8是图7的密封树脂的上部被研磨后的状态的电路模块的剖视图。
图9是表示子模块的子基板的形状的一个例子的立体图。
图10是表示子模块的子基板的形状的一个例子的立体图。
图11是表示子模块的子基板的形状的一个例子的立体图。
图12是表示子模块的子基板的形状的一个例子的立体图。
图13是表示子模块的子基板的形状的一个例子的立体图。
图14是表示子模块的子基板的形状的一个例子的立体图。
图15是本实用新型的第二实施方式所涉及的电路模块的纵向剖视图。
图16是本实用新型的第三实施方式所涉及的电路模块的俯视图。
图17是图16中的B-B剖视图。
图18A是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的俯视图。
图18B是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的左侧视图。
图18C是图18A的C-C剖视图。
图18D是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的仰视图。
图19是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的变形例的左侧视图。
图20A是本实用新型的第五实施方式所涉及的电路模块所具备的子模块的俯视图。
图20B是本实用新型的第五实施方式所涉及的电路模块所具备的子模块的左侧视图。
图21A是本实用新型的第六实施方式所涉及的电路模块所具备的子模块的俯视图。
图21B是本实用新型的第六实施方式所涉及的电路模块所具备的子模块的左侧视图。
图21C是图21A的D-D剖视图。
图21D是图21C的侧板的放大图。
图22是本实用新型的第七实施方式所涉及的电路模块的纵向剖视图。
图23是本实用新型的第一实施方式的变形例所涉及的电路模块的与图1中的A-A截面对应的剖视图。
具体实施方式
本实用新型的一个方式所涉及的电路模块具备：
主基板；
至少一个第一电子部件，安装于上述主基板；以及
子模块，安装于上述主基板，
上述子模块具备：
子基板，安装于上述主基板；
至少一个第二电子部件，安装于上述子基板；以及
导电性的屏蔽构件，形成于上述子基板，
上述子基板具有：
底板，以与上述主基板对置的方式安装于上述主基板；和
侧板，以与上述主基板分离的方式从上述底板延伸，
上述第二电子部件安装于上述底板的与上述主基板相反侧的第一面、以及上述侧板的面之中的与上述第一面连续的第二面中的至少一方，
上述屏蔽构件具备：
底屏蔽构件，形成于上述底板；和
侧屏蔽构件，形成于上述侧板。
根据该结构，能够利用形成于侧板的侧屏蔽构件减少通过第二电子部件的侧方的电磁波，能够利用形成于底板的底屏蔽构件减少通过第二电子部件的下方的电磁波。
也可以通过弯曲上述子基板而形成上述底板及上述侧板。根据该结构，能够减少构成子模块的板数。
上述侧板也可以位于上述第一电子部件与上述第二电子部件之间。根据该结构，能够利用形成于侧板的侧屏蔽构件降低第一电子部件及第二电子部件相互之间的电磁波的影响。
上述底屏蔽构件和上述侧屏蔽构件也可以相互连接。根据该结构，能够减少通过底板与侧板之间的电磁波。
上述底屏蔽构件也可以形成于上述底板的上述主基板侧的第三面。底板的第三面位于第二电子部件与主基板之间。因此，根据该结构，能够利用形成于底板的第三面的底屏蔽构件减少通过主基板与第二电子部件之间的电磁波。
上述底板及上述侧板的至少一个也可以具有内层面，上述屏蔽构件形成于上述内层面。根据该结构，能够增大底板的第一面、侧板的第二面上的第二电子部件的可配置区域、为了安装于主基板而设置于底板的第三面的端子电极的可配置区域。
在俯视观察时，上述侧板的上述第二面也可以沿着上述底板的上述第一面的边向上述第一面的外方侧伸出。根据该结构，能够增加能够屏蔽电磁波的区域。
也可以上述第一电子部件包括受到电磁波的影响的被干扰系统部件，上述第二电子部件包括产生电磁波的干扰系统部件，并且不包括受到电磁波的影响的被干扰系统部件。根据该结构，能够利用屏蔽构件减少在第二电子部件中产生的电磁波对位于子模块的外侧的第一电子部件产生影响这种情况。
也可以上述第一电子部件包括产生电磁波的干扰系统部件，上述第二电子部件包括受到电磁波的影响的被干扰系统部件，并且不包括产生电磁波的干扰系统部件。根据该结构，能够利用屏蔽构件减少在第一电子部件中产生的电磁波对设置于子模块的第二电子部件产生影响这种情况。
上述被干扰系统部件也可以包括电感器，上述屏蔽构件在上述底板及上述侧板之中的与上述电感器的卷绕轴交叉的板具有非环形状的非环部。
假设在与电感器的卷绕轴交叉的底板、侧板形成的屏蔽构件为环形状的情况下，在环形状的屏蔽构件中产生涡流。由于由该涡流产生的磁场对被干扰系统部件的电感器产生影响，因此存在电感器的特性劣化的担忧。但是，根据该结构，屏蔽构件在底板及侧板之中的与电感器的卷绕轴交叉的板具有非环形状的非环部。因此，能够降低上述那样的电感器的特性的劣化。
上述非环部也可以形成在上述底板及上述侧板之中的与上述电感器的卷绕轴交叉的板中的与上述电感器对置的区域。
根据该结构，非环部形成在底板及侧板之中的与电感器的卷绕轴交叉的板中的与电感器对置的区域。另一方面，能够将形成在底板及侧板之中的与电感器的卷绕轴交叉的板中的不与电感器对置的区域，即磁场不易对电感器产生影响的区域的屏蔽构件形成为环形状、实心图案。由此，能够提高与电感器的卷绕轴交叉的板中的不与电感器对置的区域处的针对电磁波的屏蔽效果。
上述非环部也可以具有呈条纹状排列形成的多个线状导体部。根据该结构，能够在相邻的两根线状导体部之间的区域确保用于形成供信号通过的图案布线、电极的区域。
上述底板及上述侧板的至少一个也可以具有分别形成有上述非环部的多个层面，在上述多个层面之中的一个层面中没有形成上述屏蔽构件的非形成部分在沿与上述一个层面正交的方向观察时，与在上述多个层面之中的上述一个层面以外的至少一个层面中形成有上述屏蔽构件的至少一个形成部分重叠。
根据该结构，能够利用形成于一个层面以外的形成部分的屏蔽构件而屏蔽通过一个层面的非形成部分的电磁波。
沿与上述一个层面正交的方向观察时，上述一个层面以外的层面的上述形成部分的外缘部也可以与位于上述一个层面的上述非形成部分的周边部的上述屏蔽构件重叠。
根据该结构，沿与一个层面正交的方向观察时，一个层面的屏蔽构件与一个层面以外的屏蔽构件部分重叠。因此，能够抑制电磁波通过一个层面的屏蔽构件与一个层面以外的屏蔽构件之间的间隙。
本实用新型的一个方式所涉及的电路模块也可以具备：密封树脂，设置于上述主基板，覆盖上述第一电子部件及上述子模块；和导电性的屏蔽膜，覆盖上述密封树脂的至少一部分。在该情况下，上述非环部也可以与上述屏蔽膜分离。
根据该结构，由于非环部与屏蔽膜分离，因此能够防止由于非环部与屏蔽膜连接而由非环部和屏蔽膜形成环形状。
本实用新型的一个方式所涉及的电路模块也可以具备：密封树脂，设置于上述主基板，覆盖上述第一电子部件及上述子模块；和导电性的屏蔽膜，覆盖上述密封树脂的上方。在该情况下，上述侧板的上端部也可以与上述屏蔽膜接触，上述侧屏蔽构件也可以与上述屏蔽膜连接。
根据该结构，形成于侧板的屏蔽构件与覆盖密封树脂的上方的屏蔽膜连接。因此，能够减少通过侧板的上端部与覆盖密封树脂的上方的屏蔽膜之间的电磁波。
＜第一实施方式＞
图1是本实用新型的第一实施方式所涉及的电路模块的俯视图。图2是图1中的A-A剖视图。
如图1及图2所示，电路模块10具备主基板20、电子部件30、子模块40、密封树脂50以及屏蔽膜60。此外，在图1及后述的图16中，省略了屏蔽膜60的上膜61及密封树脂50的图示。在第一实施方式中，电子部件30A、30B、30C安装于主基板20。电子部件30D、30E安装于子模块40。
电路模块10整体上为长方体形状。在以下的说明中，将长方体形状的电路模块10的各边的方向分别定义为长度方向2、宽度方向3以及高度方向4。将屏蔽膜60的上膜61(参照图2)所在这一侧定义为高度方向4的上方。此外，电路模块1的形状不限于长方体形状。
主基板20在由玻璃环氧、特氟隆(注册商标)、纸酚等树脂、氧化铝等陶瓷等构成的绝缘体的基材上形成有导体的电极、布线。
在第一实施方式中，如图2所示，主基板20是在上表面20A、下表面20B以及内层面形成有端子电极21、电极22以及图案布线23的三层基板。主基板20是层叠了两片基材的构造。上侧的基材的表面是主基板20的上表面20A。下侧的基材的表面是主基板20的下表面20B。两片基材之间是内层面。在第一实施方式中，端子电极21形成于下表面20B，电极22形成于上表面20A，图案布线23形成于内层面。
此外，端子电极21也可以形成于上表面20A。电极22也可以形成于下表面20B、内层面。图案布线23也可以形成于上表面20A、下表面20B。另外，主基板20的层数不限于三层。例如，主基板20也可以是单层基板(单面基板)，也可以是四层基板等多层基板。
在主基板20由陶瓷构成的情况下，端子电极21、电极22以及图案布线23是印刷于主基板20的导电性的糊剂与主基板20共烧而成的导体。在该情况下，端子电极21、电极22以及图案布线23例如由铜构成。在主基板20由树脂构成的情况下，端子电极21、电极22以及图案布线23通过蚀刻等公知的方法形成于各面(上表面20A、下表面20B以及内层面)。在该情况下，端子电极21、电极22以及图案布线23例如由金属箔构成。
在将电路模块10安装于基板等(未图示)的情况下，端子电极21与形成于该基板等的电极连接。
电子部件30A、30B、30C以及子模块40(详细而言为子模块40的子基板41的底板41A)电连接于电极22。即，电子部件30A、30B、30C及子模块40安装于电极22。
在第一实施方式中，电子部件30A、30B、30C以及子模块40经由导电性构件31连接于电极22。导电性构件31例如是焊料、包含铜、银等的粘接剂等。此外，电子部件30A、30B、30C以及子模块40与电极22连接的方式可以采用其他公知的连接方式。
导通孔导体24形成于主基板20。在第一实施方式中，多个导通孔导体24形成于主基板20。导通孔导体24是在上下贯通各基材的贯通孔(导通孔)，在树脂基板的情况下，镀覆形成由铜等构成的导电性金属而成的导体，或者在陶瓷基板的情况下，填充导电性的糊剂并与陶瓷共烧而成的导体。
在第一实施方式中，导通孔导体24贯通两片基材中的上侧的基材。由此，导通孔导体24将形成于上表面20A的电极22与形成于内层面的图案布线23电连接。此外，导通孔导体24也可以贯通下侧的基材，由此将图案布线23与形成于下表面20B的端子电极21电连接。
如图1所示，电子部件30A、30B、30C以及子模块40安装于主基板20的上表面20A。在第一实施方式中，电路模块10具备2个电子部件30A、2个电子部件30B以及一个电子部件30C。电子部件30A、30B、30C是第一电子部件的一个例子。2个电子部件30A是产生电磁波的干扰系统部件，例如是功率放大器。电子部件30B、30C是不易产生电磁波且不易受到电磁波的影响的部件，例如是电阻器、电容器。
此外，也可以仅将干扰系统部件安装于主基板20的上表面20A。即，只要安装于主基板20的上表面20A的电子部件30的至少一部分是干扰系统部件即可。即，在第一实施方式中，第一电子部件包括干扰系统部件。
另外，电子部件30A、30B、30C各自的数量不限于图1所示的数量。另外，电子部件30A、30B、30C各自的种类不限于上面列举的种类(电阻器等)，能够将公知的各种电子部件安装于主基板20。另外，在第一实施方式中，所有的电子部件30A、30B、30C是表面安装型，但不限于此。例如，电子部件30A、30B、30C的至少一个也可以是插入型。另外，各电子部件30A、30B、30C向电极22的安装方式可以采用倒装片等公知的各种安装方式。另外，电子部件30A、30B、30C以及子模块40的配置位置不限于图1及图2所示的配置位置。
如图1及图2所示，子模块40安装于主基板20的上表面20A。如上所述，子模块40与电极22电连接。
此外，在第一实施方式中，将一个子模块40安装于主基板20，但也可以将多个子模块40安装于主基板20。即，电路模块10也可以具备多个子模块40。子模块40的结构在后面详细地进行说明。此外，子模块40的“子”的表达并非对于电路模块10限制子模块40的功能。例如，电路模块10的主控制IC也可以包含在子模块40中。
如图2所示，密封树脂50设置于主基板20的上表面20A。密封树脂50由环氧树脂等树脂构成。
密封树脂50覆盖电子部件30A、30B、30C以及子模块40。在第一实施方式中，电子部件30A、30B、30C完全埋设在密封树脂50内。即，电子部件30A、30B、30C全部被密封树脂50覆盖。另一方面，在第一实施方式中，子模块40的除了其上表面之外的部分被埋设在密封树脂50内。即，子模块40的一部分被密封树脂50覆盖。
此外，密封树脂50也可以仅覆盖电子部件30A、30B、30C的一部分。例如，也可以将小型的电子部件完全埋设在密封树脂50内，而将大型的电子部件30的除了其上表面的部分埋设在密封树脂50内。即，密封树脂50覆盖电子部件30A、30B、30C的至少一部分即可。另外，密封树脂50也可以覆盖子模块40的全部。例如，子模块40也可以完全埋设在密封树脂50内。即，密封树脂50覆盖子模块40的至少一部分即可。
如图2所示，屏蔽膜60设置为从上方覆盖主基板20及密封树脂50。如图1所示，在俯视观察时(从上方观察时)，屏蔽膜60包围安装于主基板20的电子部件30A、30B、30C以及子模块40。屏蔽膜60由铜等导电性的构件构成。
如图1及图2所示，屏蔽膜60具备上膜61和侧膜62。侧膜62从上膜61的周缘部向下方延伸。即，屏蔽膜60是向下方敞开的箱形状。上膜61从上方与密封树脂50及子模块40接触。即，上膜61覆盖密封树脂50的上方及子模块40的上方。侧膜62从侧方与密封树脂50及主基板20接触。即，侧膜62覆盖密封树脂50的侧方及主基板20的侧方。如上所述，屏蔽膜60覆盖主基板20的侧方和密封树脂50的侧方及上方。
此外，屏蔽膜60覆盖密封树脂50的至少一部分即可。例如，屏蔽膜60也可以不具备侧膜62。在该情况下，屏蔽膜60覆盖密封树脂50的上方，而不覆盖密封树脂50的侧方。
以下，详细地说明子模块40的结构。
如图2所示，子模块40被屏蔽膜60的上膜61及密封树脂50覆盖。
如图1及图2所示，子模块40具备子基板41和多个电子部件30D、30E。电子部件30D、30E是第二电子部件的一个例子。
子基板41与主基板20同样，由树脂、陶瓷等构成。子基板41具备底板41A和侧板41B。
如图2所示，底板41A在高度方向4上与主基板20对置。底板41A位于主基板20的上方。在第一实施方式中，在俯视观察时，底板41A比主基板20小。此外，在俯视观察时，底板41A也可以是主基板20以上的大小。
侧板41B从底板41A的外缘部向上方延伸。即，侧板41B以远离主基板20的方式从底板41A延伸。在第一实施方式中，如图1所示，在俯视观察时，侧板41B设置在底板41A的所有边。即，子基板41是上方被敞开的箱形状。
此外，侧板41B也可以从底板41A的外缘部以外向上方延伸。另外，侧板41B不需要从底板41A沿高度方向4笔直地向上方延伸。即，侧板41B也可以相对于底板41A不是直角。例如，侧板41B也可以在高度方向4上沿相对于底板41A倾斜的方向延伸。
侧板41B的上端部从下方与屏蔽膜60的上膜61接触。
图3是表示子模块的子基板的屈曲的一个例子的立体图。在第一实施方式中，如图3所示，底板41A及侧板41B通过屈曲一片子基板41而形成。
在第一实施方式中，子基板41是柔性基板。但是，子基板41只要具有挠性即可，不限于柔性基板。例如，子基板41也可以是刚性柔性基板。在该情况下，例如，子基板41中的、底板41A及侧板41B的边界部是具有挠性的柔性部，边界部以外的部分是由硬的材质构成的刚性部。
底板41A及侧板41B也可以不是通过屈曲一片子基板41，而是通过弯曲一片子基板41而形成的。即，在第一实施方式中，底板41A及侧板41B通过弯曲一片子基板41而形成。
另外，底板41A及侧板41B也可以是不同的基板。在该情况下，底板41A及侧板41B可以通过嵌合、粘接等公知的方法构成为一片子基板41，也可以分别以不同的基板的状态安装于主基板20。
在第一实施方式中，如图2所示，子基板41是双层基板(两面基板)。底板41A具有上表面41Aa及下表面41Ab，侧板41B具有内侧面41Ba及外侧面41Bb。上表面41Aa的俯视观察时的外缘部与内侧面41Ba的下端部连续。下表面41Ab的仰视观察时(从下方观察时)的外缘部与外侧面41Bb的下端部连续。底板41A的上表面41Aa是第一面的一个例子。侧板41B的内侧面41Ba是第二面的一个例子。在子基板41的各面(底板41A的上表面41Aa及下表面41Ab、以及侧板41B的内侧面41Ba及外侧面41Bb)形成有端子电极43、电极44以及屏蔽图案46。屏蔽图案46是屏蔽构件的一个例子。
端子电极43形成于底板41A的下表面41Ab。电极44形成于底板41A的上表面41Aa。屏蔽图案46形成于底板41A的上表面41Aa及下表面41Ab、以及侧板41B的内侧面41Ba及外侧面41Bb。
此外，端子电极43也可以形成于底板41A的下表面41Ab以外(例如侧板41B的外侧面41Bb)。电极44也可以形成于底板41A的下表面41Ab、侧板41B的内侧面41Ba、侧板41B的外侧面41Bb。屏蔽图案46也可以仅形成于底板41A及侧板41B的一部分面。
另外，子基板41可以是单层基板(单面基板)，也可以是双层以外的层数的多层基板。如上所述，在底板41A及侧板41B是不同的基板的情况下，底板41A的层数和侧板41B的层数可以相同，也可以不同。
端子电极43、电极44以及屏蔽图案46与端子电极21、电极22以及图案布线23同样地构成。即，端子电极43、电极44以及屏蔽图案46是印刷于子基板41的导电性的糊剂与子基板41共烧而成的导体。在该情况下，端子电极43、电极44以及屏蔽图案46例如由铜构成。在子基板41由树脂构成的情况下，端子电极43、电极44以及屏蔽图案46通过蚀刻等公知的方法形成于子基板41的各面。在该情况下，端子电极43、电极44以及屏蔽图案46例如由金属箔构成。
底板41A的下表面41Ab与主基板20的上表面20A在高度方向4上对置。形成于下表面41Ab的端子电极43经由导电性构件31与形成于主基板20的上表面20A的电极22连接。即，底板41A安装于主基板20，使得与主基板20对置。
电子部件30D、30E电连接于电极44。即，电子部件30D、30E安装于电极44。在第一实施方式中，电子部件30D、30E经由导电性构件31与电极44连接。此外，电子部件30D、30E与电极44连接的方式可以采用其他公知的连接方式。如图1所示，侧板41B位于电子部件30D、30E与电子部件30A、30B、30C之间。
如图2所示，屏蔽图案46具备侧屏蔽图案46A和底屏蔽图案46B。侧屏蔽图案46A形成于侧板41B。底屏蔽图案46B形成于底板41A。侧屏蔽图案46A是侧屏蔽构件的一个例子。底屏蔽图案46B是底屏蔽构件的一个例子。
在第一实施方式中，底屏蔽图案46B形成于底板41A的主基板20侧的面，即底板41A的下表面41Ab。底板41A的下表面41Ab是第三面的一个例子。另外，在第一实施方式中，底屏蔽图案46B形成在下表面41Ab中的除了形成有其他电极、图案布线(在第一实施方式中为端子电极43)的区域之外的所有区域。另外，在第一实施方式中，底屏蔽图案46B也形成于底板41A的上表面41Aa的一部分。
在第一实施方式中，侧屏蔽图案46A形成于侧板41B的外侧面41Bb。在第一实施方式中，侧屏蔽图案46A形成在外侧面41Bb的整个区域。在第一实施方式中，侧屏蔽图案46A也形成于侧板41B的内侧面41Ba的一部分。在第一实施方式中，侧屏蔽图案46A与底屏蔽图案46B连接。在第一实施方式中，侧屏蔽图案46A从下方与屏蔽膜60的上膜61接触。由此，侧屏蔽图案46A与屏蔽膜60的上膜61电连接。
此外，底屏蔽图案46B也可以仅形成于底板41A的上表面41Aa及下表面41Ab的一方。侧屏蔽图案46A也可以仅形成于侧板41B的内侧面41Ba及外侧面41Bb的一方。另外，底屏蔽图案46B及侧屏蔽图案46A可以形成在所形成的面的整个区域，也可以形成在所形成的面的一部分区域。
在子基板41是三层以上的多层基板的情况下，底屏蔽图案46B及侧屏蔽图案46A的至少一方也可以形成于子基板41的内层面(底板41A的内层面41Ac及侧板41B的内层面41Bc)。在图2中，用点划线表示内层面41Ac及内层面41Bc。在图2中用虚线示出了底屏蔽图案46B形成于底板41A的内层面41Ac，侧屏蔽图案46A形成于侧板41B的内层面41Bc的例子。当然，侧屏蔽图案46A及底屏蔽图案46B也可以分别形成于子基板41的多个面。例如，侧屏蔽图案46A也可以形成于侧板41B的内层面41Bc和外侧面41Bb。
导通孔导体45形成于子基板41。导通孔导体45是与形成于主基板20的导通孔导体24相同的结构。在第一实施方式中，多个导通孔导体45形成于子基板41。多个导通孔导体45中的一部分形成于底板41A，将端子电极43与电极44电连接。多个导通孔导体45中的其他部分形成于侧板41B，将形成于外侧面41Bb的侧屏蔽图案46A与形成于内侧面41Ba的侧屏蔽图案46A电连接。
如图1及图2所示，电子部件30D、30E安装于底板41A的与主基板20相反侧的面，即底板41A的上表面41Aa。在第一实施方式中，子模块40具备四个电子部件30D和一个电子部件30E。在第一实施方式中，电子部件30D、30E是受到电磁波的影响的被干扰系统部件。电子部件30D是电感器。电子部件30E是低噪声放大器。
在子模块40具备低噪声放大器、功率放大器作为电子部件30的情况下，即在将低噪声放大器、功率放大器安装于子基板41的情况下，低噪声放大器、功率放大器与屏蔽图案46电连接，由此能够从低噪声放大器、功率放大器向屏蔽膜60以短路径散热。另一方面，在将低噪声放大器、功率放大器安装于主基板20的情况下，低噪声放大器、功率放大器的热量从屏蔽膜60、端子电极21被散热。在该情况下，由于低噪声放大器、功率放大器的热量经由形成在主基板20的内部、表面的图案布线向屏蔽膜60、端子电极21传递，因此散热路径变长。如上所述，在将低噪声放大器、功率放大器安装于子基板41的情况下，与将低噪声放大器、功率放大器安装于主基板20的情况相比，能够提高散热性。
此外，电子部件30D、30E也可以安装于子基板41的侧板41B的内侧面41Ba，也可以如图23所示，安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba双方。图23是本实用新型的第一实施方式的变形例所涉及的电路模块的与图1中的A-A截面对应的剖视图。在图23中，图示的2个电子部件30D中的一个电子部件30D安装于底板41A的上表面41Aa，另一个电子部件D安装于侧板41B的内侧面41Ba。安装于内侧面41Ba的电子部件30D经由导通孔导体45及布线图案47与端子电极43电连接。在图23中，布线图案47形成于侧板41B的内层面，但也可以形成于侧板41B的外表面(例如内侧面41Ba)。如上所述，在第一实施方式中，电子部件30D、30E安装于侧板41B的内侧面41Ba及底板41A的上表面41Aa的至少一方即可。
另外，不易产生电磁波且不易受到电磁波的影响的部件(例如电阻器、电容器)也可以安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的至少一方。在该情况下，该部件与电子部件30D、30E同样是第二电子部件的一个例子。另一方面，干扰系统部件未安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba。即，安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的电子部件30的至少一部分是被干扰系统部件，且安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的电子部件30不包括干扰系统部件。即，在第一实施方式中，第二电子部件包括被干扰系统部件且不包括干扰系统部件。
此外，电子部件30D、30E各自的数量不限于图1所示的数量。至少一个第二电子部件安装于子基板41即可。另外，与安装于主基板20的上表面20A的电子部件30A、30B、30C同样，各种大小及种类的电子部件30D、30E能够安装于子基板41。另外，电子部件30D、30E的安装方式与电子部件30A、30B、30C的安装方式同样，可以采用公知的各种安装方式。另外，电子部件30D、30E的配置位置不限于图1及图2所示的配置位置。
根据第一实施方式，能够利用形成于侧板41B的侧屏蔽图案46A减少通过电子部件30D、30E的侧方的电磁波。能够利用形成于底板41A的底屏蔽图案46B减少通过电子部件30D、30E的下方的电磁波。
根据第一实施方式，底板41A及侧板41B通过弯曲一片子基板41而形成。因此，能够减少构成子模块40的板数。
根据第一实施方式，侧板41B位于电子部件30A、30B、30C与电子部件30D、30E之间。因此，能够利用形成于侧板41B的侧屏蔽图案46A来降低电子部件30A、30B、30C和电子部件30D、30E相互之间的电磁波的影响。
根据第一实施方式，底屏蔽图案46B与侧屏蔽图案46A相互连接。因此，能够减少通过底板41A与侧板41B之间的电磁波。
底板41A的下表面41Ab位于电子部件30D、30E与主基板20之间。因此，根据第一实施方式，能够利用形成于底板41A的下表面41Ab的底屏蔽图案46B来减少通过主基板20与电子部件30D、30E之间的电磁波。
根据第一实施方式，屏蔽图案46也可以形成于内层面41Ac。在该情况下，能够增大底板41A的上表面41Aa、侧板41B的内侧面41Ba上的电子部件30D、30E的可配置区域。另外，能够增大为了安装于主基板20而设置在底板41A的下表面41Ab的端子电极43的可配置区域。
根据第一实施方式，能够利用屏蔽图案46减少在电子部件30A中产生的电磁波对设置于子模块40的电子部件30D、30E产生影响这种情况。
根据第一实施方式，形成于侧板41B的侧屏蔽图案46A与覆盖密封树脂50的上方的屏蔽膜60的上膜61连接。因此，能够减少通过侧板41B的上端部与覆盖密封树脂50的上方的上膜61之间的电磁波。
＜第一实施方式的电路模块的制造方法＞
以下，参照图4～图8及图2对第一实施方式的电路模块10的制造方法进行说明。
图4是在本实用新型的第一实施方式所涉及的电路模块的制造方法中在子模块的子基板安装有电子部件的状态的子模块的剖视图。图5是图4的子基板被弯折后的状态的子模块的剖视图。图6是图5的子模块安装于主基板的状态的电路模块的剖视图。图7是在图6的电子部件及子模块上包覆有密封树脂的状态的电路模块的剖视图。图8是图7的密封树脂的上部被研磨后的状态的电路模块的剖视图。
首先，执行第一安装工序。在第一安装工序中，如图4所示，在形成有端子电极43、电极44、导通孔导体45以及屏蔽图案46的双层的子基板41(柔性基板)安装电子部件30D、30E。此外，在图4～图8及图2中，仅记载了电子部件30D、30E中的电子部件30D。电子部件30D、30E安装于电极44。安装方式采用倒装片、线材接合等公知的各种安装方式。此外，双层的子基板41通过公知的方法来制造。
接下来，执行弯折工序。在弯折工序中，如图5所示，将子基板41弯折。此外，子基板41不限于图5所示的带有折痕的屈曲，也可以是没有折痕的弯曲。通过执行弯折工序，完成子模块40。
接下来，执行第二安装工序。在第二安装工序中，如图6所示，在形成有端子电极21、电极22以及图案布线23的三层的主基板20安装电子部件30A、30B、30C、以及图5所示的弯折工序执行后的子模块40。此外，在图6～图8以及图2中，仅记载了电子部件30A、30B、30C中的电子部件30A。电子部件30A、30B、30C以及子模块40安装于电极22。安装方式与第一安装工序同样，采用倒装片、线材接合等公知的各种安装方式。此外，三层的主基板20通过公知的方法来制造。
接下来，执行包覆工序。在包覆工序中，如图7所示，通过密封树脂50覆盖在第二安装工序中安装于主基板20的电子部件30A、30B、30C以及子模块40。密封树脂50对电子部件30A、30B、30C以及子模块40的包覆通过传递模塑、压缩模塑等公知的方法来进行。在图7中，电子部件30A、30B、30C以及子模块40完全埋设在密封树脂50内。
接下来，执行研磨工序。在研磨工序中，图7所示的密封树脂50的上部被研磨而被除去。由此，如图8所示，子模块40的上端部，即侧板41B的上端部露出于上方。在第一实施方式中，形成于侧板41B的侧屏蔽图案46A的上端部也露出于上方。此外，用于除去密封树脂50的上部的方法不限于研磨，可以采用公知的各种方法。
接下来，执行屏蔽膜形成工序。在屏蔽膜形成工序中，例如通过溅射、镀覆等形成金属膜作为屏蔽膜60。也可以涂敷包含导电材料作为填料的树脂。另外，屏蔽膜60也可以是将多种材料层叠多层而成的结构。通过形成屏蔽膜60，如图2所示，侧板41B和形成于侧板41B的侧屏蔽图案46A与屏蔽膜60的上膜61接触。由此，完成电路模块10。
在第一实施方式中，通过印刷等方法形成于子基板41的屏蔽图案46相当于屏蔽构件，但屏蔽构件不限于此。例如，屏蔽构件也可以是贴附于子基板41的金属板。
底板41A及侧板41B分别不限于图2所示的形状。例如，在侧视时(沿着长度方向2观察时)，侧板41B也可以是三角形。
在第一实施方式中，子基板41是上方被敞开的箱形状，但不限于箱形状。例如，子基板41也可以是图9～图14所示的各种形状。图9～图14是表示子模块的子基板的形状的一个例子的立体图。
图9所示的子基板41具备在俯视观察时为矩形的底板41A、和从底板41A的一边向上方延伸的侧板41B。图10所示的子基板41具备在俯视观察时为矩形的底板41A和从底板41A的相对的两边向上方延伸的侧板41B。图11所示的子基板41具备在俯视观察时为矩形的底板41A和从底板41A的三边向上方延伸的侧板41B。
图12所示的子基板41具备在俯视观察时为矩形的底板41A和从底板41A的四边(所有边)向上方延伸的侧板41B。即，图12所示的子基板41为与图1及图2所示的子基板41相同的形状。
图13所示的子基板41具备俯视观察时的六边形的底板41A、和通过从底板41A的连续的三边向上方延伸而屈曲的侧板41B。
图14所示的子基板41具备在俯视观察时为矩形的底板41A和从底板41A的第一边41Ad向上方延伸的侧板41B。如图14所示，在俯视观察时，侧板41B相对于与底板41A的第一边41Ad连续的第二边41Ae延伸至第一边41Ad的相反侧。换言之，在俯视观察时，侧板41B的内侧面41Ba沿着底板41A的上表面41Aa的第一边41Ad向上表面41Aa的外方侧伸出。
根据图14所示的结构，能够增加能够屏蔽电磁波的区域。
＜第二实施方式＞
图15是本实用新型的第二实施方式所涉及的电路模块的纵向剖视图。第二实施方式所涉及的电路模块10A与第一实施方式所涉及的电路模块10不同的点在于不仅在主基板20的上表面20A，在下表面20B也设置有电子部件30及密封树脂50这一点。
如图15所示，在电路模块10A的主基板20的下表面20B形成有电极22。柱状的导体26经由导电性构件31电连接于形成在下表面20B的电极22。
另外，电子部件30F、30G经由导电性构件31电连接于形成在下表面20B的电极22。即，在下表面20B安装有一个电子部件30F和2个电子部件30G。在第二实施方式中，电子部件30F是产生电磁波的干扰系统部件，电子部件30B、30C是不易产生电磁波且不易受到电磁波的影响的部件。在第二实施方式中，除了电子部件30A、30B、30C之外，电子部件30F、30G也是第一电子部件的一个例子。此外，安装于下表面20B的电子部件30的数量、种类不限于上述电子部件30F、30G的数量、种类。另外，在电路模块10A中，子模块40安装于主基板20的上表面20A，但也可以安装于主基板20的下表面20B，也可以安装于上表面20A及下表面20B双方。
密封树脂50不仅设置于主基板20的上表面20A，还设置于主基板20的下表面20B。密封树脂50覆盖导体26及电子部件30F、30G。但是，导体26的末端面(下表面)露出于外部。
端子电极25连接于露出于外部的导体26的下表面。在将电路模块10A安装于基板等(未图示)的情况下，端子电极25与形成于该基板等的电极连接。
＜第三实施方式＞
图16是本实用新型的第三实施方式所涉及的电路模块的俯视图。图17是图16中的B-B剖视图。第三实施方式所涉及的电路模块10B与第一实施方式所涉及的电路模块10不同的点在于子模块40A具备作为干扰系统部件的电子部件30A这一点。
如图16所示，电路模块10B具备主基板20、电子部件30、子模块40A、密封树脂50以及屏蔽膜60。在第二实施方式中，电子部件30B、30C、30D、30E安装于主基板20。电子部件30A安装于子模块40A。在第三实施方式中，电子部件30B、30C、30D、30E是第一电子部件的一个例子。如上所述，电子部件30A是干扰系统部件，电子部件30D、30E是被干扰系统部件，电子部件30B、30C是不易产生电磁波且不易受到电磁波的影响的部件。
此外，也可以仅将被干扰系统部件安装于主基板20。即，安装于主基板20的电子部件30的至少一部分也可以是被干扰系统部件。即，在第三实施方式中，第一电子部件包括被干扰系统部件即可。
如图16及图17所示，子模块40A具备子基板41和2个电子部件30A。在第三实施方式中，电子部件30A是第二电子部件的一个例子。
此外，在第三实施方式中，电子部件30A与第一实施方式中的电子部件30D、30E同样，安装于侧板41B的内侧面41Ba及底板41A的上表面41Aa的至少一方即可。
另外，不易产生电磁波且不易受到电磁波的影响的部件(例如电阻器、电容器)也可以安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的至少一方。在该情况下，该部件与电子部件30A同样是第二电子部件的一个例子。另一方面，被干扰系统部件未安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba。即，安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的电子部件30的至少一部分是干扰系统部件，并且安装于底板41A的上表面41Aa及侧板41B的内侧面41Ba的电子部件30不包括被干扰系统部件。即，在第三实施方式中，第二电子部件包括干扰系统部件且不包括被干扰系统部件即可。
此外，与第一实施方式同样，电子部件30A～30E各自的数量、种类、安装方式不限于图1所示的数量、种类。
根据第三实施方式，能够利用屏蔽图案46来减少在电子部件30A中产生的电磁波对位于子模块40A的外侧的电子部件30D、30E产生影响这种情况。
＜第四实施方式＞
图18A是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的俯视图。图18B是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的左侧视图。图18C是图18A的C-C剖视图。图18D是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的仰视图。第四实施方式所涉及的电路模块与第一实施方式所涉及的电路模块10不同的点在于具备子模块40B来代替子模块40这一点。
如图18A～图18D所示，子模块40B具备子基板41和四个电子部件30D。在第四实施方式中，电子部件30D是第二电子部件的一个例子。
电子部件30D是电感器。在第四实施方式中，如图18A中箭头所示，电子部件30D的卷绕轴30Da沿与子基板41的上表面41Aa平行的长度方向2延伸。在图18A中，仅在四个电子部件30D中的一个记载了卷绕轴30Da，但其他三个电子部件30D的卷绕轴30Da也沿与图示的卷绕轴30Da相同的方向延伸。此外，各电子部件30D的卷绕轴30Da也可以分别沿不同的方向延伸。在电子部件30D的内部绕卷绕轴30Da配置有线圈。
子基板41具备底板41A和侧板41B。侧板41B具备四片侧板41BA～41BD。各侧板41BA～41BD从底板41A的各边向上方延伸。侧板41BA、41BB相互对置。侧板41BC、41BD相互对置。侧板41BA、41BB与电子部件30D的卷绕轴30Da正交。底板41A及侧板41BC、41BD与电子部件30D的卷绕轴30Da平行。
如图18B及图18C所示，形成于侧板41BA的外侧面41Bb的侧屏蔽图案46A具有四根线状导体部461、462、463、464。此外，在第四实施方式中，形成于侧板41BB的侧屏蔽图案46A是与形成于侧板41BA的侧屏蔽图案46A相同的结构。
线状导体部461沿高度方向4延伸。线状导体部462、463、464沿宽度方向3延伸。线状导体部462、463、464在高度方向4上相互空开间隔地形成。即，线状导体部462、463、464呈条纹状排列形成。线状导体部462位于比线状导体部463靠上方。线状导体部463位于比线状导体部464靠上方。线状导体部462、463、464与线状导体部461交叉，并与线状导体部461连接。线状导体部462、463、464分别仅与线状导体部461连接，线状导体部461仅与线状导体部462、463、464连接。通过如以上那样构成，线状导体部461、462、463、464为非环形状。线状导体部461、462、463、464是非环部的一个例子。
形成于侧板41BC、41BD的侧屏蔽图案46A形成在侧板41BC、41BD的整个区域。此外，形成于侧板41BC、41BD的侧屏蔽图案46A可以包含环形状，也可以包含非环形状。
如图18D所示，形成于底板41A的底屏蔽图案46B形成为与端子电极43空开间隔地包围端子电极43。即，底屏蔽图案46B包含环形状。此外，在图18D中，与四个电子部件30D电连接的合计8个端子电极43之中的一个与底屏蔽图案46B连接。此外，底屏蔽图案46B也可以不包含环形状。
假设在与电感器(电子部件30D)的卷绕轴30Da交叉的底板41A、侧板41B形成的屏蔽图案46为环形状的情况下，在环形状的屏蔽图案46中产生涡流。由于由该涡流产生的磁场对被干扰系统部件的电感器产生影响，因此存在电感器的特性劣化的担忧。但是，根据第四实施方式，屏蔽图案46在与电感器的卷绕轴30Da交叉的侧板41BA、41BB具有非环形状的非环部(线状导体部461、462、463、464)。因此，能够降低上述那样的电感器的特性的劣化。
根据第四实施方式，非环部具有呈条纹状排列形成的多个线状导体部462、463、464。由此，能够在线状导体部462、463、464中的相邻的两根之间的区域确保用于形成供信号通过的图案布线、电极的区域。
在第四实施方式中，具有非环形状的侧屏蔽图案46A的侧板41BA、41BB与电子部件30D的卷绕轴30Da正交，但不限于正交，只要交叉即可。
在第四实施方式中，如图18B所示，非环部由四根线状导体部461、462、463、464构成。但是，非环部只要是非环形状，则不限于图18B所示的形状。
例如，非环部也可以是图19所示的形状。图19是本实用新型的第四实施方式所涉及的电路模块所具备的子模块的变形例的左侧视图。
如图19所示，在变形例的子模块40C中，形成于侧板41BA的侧屏蔽图案46A具有各一根线状导体部461、462、464和各两根线状导体部465、466。线状导体部461、462、464是与图18所示的结构相同的结构。线状导体部465、466沿高度方向4延伸。线状导体部465、466的一端部与线状导体部462连接。线状导体部465、466的另一端部与线状导体部464连接。但是，线状导体部465、466分别在一端部与另一端部之间被断开成两根。通过如以上那样构成，由线状导体部461、462、464、465、466构成的侧屏蔽图案46A为非环形状。在该情况下，线状导体部461、462、464、465、466是非环部的一个例子。
在第四实施方式中，电子部件30D的卷绕轴30Da沿长度方向2延伸。但是，卷绕轴30Da的方向不限于长度方向2。例如，卷绕轴30Da也可以在俯视观察时沿相对于长度方向2倾斜的方向延伸。另外，例如，卷绕轴30Da也可以沿宽度方向3延伸。在该情况下，由于卷绕轴30Da与侧板41BC、41BD正交，因此形成于侧板41BC、41BD的侧屏蔽图案46A成为非环形状。另外，例如，卷绕轴30Da也可以沿高度方向4延伸。在该情况下，由于卷绕轴30Da与底板41A正交，因此形成于底板41A的底屏蔽图案46B成为非环形状。
子模块40B也可以具备电感器以外的电子部件30。另外，电子部件30D及电感器以外的电子部件30也可以安装于侧板41B。
＜第五实施方式＞
图20A是本实用新型的第五实施方式所涉及的电路模块所具备的子模块的俯视图。图20B是本实用新型的第五实施方式所涉及的电路模块所具备的子模块的左侧视图。第五实施方式所涉及的电路模块与第四实施方式所涉及的电路模块不同的点在于具备子模块40D来代替子模块40B这一点。
如图20A所示，子模块40D具备子基板41、2个电子部件30D以及2个电子部件30H。在第四实施方式中，电子部件30D、30H是第二电子部件的一个例子。
电子部件30D是电感器。在第五实施方式中，与第四实施方式同样，电子部件30D的卷绕轴30Da沿长度方向2延伸。电子部件30H是电阻器等电感器以外的部件。
与第四实施方式同样，子基板41具备底板41A和侧板41B(四片侧板41BA～41BD)。侧板41BA、41BB与电子部件30D的卷绕轴30Da正交。底板41A及侧板41BC、41BD与电子部件30D的卷绕轴30Da平行。
如图20B所示，形成于侧板41BA的外侧面41Bb的侧屏蔽图案46A具有四根线状导体部461、462、463、464和导体部467。此外，虽然未图示，但在第五实施方式中，形成于侧板41BB的侧屏蔽图案46A是与形成于侧板41BA的侧屏蔽图案46A相同的结构。
线状导体部461沿高度方向4延伸。如图20A所示，线状导体部461在宽度方向3上位于电子部件30D与电子部件30H之间。如图20B所示，线状导体部462、463、464沿宽度方向3延伸。线状导体部462、463、464呈条纹状排列形成。线状导体部462、463、464的一端部与线状导体部461连接。线状导体部462、463、464的另一端部被敞开。通过如以上那样构成，线状导体部461、462、463、464为非环形状。线状导体部461、462、463、464是非环部的一个例子。线状导体部462、463、464在宽度方向3上相对于线状导体部461位于电子部件30D侧。非环部形成在与作为电感器的电子部件30D在长度方向2上对置的区域。
导体部467在宽度方向3上相对于线状导体部461形成在电子部件30H侧的大致整个区域。导体部467形成在不与作为电感器的电子部件30D在长度方向2上对置的区域。此外，导体部467也可以具有环形状。
根据第五实施方式，非环部(线状导体部461、462、463、464)形成在底板41A及侧板41B之中的与电感器的卷绕轴30Da交叉的侧板41B中的与电感器对置的区域。由此，与第四实施方式同样，能够降低电感器的特性的劣化。另一方面，能够将形成在侧板41B中的不与电感器对置的区域，即侧板41B中的磁场不易对电感器产生影响的区域的导体部467形成为环形状、实心图案。由此，能够提高与电感器的卷绕轴30Da交叉的板中的不与电感器对置的区域处的针对电磁波的屏蔽效果。
＜第六实施方式＞
图21A是本实用新型的第六实施方式所涉及的电路模块所具备的子模块的俯视图。图21B是本实用新型的第六实施方式所涉及的电路模块所具备的子模块的左侧视图。图21C是图21A的D-D剖视图。图21D是图21C的侧板的放大图。第六实施方式所涉及的电路模块与第四实施方式所涉及的电路模块不同的点在于具备子模块40E来代替子模块40B这一点。
如图21A～图21C所示，子模块40E具备子基板41和四个电子部件30D。在第六实施方式中，电子部件30D是第二电子部件的一个例子。
如图21C所示，子基板41具备底板41A和一片侧板41B。侧屏蔽图案46A形成于侧板41B的内侧面41Ba及外侧面41Bb双方。在第六实施方式中，内侧面41Ba及外侧面41Bb是层面的一个例子。形成于外侧面41Bb及内侧面41Ba的每一个的侧屏蔽图案46A与第四实施方式同样具有线状导体部。详细而言，如图21A～图21C所示，形成于外侧面41Bb的侧屏蔽图案46A具有线状导体部461A、462A、463A、464A。如图21A及图21C所示，形成于内侧面41Ba的侧屏蔽图案46A具有线状导体部461B、462B、463B、464B、468B。
如图21B所示，线状导体部461A、462A、463A、464A的结构是与第四实施方式中的线状导体部461、462、463、464(参照图18B)相同的结构。线状导体部461A、462A、463A、464A分别与线状导体部461、462、463、464对应。即，线状导体部461A、462A、463A、464A为非环形状，是非环部的一个例子。
虽然未图示，但线状导体部461B、462B、463B、464B的结构是与线状导体部461A、462A、463A、464A(参照图18B)大致相同的结构。线状导体部461B、462B、463B、464B分别与线状导体部461A、462A、463A、464A对应。但是，如图21C所示，线状导体部461B、462B、463B、464B分别位于相对于线状导体部461A、462A、463A、464A向上方偏移的位置。
线状导体部468B沿宽度方向3(图21C的纸面进深方向)延伸。线状导体部468B位于比线状导体部464B靠下方，且位于相对于线状导体部464A向下方偏移的位置。线状导体部468B与线状导体部464B空开间隔地形成。即，线状导体部462B、463B、464B、468B呈条纹状排列形成。线状导体部468B与线状导体部462B、463B、464B同样，与线状导体部461B(参照图21A)连接。即，线状导体部461B、462B、463B、464B、468B为非环形状，是非环部的一个例子。
如图21D所示，在外侧面41Bb具有没有形成侧屏蔽图案46A的非形成部分46C。在内侧面41Ba具有没有形成侧屏蔽图案46A的非形成部分46D。
沿长度方向2(与外侧面41Bb正交的方向)观察时，外侧面41Bb中的非形成部分46C与内侧面41Ba中形成有侧屏蔽图案46A的形成部分重叠。在该情况下，外侧面41Bb相当于一个层面，内侧面41Ba相当于一个层面以外的层面。
另外，沿长度方向2观察时，内侧面41Ba中的非形成部分46D与外侧面41Bb中形成有侧屏蔽图案46A的形成部分重叠。在该情况下，内侧面41Ba相当于一个层面，外侧面41Bb相当于一个层面以外的层面。
另外，沿长度方向2观察时，线状导体部462A、463A、464A与线状导体部462B、463B、464B、468B在范围46E内重叠。
详细而言，沿长度方向2观察时，线状导体部462A的上端部与线状导体部462B的下端部重叠，线状导体部462A的下端部与线状导体部463B的上端部重叠。另外，沿长度方向2观察时，线状导体部463A的上端部与线状导体部463B的下端部重叠，线状导体部463A的下端部与线状导体部464B的上端部重叠。另外，沿长度方向2观察时，线状导体部464A的上端部与线状导体部464B的下端部重叠，线状导体部464A的下端部与线状导体部468B的上端部重叠。
换言之，沿长度方向2观察时，内侧面41Ba中的形成有侧屏蔽图案46A的形成部分的外缘部与位于外侧面41Bb中的非形成部分46C的周边部的侧屏蔽图案46A重叠。再换言之，沿长度方向2观察时，外侧面41Bb中的形成有侧屏蔽图案46A的形成部分的外缘部与位于内侧面41Ba中的非形成部分46D的周边部的侧屏蔽图案46A重叠。
此外，沿长度方向2观察时，线状导体部462A、463A、464A与线状导体部462B、463B、464B、468B也可以不重叠。
根据第六实施方式，能够利用形成于内侧面41Ba的形成部分的侧屏蔽图案46A屏蔽通过外侧面41Bb的非形成部分46C的电磁波。
根据第六实施方式，沿长度方向2观察时，外侧面41Bb的侧屏蔽图案46A与内侧面41Ba的侧屏蔽图案46A部分重叠。因此，能够抑制电磁波通过外侧面41Bb的侧屏蔽图案46A与内侧面41Ba的侧屏蔽图案46A之间的间隙。
在第六实施方式中，子基板41是双层基板，侧屏蔽图案46A形成于侧板41B的内侧面41Ba及外侧面41Bb双方。但是，子基板41的层数也可以为三层以上。在子基板41是三层基板的情况下，侧板41B除了内侧面41Ba及外侧面41Bb之外，还具有内层面(未图示)。在该情况下，侧屏蔽图案46A形成于内侧面41Ba、外侧面41Bb以及内层面中的至少2个面。
例如，在外侧面41Bb和内层面形成有侧屏蔽图案46A的情况下，沿长度方向2观察时，外侧面41Bb中的非形成部分46C与内层面中形成有侧屏蔽图案46A的形成部分重叠。
另外，例如，在内侧面41Ba、外侧面41Bb以及内层面形成有侧屏蔽图案46A的情况下，例如以下的重叠也可以成立。即，也可以沿长度方向2观察时，外侧面41Bb的非形成部分46C的一部分与内侧面41Ba的侧屏蔽图案46A重叠，外侧面41Bb的非形成部分46C的该一部分以外的部分与内层面的侧屏蔽图案46A重叠。
总之，只要在各层面形成有侧屏蔽图案46A，使得在从子模块40E的外方侧沿着长度方向2观察侧板41B的任意位置的情况下，沿着长度方向2的视线通过任一个侧屏蔽图案46A即可。
＜第七实施方式＞
图22是本实用新型的第七实施方式所涉及的电路模块的纵向剖视图。第七实施方式所涉及的电路模块10D与第四实施方式所涉及的电路模块不同的点在于具备子模块40F来代替子模块40B这一点。
如图22所示，子模块40F的侧屏蔽图案46A具备多个线状导体部469B。多个线状导体部469B沿高度方向4延伸。多个线状导体部469B在长度方向2上相互空开间隔地形成。即，多个线状导体部469B呈条纹状排列形成。各线状导体部469B的下端部与形成于底板41A的底屏蔽图案46B连接。各线状导体部469B的上端部延伸至侧板41B的上端。如以上那样构成的多个线状导体部469B为非环形状，是非环部的一个例子。
子模块40F的侧板41B的上端部与屏蔽膜60的上膜61分离。即，侧屏蔽图案46A与屏蔽膜60的上膜61分离。
此外，各线状导体部469B的上端部也可以仅延伸至比侧板41B的上端靠下方。在该情况下，子模块40F的侧板41B的上端部也可以与屏蔽膜60的上膜61连接。这是因为，在该情况下，即使子模块40F的侧板41B的上端部与屏蔽膜60的上膜61连接，各线状导体部469B也与屏蔽膜60的上膜61分离。
根据第七实施方式，非环部(多个线状导体部469B)与屏蔽膜60的上膜61分离。因此，能够防止由于多个线状导体部469B与屏蔽膜60的上膜61连接而由多个线状导体部469B、屏蔽膜60的上膜61以及底屏蔽图案46B形成环形状。
此外，通过适当地组合上述各种实施方式中的任意的实施方式，能够起到每一个实施方式所具有的效果。
适当地参照附图并且与优选的实施方式相关联地充分记载本实用新型，但对于本领域技术人员来说，各种变形、修改是显而易见的。这样的变形、修改只要不脱离基于所附的权利要求书的本实用新型的范围，就应理解为包含在其中。
附图标记说明
10...电路模块；20...主基板；30...电子部件；30A...电子部件(第一电子部件)；30B...电子部件(第一电子部件)；30C...电子部件(第一电子部件)；30D...电子部件(第二电子部件)；30Da...卷绕轴；30E...电子部件(第二电子部件)；40...子模块；41...子基板；41A...底板；41Aa...上表面(第一面)；41Ab...下表面(第三面)；41Ac...内层面；41B...侧板；41Ba...内侧面(第二面、层面)；41Bb...外侧面(一个层面)；41Bc...内层面；46...屏蔽图案(屏蔽构件)；461...线状导体部(非环部)；462...线状导体部(非环部)；463...线状导体部(非环部)；464...线状导体部(非环部)；46A...侧屏蔽图案(侧屏蔽构件)；46B...底屏蔽图案(底屏蔽构件)；46C...非形成部分；46D...非形成部分；50...密封树脂；60...屏蔽膜。

Claims (17)

1.一种电路模块，其特征在于，具备：
主基板；
至少一个第一电子部件，安装于所述主基板；以及
子模块，安装于所述主基板，
所述子模块具备：
子基板，安装于所述主基板；
至少一个第二电子部件，安装于所述子基板；以及
导电性的屏蔽构件，形成于所述子基板，
所述子基板具有：
底板，以与所述主基板对置的方式安装于所述主基板；和
侧板，以与所述主基板分离的方式从所述底板延伸，
所述第二电子部件安装于所述底板的与所述主基板相反侧的第一面、以及所述侧板的面之中的与所述第一面连续的第二面中的至少一个，
所述屏蔽构件具备：
底屏蔽构件，形成于所述底板；和
侧屏蔽构件，形成于所述侧板。
2.根据权利要求1所述的电路模块，其特征在于，
通过弯曲所述子基板而形成所述底板及所述侧板。
3.根据权利要求1或2所述的电路模块，其特征在于，
所述侧板位于所述第一电子部件与所述第二电子部件之间。
4.根据权利要求1或2所述的电路模块，其特征在于，
所述底屏蔽构件和所述侧屏蔽构件相互连接。
5.根据权利要求1或2所述的电路模块，其特征在于，
所述底屏蔽构件形成于所述底板的所述主基板侧的第三面。
6.根据权利要求1或2所述的电路模块，其特征在于，
所述底板及所述侧板中的至少一个具有内层面，
所述屏蔽构件形成于所述内层面。
7.根据权利要求1或2所述的电路模块，其特征在于，
在俯视观察时，所述侧板的所述第二面沿着所述底板的所述第一面的边向所述第一面的外方侧伸出。
8.根据权利要求1或2所述的电路模块，其特征在于，
所述第一电子部件包括受到电磁波的影响的被干扰系统部件，
所述第二电子部件包括产生电磁波的干扰系统部件且不包括受到电磁波的影响的被干扰系统部件。
9.根据权利要求1或2所述的电路模块，其特征在于，
所述第一电子部件包括产生电磁波的干扰系统部件，
所述第二电子部件包括受到电磁波的影响的被干扰系统部件且不包括产生电磁波的干扰系统部件。
10.根据权利要求9所述的电路模块，其特征在于，
所述被干扰系统部件包括电感器，
所述屏蔽构件在所述底板及所述侧板之中的与所述电感器的卷绕轴交叉的板具有非环形状的非环部。
11.根据权利要求10所述的电路模块，其特征在于，
所述非环部形成在所述底板及所述侧板之中的与所述电感器的卷绕轴交叉的板中的与所述电感器对置的区域。
12.根据权利要求10所述的电路模块，其特征在于，
所述非环部具有呈条纹状排列形成的多个线状导体部。
13.根据权利要求10所述的电路模块，其特征在于，
所述底板及所述侧板中的至少一个具有分别形成有所述非环部的多个层面，
在所述多个层面之中的一个层面中没有形成所述屏蔽构件的非形成部分在沿与所述一个层面正交的方向观察时，与在所述多个层面之中的所述一个层面以外的至少一个层面中形成有所述屏蔽构件的至少一个形成部分重叠。
14.根据权利要求13所述的电路模块，其特征在于，
沿与所述一个层面正交的方向观察时，所述一个层面以外的层面的所述形成部分的外缘部与位于所述一个层面的所述非形成部分的周边部的所述屏蔽构件重叠。
15.根据权利要求10所述的电路模块，其特征在于，具备：
密封树脂，设置于所述主基板，覆盖所述第一电子部件及所述子模块；和
导电性的屏蔽膜，覆盖所述密封树脂的至少一部分，
所述非环部与所述屏蔽膜分离。
16.根据权利要求1或2所述的电路模块，其特征在于，具备：
密封树脂，设置于所述主基板，覆盖所述第一电子部件及所述子模块；和
导电性的屏蔽膜，覆盖所述密封树脂的上方，
所述侧板的上端部与所述屏蔽膜接触，
所述侧屏蔽构件与所述屏蔽膜连接。
17.根据权利要求16所述的电路模块，其特征在于，
所述侧板的沿着所述侧板的厚度方向的伸出末端面、和沿着所述侧屏蔽构件的厚度方向的所述侧屏蔽构件的伸出末端面与所述屏蔽膜接触。
CN202190000909.0U 2020-12-08 2021-11-16 电路模块 Active CN220173699U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020203374 2020-12-08
JP2020-203374 2020-12-08
PCT/JP2021/042078 WO2022124022A1 (ja) 2020-12-08 2021-11-16 回路モジュール

Publications (1)

Publication Number Publication Date
CN220173699U true CN220173699U (zh) 2023-12-12

Family

ID=81972861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000909.0U Active CN220173699U (zh) 2020-12-08 2021-11-16 电路模块

Country Status (3)

Country Link
US (1) US20230319977A1 (zh)
CN (1) CN220173699U (zh)
WO (1) WO2022124022A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549545B2 (ja) * 2001-01-24 2010-09-22 大日本印刷株式会社 電磁波シールド材の製造方法、並びにパターン形成方法
US20060250780A1 (en) * 2005-05-06 2006-11-09 Staktek Group L.P. System component interposer
JP4986507B2 (ja) * 2006-03-29 2012-07-25 京セラ株式会社 回路モジュール
JP6107941B2 (ja) * 2013-04-30 2017-04-05 株式会社村田製作所 複合基板
WO2020049989A1 (ja) * 2018-09-07 2020-03-12 株式会社村田製作所 モジュールおよびモジュールの製造方法

Also Published As

Publication number Publication date
WO2022124022A1 (ja) 2022-06-16
US20230319977A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
US9674941B2 (en) Printed circuit board for mobile platforms
WO2019098316A1 (ja) 高周波モジュール
JP5750528B1 (ja) 部品内蔵回路基板
WO2018101381A1 (ja) 高周波モジュール
JP2014116574A (ja) 多層回路基板及び高周波回路モジュール
WO2021230215A1 (ja) 高周波回路
US7791896B1 (en) Providing an embedded capacitor in a circuit board
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JP2004056144A (ja) プリント配線板
US20130250528A1 (en) Circuit module
JP5311669B2 (ja) 配線基板
CN220173699U (zh) 电路模块
JP6920184B2 (ja) 電子装置及び電子モジュール
WO2022071235A1 (ja) 回路モジュール
JPWO2018139382A1 (ja) 多層基板および電子機器
WO2020196131A1 (ja) 電子部品モジュール
JP6889090B2 (ja) 配線基板
JP6425632B2 (ja) プリント基板
JP7455730B2 (ja) 配線基板
KR20030057283A (ko) 회로 부품이 납땜되는 패드를 구비한 인쇄 배선 기판과,이 인쇄 배선 기판을 구비한 회로 모듈 및 상기 회로모듈을 탑재한 전자 기기
WO2021124805A1 (ja) 電子部品モジュール
WO2021131663A1 (ja) モジュール
JP5234527B2 (ja) 部品内蔵基板
WO2022044504A1 (ja) 回路モジュール及びサブモジュールの製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant