JP7455730B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP7455730B2 JP7455730B2 JP2020183726A JP2020183726A JP7455730B2 JP 7455730 B2 JP7455730 B2 JP 7455730B2 JP 2020183726 A JP2020183726 A JP 2020183726A JP 2020183726 A JP2020183726 A JP 2020183726A JP 7455730 B2 JP7455730 B2 JP 7455730B2
- Authority
- JP
- Japan
- Prior art keywords
- ground conductors
- ground
- wiring board
- interlayer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 217
- 239000011229 interlayer Substances 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 49
- 239000000919 ceramic Substances 0.000 claims description 5
- 230000001902 propagating effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 28
- 230000000149 penetrating effect Effects 0.000 description 20
- 101150090280 MOS1 gene Proteins 0.000 description 16
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 16
- 238000004088 simulation Methods 0.000 description 11
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 101000987118 Homo sapiens Ran guanine nucleotide release factor Proteins 0.000 description 7
- 102100027976 Ran guanine nucleotide release factor Human genes 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101100476202 Caenorhabditis elegans mog-2 gene Proteins 0.000 description 4
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 4
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100331527 Caenorhabditis elegans mog-4 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Description
図1は、本実施の形態におけるパッケージ801(配線基板)を模式的に示す平面図である。パッケージ801は高周波モジュールを製造するためのものである。パッケージ801は、枠体FLと、枠体FLに囲まれたキャビティCVとを有している。キャビティCVは、実装領域RMおよび端子領域RTを有する底部を有している。キャビティCVにおいて実装領域RM上には回路部品(図示せず)が実装されることになる。キャビティCVが閉じられた空間となるように枠体FL上に蓋体(図示せず)を取り付けることによって、回路部品が外部環境から封止される。これにより回路部品を外部環境から保護することができる。
D+Ti≦c/(2×f×ε1/2)
が満たされていることが好ましい。これにより、特に周波数fが65GHz以上の場合に伝送特性がより改善される。例えば、D+Ti≦0.75mmが満たされていれば、アルミナまたはその比誘電率と同程度の比誘電率εを有する材料が用いられる場合において伝送特性がより改善される。例えばTi=0.1mmの場合、これはD≦0.65mmに対応する。好ましくは、絶縁層LD(j1+1)~LDk1の各々の厚みについて、上記不等式が満たされる。
図5は、本実施の形態の配線構造702を、図3(実施の形態1の配線構造701)と同様の視野において概略的に示す斜視図である。配線構造702においては、第j1から第k1の層間接地導体LGj1~LGk1(1≦j1<k1≦N-1)が側面SOに達しており、具体的にはj1=1かつk1=3である。よって層間接地導体LG1~LG3が側面SOに達している。一方で、配線構造701(図3:実施の形態1参照)と異なり配線構造702(図5)においては、第h1から第(N-1)の層間接地導体LGh1~LG(N-1)(k1<h1≦N-1)が側面SOから離れており、具体的にはh1=4かつN-1=15である。よって層間接地導体LG4~LG15(図3:実施の形態1参照)が側面SOから離れている。なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
801 :パッケージ(配線基板)
CV :キャビティ
FL :枠体
GI1~GI3 :接地端子
GO1~GO3 :接地リード(第1~第3の接地電極)
LD1~LD16 :絶縁層
LG~LG15 :層間接地導体
LM :積層体
MI :内側貫通接地導体
MO :外側貫通接地導体
MOG1~MOG4:接地リード近傍貫通接地導体
MOS1~MOS4:信号リード近傍貫通接地導体(分離貫通接地導体)
P1~P4 :電極パターン
PG :接地パターン
RM :実装領域
RT :端子領域
SB :電極取付面
SI,SO :側面
SI1~SI4 :信号端子
SO1~SO4 :信号リード(第1~第4の信号電極)
ST :上面
WG :接地配線
WS1~WS4 :信号配線
Claims (7)
- 配線基板であって、
セラミックスからなる複数の絶縁層と、導体からなる複数の層間接地導体と、の積層体を備え、前記積層体において、前記複数の絶縁層に含まれる第1から第Nの絶縁層(N≧3)と、前記複数の層間接地導体に含まれる第1から第(N-1)の層間接地導体と、が厚み方向において交互に積層されており、前記積層体は、前記第1の絶縁層がなす電極取付面と、第1の側面と、第2の側面と、を有しており、前記複数の層間接地導体に含まれる第j1から第k1の層間接地導体(1≦j1<k1 <N-1)は前記第1の側面に達しており、前記配線基板はさらに、
前記積層体の前記電極取付面に取り付けられた第1および第2の信号電極と、
前記積層体の前記第1の側面に、前記厚み方向に交差する方向において間隔を空けて配列された複数の第1の貫通接地導体と、
を備え、
前記第j1から第k1の層間接地導体(1≦j1<k1 <N-1)は前記第1の側面において前記複数の第1の貫通接地導体の各々によって互いに電気的に接続されており、
第h1から第(N-1)の層間接地導体(k1<h1≦N-1)は前記第1の側面から離れている、配線基板。 - 前記配線基板は、前記第1および第2の信号電極を有する差動配線を含み、前記差動配線は、65GHz以上の周波数fを有する電気信号を伝播させるためのものであり、前記複数の絶縁層は比誘電率εを有しており、Dを前記複数の第1の貫通接地導体の前記間隔と定義しかつTiを前記複数の絶縁層に含まれる第(j1+1)から第k1の絶縁層の少なくともいずれかの厚みと定義しかつcを光速と定義して、
D+Ti ≦ c/(2×f×ε1/2)
が満たされている、請求項1に記載の配線基板。 - 前記配線基板は、前記第1および第2の信号電極を有する差動配線を含み、Dを前記複数の第1の貫通接地導体の前記間隔と定義しかつTiを前記複数の絶縁層に含まれる第(j1+1)から第k1の絶縁層の少なくともいずれかの厚みと定義して、
D+Ti ≦ 0.75mm
が満たされている、請求項1に記載の配線基板。 - 前記複数の第1の貫通接地導体の各々は、前記第1の側面に設けられた凹部に配置されている、請求項1から3のいずれか1項に記載の配線基板。
- 前記第2の側面に、前記厚み方向に交差する方向において間隔を空けて配列された複数の第2の貫通接地導体をさらに備え、
前記複数の層間接地導体に含まれる第j2から第k2の層間接地導体(1≦j2<k2≦N-1)は、前記第2の側面に達しており、かつ前記複数の第2の貫通接地導体の各々によって互いに電気的に接続されている、請求項1から4のいずれか1項に記載の配線基板。 - 前記第1および前記第2の信号電極のそれぞれは、平面レイアウトにおいて前記積層体の前記電極取付面から突出する第1および第2の突出信号電極である、請求項1から5のいずれか1項に記載の配線基板。
- 前記複数の第1の貫通接地導体は、前記積層体の前記電極取付面から分離された分離貫通接地導体を含み、前記分離貫通接地導体は平面レイアウトにおいて少なくとも部分的に前記第1の突出信号電極と重なっている、請求項6に記載の配線基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019238364 | 2019-12-27 | ||
JP2019238364 | 2019-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021108359A JP2021108359A (ja) | 2021-07-29 |
JP7455730B2 true JP7455730B2 (ja) | 2024-03-26 |
Family
ID=76508208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020183726A Active JP7455730B2 (ja) | 2019-12-27 | 2020-11-02 | 配線基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7455730B2 (ja) |
CN (1) | CN113056092A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144509A (ja) | 1999-11-15 | 2001-05-25 | Nec Corp | 高周波パッケージ |
JP2003282783A (ja) | 2002-03-26 | 2003-10-03 | Kyocera Corp | 高周波回路用パッケージ |
WO2018003332A1 (ja) | 2016-06-27 | 2018-01-04 | Ngkエレクトロデバイス株式会社 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
JP2019062114A (ja) | 2017-09-27 | 2019-04-18 | 住友電気工業株式会社 | 光受信モジュール用パッケージ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3570887B2 (ja) * | 1998-04-28 | 2004-09-29 | 京セラ株式会社 | 高周波用配線基板 |
JP2015226034A (ja) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
-
2020
- 2020-11-02 JP JP2020183726A patent/JP7455730B2/ja active Active
- 2020-12-24 CN CN202011551560.8A patent/CN113056092A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144509A (ja) | 1999-11-15 | 2001-05-25 | Nec Corp | 高周波パッケージ |
JP2003282783A (ja) | 2002-03-26 | 2003-10-03 | Kyocera Corp | 高周波回路用パッケージ |
WO2018003332A1 (ja) | 2016-06-27 | 2018-01-04 | Ngkエレクトロデバイス株式会社 | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ |
JP2019062114A (ja) | 2017-09-27 | 2019-04-18 | 住友電気工業株式会社 | 光受信モジュール用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP2021108359A (ja) | 2021-07-29 |
CN113056092A (zh) | 2021-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102266668B1 (ko) | 고주파 모듈 | |
US7436056B2 (en) | Electronic component package | |
US7649499B2 (en) | High-frequency module | |
KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
KR100669930B1 (ko) | 다층 배선 기판 및 반도체 장치 | |
JP5725031B2 (ja) | 構造体及び配線基板 | |
WO2018101381A1 (ja) | 高周波モジュール | |
EP2785155B1 (en) | Circuit board and electronic device | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP5533881B2 (ja) | 電子装置及びノイズ抑制方法 | |
US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
JP7455730B2 (ja) | 配線基板 | |
JP3878795B2 (ja) | 多層配線基板 | |
US8324508B2 (en) | Composite circuit board | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
JP3798978B2 (ja) | 多層配線基板 | |
CN220173699U (zh) | 电路模块 | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
WO2022230883A1 (ja) | 半導体パッケージ及び半導体電子装置 | |
US11769720B2 (en) | Electronic substrate with first and second wirings supplied with same potential | |
JP2004048617A (ja) | 高周波用伝送線路基板 | |
JP2006114623A (ja) | 基板モジュール及び印刷配線板並びにこれを用いた電子装置 | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP2024048912A (ja) | 配線基板、配線基板を用いた配線構造体、電子部品実装用パッケージ、および電子モジュール | |
JP3792482B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7455730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |