JP7455730B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7455730B2
JP7455730B2 JP2020183726A JP2020183726A JP7455730B2 JP 7455730 B2 JP7455730 B2 JP 7455730B2 JP 2020183726 A JP2020183726 A JP 2020183726A JP 2020183726 A JP2020183726 A JP 2020183726A JP 7455730 B2 JP7455730 B2 JP 7455730B2
Authority
JP
Japan
Prior art keywords
ground conductors
ground
wiring board
interlayer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020183726A
Other languages
English (en)
Other versions
JP2021108359A (ja
Inventor
昇 久保
正人 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of JP2021108359A publication Critical patent/JP2021108359A/ja
Application granted granted Critical
Publication of JP7455730B2 publication Critical patent/JP7455730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Description

本発明は、配線基板に関し、特に、セラミックスからなる複数の絶縁層と、導体からなる複数の層間接地導体と、の積層体を含む配線基板に関するものである。
特開2001-077240号公報(特許文献1)は、30GHz以上の高周波信号を伝達するための配線基板を開示している。当該公報によれば、配線基板は、セラミック誘電体基板と、高周波伝送線路と、高周波伝送線路の終端部に他の高周波回路とろう材を介して接続するための接続端子部とを有している。高周波伝送線路は、誘電体基板表面に形成されその終端部が誘電体基板の端面近傍まで延設された信号導体線と、信号導体線と平行して前記誘電体基板の内部または裏面に形成されたグランド層とを有している。誘電体基板の表面の接続端子部における信号導体線の両側には一対の接続用グランド導体が形成されている。一対の接続用グランド導体とグランド層とは、誘電体基板に設けられたビアホール内に金属ペーストを充填し焼成して形成されたビアホール導体によって接続されている。ビアホール導体の側面は誘電体基板の端面から露出されている。
上記公報が主張するところによれば、これら構成は、接続端子部におけるビアホール導体と誘電体基板端面との間の共振を防止し、接続端子部での伝送特性の劣化を防止し、他の高周波回路との接続部における高周波信号の伝送損失を低減できる。またその検証として、30GHzにおける伝送特性の実験結果が提示されている。
特開2001-077240号公報
上記特開2001-077240号公報の技術によれば、ビアホール導体は、接続用グランド導体とグランド層との間の誘電体層の側面で露出されるように配置される。よって、ビアホール導体の配置は、平面レイアウトにおいては接続用グランド導体に重なる位置であり、かつ、厚み方向においては接続用グランド導体とグランド層との間の位置である。このように、ビアホール導体が配置される位置が限定的であることから、その伝送特性は、信号周波数が30GHz程度まであれば十分であったとしても、さらに高い周波数に最適化されたものとはしにくい。この最適化が不十分であると、配線基板の側面近傍において表面波が発生することによって、電磁エネルギーの漏洩が生じ、その結果、良好な伝送特性が得られなくなる。特に近年では、差動信号を用いることによって非常に高い周波数で信号を伝播させる技術が求められてきており、具体的には、65GHz程度以上での良好な伝送特性が求められてきている。
本発明は以上のような課題を解決するためになされたものであり、その目的は、高周波においても良好な伝送特性を得ることができる配線基板を提供することである。
本発明の一態様の配線基板は、セラミックスからなる複数の絶縁層と導体からなる複数の層間接地導体との積層体と、第1および第2の信号電極と、複数の第1の貫通接地導体と、を有している。積層体において、複数の絶縁層に含まれる第1から第Nの絶縁層(N≧3)と、複数の層間接地導体に含まれる第1から第(N-1)の層間接地導体と、が厚み方向において交互に積層されている。積層体は、第1の絶縁層がなす電極取付面と、第1の側面と、第2の側面と、を有している。複数の層間接地導体に含まれる第jから第kの層間接地導体(1≦j<k≦N-1)は第1の側面に達している。第1および第2の信号電極は積層体の電極取付面に取り付けられている。複数の第1の貫通接地導体は、積層体の第1の側面に、厚み方向に交差する方向において間隔を空けて配列されている。第jから第kの層間接地導体(1≦j<k≦N-1)は第1の側面において複数の第1の貫通接地導体の各々によって互いに電気的に接続されている。
配線基板は、第1および第2の信号電極を有する差動配線を含むことが好ましい。差動配線は、65GHz以上の周波数fを有する電気信号を伝播させるためのものであってよい。複数の絶縁層は比誘電率εを有しており、Dを複数の第1の貫通接地導体の間隔と定義しかつTを複数の絶縁層に含まれる第(j+1)から第kの絶縁層の少なくともいずれかの厚みと定義しかつcを光速と定義して、D+T≦c/(2×f×ε1/2)が満たされていることが好ましい。
配線基板は、第1および第2の信号電極を有する差動配線を含むことが好ましい。Dを複数の第1の貫通接地導体の間隔と定義しかつTを複数の絶縁層に含まれる第(j+1)から第kの絶縁層の少なくともいずれかの厚みと定義して、D+T≦0.75mmが満たされていることが好ましい。
複数の第1の貫通接地導体の各々は、第1の側面に設けられた凹部に配置されていることが好ましい。
配線基板は、第2の側面に、厚み方向に交差する方向において間隔を空けて配列された複数の第2の貫通接地導体を有していることが好ましい。複数の層間接地導体に含まれる第jから第kの層間接地導体(1≦j<k≦N-1)は、第2の側面に達しており、かつ複数の第2の貫通接地導体の各々によって互いに電気的に接続されていることが好ましい。
第1および第2の信号電極のそれぞれは、平面レイアウトにおいて積層体の電極取付面から突出する第1および第2の突出信号電極であってよい。その場合、複数の第1の貫通接地導体は、積層体の電極取付面から分離された分離貫通接地導体を含むことが好ましい。分離貫通接地導体は平面レイアウトにおいて少なくとも部分的に第1の突出信号電極と重なっている。
第hから第(N-1)の層間接地導体(k<h≦N-1)は第1の側面から離れていることが好ましい。
本発明の一態様の配線基板によれば、複数の層間接地導体に含まれる第jから第kの層間接地導体(1≦j<k≦N-1)が第1の側面に達している。第1の側面近傍での層間接地導体の存在により、第1の側面近傍における表面波の、電極取付面から厚み方向に沿っての伝播が遮蔽される。よって、この伝播に起因しての電磁エネルギーの漏洩が抑制される。さらに、第jから第kの層間接地導体(1≦j<k≦N-1)は第1の側面において、厚み方向に交差する方向において間隔を空けて配列された複数の第1の貫通接地導体によって互いに電気的に接続されている。これにより、第1の側面近傍での、第jから第kの層間接地導体(1≦j<k≦N-1)の共振が抑制される。よって、この共振によってもたらされる、上記遮蔽効果の劣化が、抑制される。以上から、高周波においても良好な伝送特性を得ることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態1における配線基板の構成を模式的に示す上面図である。 図1の配線基板が含む配線構造の構成を概略的に示す底面図である。 図2の配線構造を矢印III(図1)の向きで概略的に見た斜視図である。 図2の配線構造を矢印IV(図1)の向きで概略的に見た斜視図である。 本発明の実施の形態2における配線基板が含む配線構造の構成を、図3と同様の視野で概略的に示す斜視図である。 図4および図5の少なくともいずれかに示された構造的特徴を有する配線構造を含む配線基板の伝送特性としての差動通過特性のシミュレーション結果を、比較例と共に示すグラフ図である。 図4および図5の少なくともいずれかに示された構造的特徴を有する配線構造を含む配線基板の伝送特性としてのエネルギー損失特性のシミュレーション結果を、比較例と共に示すグラフ図である。 参考例の構造的特徴を、図5と同様の視野で概略的に示す斜視図である。 参考例の構造的特徴を、図4と同様の視野で概略的に示す斜視図である。
以下、図面に基づいて本発明の実施の形態について説明する。
<実施の形態1>
図1は、本実施の形態におけるパッケージ801(配線基板)を模式的に示す平面図である。パッケージ801は高周波モジュールを製造するためのものである。パッケージ801は、枠体FLと、枠体FLに囲まれたキャビティCVとを有している。キャビティCVは、実装領域RMおよび端子領域RTを有する底部を有している。キャビティCVにおいて実装領域RM上には回路部品(図示せず)が実装されることになる。キャビティCVが閉じられた空間となるように枠体FL上に蓋体(図示せず)を取り付けることによって、回路部品が外部環境から封止される。これにより回路部品を外部環境から保護することができる。
回路部品はIC(集積回路)を含んでいてよい。ICが外部(他の高周波回路など)と送受信する信号の周波数帯域の上限は65GHz以上であってよい。また回路部品は光学部品を含んでいてよく、その場合、パッケージ801は、光モジュールを製造するための光パッケージである。光学部品は、典型的には光半導体素子であり、例えば、光源用のレーザーダイオードまたは光検出用のフォトダイオードである。光パッケージとしてのパッケージ801は、パッケージ801の外部に配置された光ファイバ(図示せず)からの光を受けるためまたは光ファイバへ光を送るための経路を確保するために、枠体FLに開口部OPを有している。なお開口部OPを封止する透光性部材が取り付けられていてもよい。
実装領域RM上に実装された回路部品は、端子領域RTに、例えばワイヤボンディングなどによって接続されることによって、パッケージ801に含まれる配線構造701を介して、パッケージ801の外部環境と電気的に接続可能とされる。配線構造701は、パッケージ801の外部へ露出された信号リードSO1~SO4(第1~第4の信号電極)と、パッケージ801の外部へ露出された接地リードGO1~GO3(第1~第3の接地電極)と、キャビティCV内の信号端子SI1~SI4と、キャビティCV内の接地端子GI1~GI3と、キャビティCV内のキャパシタC1~C4とを有している。
信号リードSO1と信号端子SI1とは、信号配線WS1によって互いに接続されている。信号リードSO2と信号端子SI2とは、信号配線WS2によって互いに接続されている。信号リードSO3と信号端子SI3とは、信号配線WS3によって互いに接続されている。信号リードSO4と信号端子SI4とは、信号配線WS4によって互いに接続されている。信号配線WS1~WS4の各々は、後述する層間信号導体(図示せず)と、信号用の表層導体(図2:電極パターンP1~P4)と、厚み方向においてこれら導体間をつなぐ貫通導体とによって構成され得る。信号用の貫通導体は、キャスタレーション電極(後述する積層体LMの側面上に露出された電極、図示せず)およびビア電極(後述する積層体LMの側面上に露出されない電極、図示せず)の少なくともいずれかによって構成され得る。信号配線WS1~WS4のそれぞれは、直流の伝達を防止するためのキャパシタC1~C4を実装するための導体パターンを含んでいてよい。これら導体パターンへキャパシタC1~C4の各々がはんだBRを用いて実装され得る(図3および図4を参照)。接地リードG01~G03のそれぞれは、接地配線WGによって接地端子GI1~GI3に接続されている。接地配線WGは、後述する層間接地導体LG1~LG15(図3)と、接地用の表層導体(図2:接地パターンPG)と、厚み方向においてこれら導体間をつなぐ貫通導体とによって構成され得る。接地用の貫通導体は、キャスタレーション電極(外側貫通接地導体MO(図3)および内側貫通接地導体MI(図4))およびビア電極(後述する積層体LMの側面上に露出されない電極、図示せず)によって構成され得る。
信号リードSO1および信号端子SI1を有する信号配線WS1と、信号リードSO2および信号端子SI2を有する信号配線WS2とは、第1の差動配線を構成している。また、信号リードSO3および信号端子SI3を有する信号配線WS3と、信号リードSO4および信号端子SI4を有する信号配線WS4とは、第2の差動配線を構成している。よって、第1の差動配線は信号リードSO1,SO2および信号端子SI1,SI2を有しており、第2の差動配線は、信号リードSO3,SO4および信号端子SI3,SI4を有している。なお本実施の形態の配線構造701は上記のように2つの差動配線を有しているが、差動配線の数は特定の数に限定されるものではない。
図2は、配線構造701の構成を概略的に示す底面図である。また図3および図4のそれぞれは、配線構造701を矢印IIIおよびIV(図1)の向きで概略的に見た斜視図である。各図には、互いに直交する方向X、YおよびZを有する直交座標系が示されている。配線構造701は、上述した部材に加えてさらに、積層体LMと、外側貫通接地導体MOおよび内側貫通接地導体MI(複数の第1の貫通接地導体および複数の第2の貫通接地導体)と、金属ベース板10とを有している。なお、図を見やすくするために、電極取付面SB上および端子領域RT上の配線パターン(図2~図4)と、側面SO上の外側貫通接地導体MO(図3)と、側面SI上の内側貫通接地導体MI(図4)とが占める面的な領域にドットが付されている。
積層体LMは、アルミナなどの誘電体セラミックスからなる第1から第Nの絶縁層LD1~LDN(N≧3)と、導体からなる第1から第(N-1)の層間接地導体LG1~LG(N-1)との積層体である。層間接地導体は、接地されることになる層間導体である。本実施の形態においてはN=16であり、よって積層体LMは、第1から第16の絶縁層LD1~LD16と、第1~第15の層間接地導体LG1~LG15との積層体である。積層体LMにおいて、絶縁層LD1~LD16と、層間接地導体LG1~LG15とが、厚み方向Zにおいて交互に積層されている。なお積層体LMは、導体からなり信号電位が印加されることになる層間導体、すなわち層間信号導体、を含んでいてよい。層間信号導体は層間接地導体LG1~LG15から電気的に絶縁分離されている。層間信号導体は、層間接地導体LG1~LG15と同層に配置されていてよい。積層体LMは、絶縁層LD1がなす電極取付面SBと、枠体FL(図1)の外周面および内周面のそれぞれをなす側面SOおよび側面SI(第1の側面および第2の側面)と、枠体FLの上面をなす上面STとを有している。
本実施の形態においては、枠体FL(図1参照)は絶縁層LD1~LD16および層間接地導体LG1~LG15によって構成されている。また端子領域RT(図1参照)は、絶縁層LD13~LD16および層間接地導体LG13~LG15なしに、絶縁層LD1~LD12および層間接地導体LG1~LG12によって構成されており、枠体FLからその内部へ延びている。これにより端子領域RTは、枠体FLの内側に張り出したテラス形状を有しており、このテラス形状の表面(図3および図4における上面)は、絶縁層LD12と、その上に配置された層間接地導体LG12のパターンとから構成されている。
積層体LMの電極取付面SBには表層導体が形成されており、この表層導体は接地パターンPG(図2)および電極パターンP1~P4(図2)を有している。信号リードSO1~SO4のそれぞれは積層体LMの電極取付面SBに電極パターンP1~P4を介して取り付けられている。接地リードGO1~GO3の各々は積層体LMの電極取付面SBに接地パターンPGを介して取り付けられている。電極取付面SBは、信号リードSO1~SO4および接地リードGO1~GO3の間に、側面SOに達するトレンチTRを有していてよい。
外側貫通接地導体MOは積層体LMの側面SOに配置されている。外側貫通接地導体MOの各々は、側面SOに設けられた凹部に配置されていることが好ましい。言い換えれば、外側貫通接地導体MOの各々はキャスタレーション電極であることが好ましい。側面SOにおいて外側貫通接地導体MOの各々によって第jから第kの層間接地導体LGj~LGkは互いに電気的に接続されている。本実施の形態においてはj=1かつk=3であり、したがって外側貫通接地導体MOの各々によって層間接地導体LG1~LG3が互いに電気的に接続されている。このような電気的接続を可能とするためには、層間接地導体LGのうち少なくとも層間接地導体LGj~LGk(具体的には層間接地導体LG1~LG3)は側面SOに達している必要がある。なお本実施の形態においてはすべての層間接地導体LGが側面SO(図3)に達している。
外側貫通接地導体MOは、接地リード近傍貫通接地導体MOG1~MOG3と、信号リード近傍貫通接地導体MOS1~MOS4(分離貫通接地導体)とを含む。接地リード近傍貫通接地導体MOG1~MOG3のそれぞれは、電極取付面SBに達していることが好ましく、さらに接地リードGO1~GO3に接していることが好ましい。信号リード近傍貫通接地導体MOS1~MOS4は厚み方向Zにおいて電極取付面SBから分離されている。よって信号リード近傍貫通接地導体MOS1~MOS4は、絶縁層LD1を貫通しておらず、絶縁層LD2~LDN(N≧3、ここではN=16)の少なくとも一部のみを貫通している。また信号リード近傍貫通接地導体MOS1~MOS4は、絶縁層LD2~LDNの一部の絶縁層のみを貫通することが好ましく、また絶縁層LDNは貫通していないことが好ましい。図3の例においては、信号リード近傍貫通接地導体MOS1~MOS4は絶縁層LD2~LD3のみを貫通している。信号リード近傍貫通接地導体MOS1は平面レイアウト(すなわちXY面におけるレイアウト)において少なくとも部分的に信号リードSO1と重なっていてよい。さらに、信号リード近傍貫通接地導体MOS1~MOS4のそれぞれが、平面レイアウトにおいて少なくとも部分的に信号リードSO1~SO4と重なっていてよい。
外側貫通接地導体MOは、厚み方向Zに交差する方向Yにおいて間隔Dを空けて配列されている。ここで、絶縁層LDが比誘電率εを有しており、前述した差動配線が、周波数fを有する電気信号を伝播させるためのものであるとき、Tを絶縁層LD(j+1)~LDkの少なくともいずれかの厚み(本実施の形態においては、絶縁層LD2~LD3の少なくともいずれかの厚み)と定義し、cを光速と定義すると、以下の不等式
D+T≦c/(2×f×ε1/2
が満たされていることが好ましい。これにより、特に周波数fが65GHz以上の場合に伝送特性がより改善される。例えば、D+T≦0.75mmが満たされていれば、アルミナまたはその比誘電率と同程度の比誘電率εを有する材料が用いられる場合において伝送特性がより改善される。例えばT=0.1mmの場合、これはD≦0.65mmに対応する。好ましくは、絶縁層LD(j+1)~LDkの各々の厚みについて、上記不等式が満たされる。
なお、外側貫通接地導体MOの間隔Dは場所ごとに異なっていてもよい。例えば、接地リード近傍貫通接地導体MOG1と信号リード近傍貫通接地導体MOS1との間隔と、信号リード近傍貫通接地導体MOS1と信号リード近傍貫通接地導体MOS2との間隔と、が異なっていてもよい。
内側貫通接地導体MIは積層体LMの側面SIに配置されている。内側貫通接地導体MIの各々は、側面SIに設けられた凹部に配置されていることが好ましい。言い換えれば、内側貫通接地導体MIの各々はキャスタレーション電極であることが好ましい。側面SIにおいて内側貫通接地導体MIの各々によって、層間接地導体LGに含まれる第jから第kの層間接地導体LGj~LGk(1≦j<k≦N-1)は互いに電気的に接続されている。本実施の形態においてはj=13かつk=15であり、したがって内側貫通接地導体MIの各々によって層間接地導体LG13~LG15は互いに電気的に接続されている。このような電気的接続を可能とするためには、層間接地導体LG13~LG15は側面SIに達している必要がある。また本実施の形態においては、内側貫通接地導体MIの各々は、枠体FL内から端子領域RT上へと延びる層間接地導体LG12に、側面SIの縁において達している。内側貫通接地導体MIは、厚み方向Zに交差する方向Yにおいて間隔Dを空けて配列されており、これについても上記不等式が満たされていることが好ましい。なお、内側貫通接地導体MIの間隔Dは場所ごとに異なっていてもよい。
なお、互いに隣り合う外側貫通接地導体MO(図3)の間隔は、完全に同じである必要はなく、例えば、接地リード近傍貫通接地導体MOG1と信号リード近傍貫通接地導体MOS1との間の間隔と、信号リード近傍貫通接地導体MOS1と信号リード近傍貫通接地導体MOS2との間の間隔とが異なっていてもよい。また、互いに隣り合う内側貫通接地導体MI(図4)の間隔は、完全に同じである必要はない。このように間隔に相違がある場合であっても、各間隔が上記不等式を満たすことが好ましい。
信号リードSO1~SO4の各々は、本実施の形態においては、平面レイアウト(すなわちXY面におけるレイアウト)において積層体LMの電極取付面SBからX方向に向かって突出する突出信号電極である。また接地リードGO1~GO3は、本実施の形態においては、平面レイアウトにおいて積層体LMの電極取付面SBからX方向に向かって突出する突出信号電極である。
本実施の形態によれば、層間接地導体LGが側面SOに達している。側面SO近傍での層間接地導体の存在により、側面SO近傍における表面波の、電極取付面SBから厚み方向Zに沿っての伝播が遮蔽される。よって、この伝播に起因しての電磁エネルギーの漏洩が抑制される。さらに、層間接地導体LG1~LG3は側面SOにおいて外側貫通接地導体MOによって互いに電気的に接続されている。これにより、側面SO近傍での層間接地導体LG1~LG3の共振が抑制される。よって、この共振によってもたらされる、上記遮蔽効果の劣化が、抑制される。以上から、高周波においても良好な伝送特性を得ることができる。
特に、不等式D+T≦c/(2×f×ε1/2)が満たされている場合、当該不等式の右辺は絶縁層LD中での電磁波の波長の半分に対応し、左辺の間隔D+厚みTがこれ以下とされる。これにより、65GHz以上の高い周波数fにおいても、層間接地導体LG1~LG3の共振が十分に抑制される。よって、この共振が伝送特性に及ぼす悪影響が、より抑制される。
不等式D+T≦0.75mmが満たされている場合(例えば、後述するシミュレーション条件のように間隔D=0.46mmの場合)、当該不等式の右辺は、アルミナからなる絶縁層LD中での65GHzの電磁波の波長の半分に対応し、左辺の間隔D+厚みTがこれ以下とされる。これにより、絶縁層LDの材料として、アルミナまたはその比誘電率と同程度の比誘電率を有する材料が用いられる場合において、65GHz以上の高い周波数fにおいても、層間接地導体LG1~LG3の共振が十分に抑制される。よって、この共振が伝送特性に及ぼす悪影響が、より抑制される。
外側貫通接地導体MOの各々は、側面SOに設けられた凹部に配置されていることが好ましい。これにより、外側貫通接地導体MOを、キャスタレーション電極の形成技術を用いて形成することができ、その場合、厚み方向Zにおける外側貫通接地導体MOの端の位置を、層間接地導体LGに精確に重ねることができる。よって、外側貫通接地導体MOの端の位置が層間接地導体LGからずれることに起因しての、外側貫通接地導体MOの端部での共振を避けることができる。よって、この共振が伝送特性に及ぼす悪影響が、より抑制される。
層間接地導体LG13~LG15は、側面SIに達しており、かつ内側貫通接地導体MIの各々によって互いに電気的に接続されていることが好ましい。これにより、側面SOだけでなく側面SI近傍でも、電磁エネルギーの漏洩と共振とが伝送特性に及ぼす悪影響が抑制される。よって、側面SOだけでこれらが抑制される場合に比して、高周波における伝送特性を、顕著に良好なものとすることができる。
信号リードSO1~SO4の各々は、平面レイアウトにおいて積層体LMの電極取付面SBから突出する突出信号電極であってよい。電極取付面SB上の電極構造は、端子等の物理的強度確保の必要性から最小寸法の制約を受けやすく、よって、周辺とのインピ-ダンス不整合を抑えた設計を採用することが難しい。その結果、平面レイアウトにおいて突出信号電極と重なる領域近傍での、電磁エネルギーの漏洩または共振が、従来の技術においては生じやすくなる。本実施の形態によれば、この問題を効果的に抑制することができる。このような突出信号電極が用いられる場合、外側貫通接地導体MOは、平面レイアウトにおいて少なくとも部分的に信号リードSO1と重なる信号リード近傍貫通接地導体MOS1を含むことが好ましい。これにより、平面レイアウトにおいて信号リードSO1と重なる領域近傍での、電磁エネルギーの漏洩または共振を、抑制することができる。さらに、外側貫通接地導体MOは、平面レイアウトにおいて少なくとも部分的に信号リードSO1~SO4のそれぞれと重なる信号リード近傍貫通接地導体MOS1~MOS4を含むことが好ましい。これにより、平面レイアウトにおいて信号リードSO1~SO4と重なる領域近傍での、電磁エネルギーの漏洩または共振を、抑制することができる。
<実施の形態2>
図5は、本実施の形態の配線構造702を、図3(実施の形態1の配線構造701)と同様の視野において概略的に示す斜視図である。配線構造702においては、第jから第kの層間接地導体LGj~LGk(1≦j<k≦N-1)が側面SOに達しており、具体的にはj=1かつk=3である。よって層間接地導体LG1~LG3が側面SOに達している。一方で、配線構造701(図3:実施の形態1参照)と異なり配線構造702(図5)においては、第hから第(N-1)の層間接地導体LGh~LG(N-1)(k<h≦N-1)が側面SOから離れており、具体的にはh=4かつN-1=15である。よって層間接地導体LG4~LG15(図3:実施の形態1参照)が側面SOから離れている。なお、これ以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図6は、配線構造701が有する構造的特徴FA(図4)と、配線構造702が有する構造的特徴FB(図5)と、の少なくともいずれかを含む配線基板の伝送特性としての差動通過特性(Sパラメータでの表記における|Sdd21|)のシミュレーション結果(結果E1~E3)を、比較例(結果E0)と共に示すグラフ図である。図7は、構造的特徴FA(図4)と、構造的特徴FB(図5)と、の少なくともいずれかを含む配線基板の伝送特性としてのエネルギー損失特性(Sパラメータでの表記における、1-(|Sdd11|+|Sdd21|))のシミュレーション結果(結果E1~E3)を、比較例(結果E0)と共に示すグラフ図である。図8は、比較例の構造的特徴FBxを、図5(構造的特徴FB)と同様の視野で概略的に示す斜視図である。図9は、比較例の構造的特徴FAxを、図4(構造的特徴FA)と同様の視野で概略的に示す斜視図である。
構造的特徴FA(図4)は内側貫通接地導体MIを有している。一方、構造的特徴FAx(図9)は内側貫通接地導体MIを有していない。
構造的特徴FB(図5)は、複数の層間接地導体LG1~LG3に接続された外側貫通接地導体MOを有している。一方、構造的特徴FBx(図8)は、単一の層間接地導体LG1には接続され他の層間接地導体には接続されていない外側貫通接地導体MOを有している。
図6および図7において、結果E0は、構造的特徴FAx(図9)および構造的特徴FBx(図8)が適用された条件下でのシミュレーション結果を示している。結果E1は、構造的特徴FA(図4)および構造的特徴FBx(図8)が適用された条件下でのシミュレーション結果を示している。結果E2は、構造的特徴FAx(図9)および構造的特徴FB(図5)が適用された条件下でのシミュレーション結果を示している。結果E3は、構造的特徴FA(図4)および構造的特徴FB(図5)が適用された条件下でのシミュレーション結果を示している。これらのシミュレーション結果からわかるように、結果E0に比して結果E1~E3によれば、65GHz程度以上において伝送特性が改善されており、75GHz程度まで良好な伝送特性を得られることがわかる。結果E1~E3の間で比較すると、結果E2は結果E1に比して良好であり、結果E3は最も良好である。
なお上記シミュレーションの、上記以外の主な条件は、以下のとおりである。Y方向における信号リードSO1の中心と信号リードSO2の中心との間の距離(およびY方向における信号リードSO3の中心と信号リードSO4の中心との間の距離)は0.65mmであり、Y方向における接地リードGO1の中心と接地リードGO2の中心との間の距離(およびY方向における接地リードGO2の中心と接地リードGO3の中心との間の距離)は2.4mmである。また、Y方向における接地リード近傍貫通接地導体MOG1と接地リード近傍貫通接地導体MOG2との間の間隔(およびY方向における接地リード近傍貫通接地導体MOG2と接地リード近傍貫通接地導体MOG3との間の間隔)は1.725mmであり、Y方向における信号リード近傍貫通接地導体MOS1と信号リード近傍貫通接地導体MOS2との間の間隔(およびY方向における信号リード近傍貫通接地導体MOS3と信号リード近傍貫通接地導体MOS4との間の間隔)は0.40mmである。また、Y方向における接地リード近傍貫通接地導体MOG1と信号リード近傍貫通接地導体MOS1の間隔(および信号リード近傍貫通接地導体MOS2と接地リード近傍貫通接地導体MOG2の間隔、および接地リード近傍貫通接地導体MOG2と信号リード近傍貫通接地導体MOS3の間隔、および信号リード近傍貫通接地導体MOS4と接地リード近傍貫通接地導体MOG3の間隔)は0.46mmである。また、Y方向における、互いに隣り合う内側貫通接地導体MI(図4参照)の間の間隔は0.6325mmである。また絶縁層LDの比誘電率εは9である。また絶縁層LD1~LD12の各々の厚みは0.15mmであり、絶縁層LD13~LD16の各々の厚みは0.25mmである。また、信号リードSO1と信号リードSO2との間および信号リードSO3と信号リードSO4との間に配置されたトレンチTRの深さ(厚み方向Zにおける寸法)は225μmであり、接地リードGO1と信号リードSO1との間、信号リードSO2と接地リードGO2との間、接地リードGO2と信号リードSO3との間、および信号リードSO4と接地リードGO3との間に配置されたトレンチTRの深さは300μmである。
本実施の形態によれば、層間接地導体LG1~LG3が側面SOに達している。これにより、側面SO近傍の表面波の、電極取付面SBから厚み方向Zに沿っての伝播が、層間接地導体LG1~LG3によって遮られる。よって、この伝播に起因しての電磁エネルギーの漏洩が抑制される。さらに、層間接地導体LG1~LG3は、実施の形態1と同様に、側面SOにおいて、厚み方向Zに交差する方向Yにおいて間隔を空けて配列された外側貫通接地導体MOによって互いに電気的に接続されている。これにより、側面SO近傍での、層間接地導体LG1~LG3の共振が抑制される。よって、この共振が伝送特性に及ぼす悪影響が抑制される。以上から、実施の形態1とほぼ同様に、高周波においても良好な伝送特性を得ることができる。
特に本実施の形態(図5)によれば、実施の形態1(図3)と異なり、層間接地導体LG4~LG15は、側面SOから離れており、よって側面SOにおいて露出されていない。これにより、配線構造702を有する配線基板の製造方法がめっき処理を有する場合において、層間接地導体LG4~LG15については、側面SOにおいて当該めっき処理を避けることができる。よって、めっき処理で消費される材料の量が削減される。よって、めっき処理の材料コストを抑制することができる。この効果は、当該めっき処理が貴金属めっき処理、特に金めっき処理、の場合、特に顕著である。
なお上記実施の形態1および2においては、信号リードSO1およびSO2(第1および第2の信号電極)が、平面レイアウトにおいて積層体LMの電極取付面SBから突出する突出信号電極である場合について説明したが、第1および第2の信号電極は、平面レイアウトにおいて積層体LMの電極取付面SBから突出しない電極であってもよい。例えばBGA(Ball Grid Array)またはPCB(Printed Circuit Board)のような電極構造が用いられてもよい。あるいはフレキシブル基板のような電極構造が用いられてもよい。また電極取付面SBは絶縁層LD16がなしていてもよい。すなわち上面STが電極取り付け面SBであってもよい。また上記実施の形態1および2において、(積層体LMの側面SO上の)外側貫通接地導体MOと、(積層体LMの側面SI上の)内側貫通接地導体MIとが設けられている場合について説明したが、これに限定されず、外側貫通接地導体MOと内側貫通接地導体MIとのいずれか一方のみが設けられてもよい。表面波の発生による電磁エネルギーの漏洩に起因する損失の増大は、内側および外側の両方で発生する。外側貫通接地導体MOおよび内側貫通接地導体MIの両方を設置することが好ましいが、一方だけでも損失を軽減する効果が得られる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
701,702 :配線構造
801 :パッケージ(配線基板)
CV :キャビティ
FL :枠体
GI1~GI3 :接地端子
GO1~GO3 :接地リード(第1~第3の接地電極)
LD1~LD16 :絶縁層
LG~LG15 :層間接地導体
LM :積層体
MI :内側貫通接地導体
MO :外側貫通接地導体
MOG1~MOG4:接地リード近傍貫通接地導体
MOS1~MOS4:信号リード近傍貫通接地導体(分離貫通接地導体)
P1~P4 :電極パターン
PG :接地パターン
RM :実装領域
RT :端子領域
SB :電極取付面
SI,SO :側面
SI1~SI4 :信号端子
SO1~SO4 :信号リード(第1~第4の信号電極)
ST :上面
WG :接地配線
WS1~WS4 :信号配線

Claims (7)

  1. 配線基板であって、
    セラミックスからなる複数の絶縁層と、導体からなる複数の層間接地導体と、の積層体を備え、前記積層体において、前記複数の絶縁層に含まれる第1から第Nの絶縁層(N≧3)と、前記複数の層間接地導体に含まれる第1から第(N-1)の層間接地導体と、が厚み方向において交互に積層されており、前記積層体は、前記第1の絶縁層がなす電極取付面と、第1の側面と、第2の側面と、を有しており、前記複数の層間接地導体に含まれる第jから第kの層間接地導体(1≦j<k N-1)は前記第1の側面に達しており、前記配線基板はさらに、
    前記積層体の前記電極取付面に取り付けられた第1および第2の信号電極と、
    前記積層体の前記第1の側面に、前記厚み方向に交差する方向において間隔を空けて配列された複数の第1の貫通接地導体と、
    を備え、
    前記第jから第kの層間接地導体(1≦j<k N-1)は前記第1の側面において前記複数の第1の貫通接地導体の各々によって互いに電気的に接続されており、
    第hから第(N-1)の層間接地導体(k<h≦N-1)は前記第1の側面から離れている、配線基板。
  2. 前記配線基板は、前記第1および第2の信号電極を有する差動配線を含み、前記差動配線は、65GHz以上の周波数fを有する電気信号を伝播させるためのものであり、前記複数の絶縁層は比誘電率εを有しており、Dを前記複数の第1の貫通接地導体の前記間隔と定義しかつTを前記複数の絶縁層に含まれる第(j+1)から第kの絶縁層の少なくともいずれかの厚みと定義しかつcを光速と定義して、
    D+T ≦ c/(2×f×ε1/2
    が満たされている、請求項1に記載の配線基板。
  3. 前記配線基板は、前記第1および第2の信号電極を有する差動配線を含み、Dを前記複数の第1の貫通接地導体の前記間隔と定義しかつTを前記複数の絶縁層に含まれる第(j+1)から第kの絶縁層の少なくともいずれかの厚みと定義して、
    D+T ≦ 0.75mm
    が満たされている、請求項1に記載の配線基板。
  4. 前記複数の第1の貫通接地導体の各々は、前記第1の側面に設けられた凹部に配置されている、請求項1からのいずれか1項に記載の配線基板。
  5. 前記第2の側面に、前記厚み方向に交差する方向において間隔を空けて配列された複数の第2の貫通接地導体をさらに備え、
    前記複数の層間接地導体に含まれる第jから第kの層間接地導体(1≦j<k≦N-1)は、前記第2の側面に達しており、かつ前記複数の第2の貫通接地導体の各々によって互いに電気的に接続されている、請求項1からのいずれか1項に記載の配線基板。
  6. 前記第1および前記第2の信号電極のそれぞれは、平面レイアウトにおいて前記積層体の前記電極取付面から突出する第1および第2の突出信号電極である、請求項1からのいずれか1項に記載の配線基板。
  7. 前記複数の第1の貫通接地導体は、前記積層体の前記電極取付面から分離された分離貫通接地導体を含み、前記分離貫通接地導体は平面レイアウトにおいて少なくとも部分的に前記第1の突出信号電極と重なっている、請求項に記載の配線基板。
JP2020183726A 2019-12-27 2020-11-02 配線基板 Active JP7455730B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019238364 2019-12-27
JP2019238364 2019-12-27

Publications (2)

Publication Number Publication Date
JP2021108359A JP2021108359A (ja) 2021-07-29
JP7455730B2 true JP7455730B2 (ja) 2024-03-26

Family

ID=76508208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020183726A Active JP7455730B2 (ja) 2019-12-27 2020-11-02 配線基板

Country Status (2)

Country Link
JP (1) JP7455730B2 (ja)
CN (1) CN113056092A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144509A (ja) 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2003282783A (ja) 2002-03-26 2003-10-03 Kyocera Corp 高周波回路用パッケージ
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ngkエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2019062114A (ja) 2017-09-27 2019-04-18 住友電気工業株式会社 光受信モジュール用パッケージ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570887B2 (ja) * 1998-04-28 2004-09-29 京セラ株式会社 高周波用配線基板
JP2015226034A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144509A (ja) 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2003282783A (ja) 2002-03-26 2003-10-03 Kyocera Corp 高周波回路用パッケージ
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ngkエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2019062114A (ja) 2017-09-27 2019-04-18 住友電気工業株式会社 光受信モジュール用パッケージ

Also Published As

Publication number Publication date
JP2021108359A (ja) 2021-07-29
CN113056092A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
US7436056B2 (en) Electronic component package
US7649499B2 (en) High-frequency module
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
KR100669930B1 (ko) 다층 배선 기판 및 반도체 장치
JP5725031B2 (ja) 構造体及び配線基板
WO2018101381A1 (ja) 高周波モジュール
EP2785155B1 (en) Circuit board and electronic device
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP5533881B2 (ja) 電子装置及びノイズ抑制方法
US6140698A (en) Package for microwave and mm-wave integrated circuits
JP7455730B2 (ja) 配線基板
JP3878795B2 (ja) 多層配線基板
US8324508B2 (en) Composite circuit board
JPWO2008010445A1 (ja) 多層プリント回路基板
JP3798978B2 (ja) 多層配線基板
CN220173699U (zh) 电路模块
WO2022070856A1 (ja) 配線基体および電子装置
WO2022230883A1 (ja) 半導体パッケージ及び半導体電子装置
US11769720B2 (en) Electronic substrate with first and second wirings supplied with same potential
JP2004048617A (ja) 高周波用伝送線路基板
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP3600729B2 (ja) 高周波回路用パッケージ
JP2024048912A (ja) 配線基板、配線基板を用いた配線構造体、電子部品実装用パッケージ、および電子モジュール
JP3792482B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240313

R150 Certificate of patent or registration of utility model

Ref document number: 7455730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150