JP5725031B2 - 構造体及び配線基板 - Google Patents

Description

本発明は、構造体及び配線基板に関する。

近年、特定の構造を有する導体パターンを周期的に配置すること（以下、「メタマテリアル」と記載）で電磁波の伝播特性を制御できることが明らかになっている。特に、特定の周波数帯域における電磁波伝播を抑制するように構成されるメタマテリアルは、電磁バンドギャップ構造（以下、「ＥＢＧ構造」と記載）と呼ばれており、このＥＢＧ構造を配線基板に適用することで、電源プレーン・グランドプレーン間のノイズ伝播を抑制する試みが報告されている。

例えば、特許文献１（米国特許出願公開第２００５／０１９５０５１号明細書）には、図１６に示すように、互いに対向する２つの導体プレーンの間の層に島状の導体エレメントを複数配置し、この島状の導体エレメントそれぞれをビアで導体プレーンに接続した、いわゆるマッシュルーム型のＥＢＧ構造、およびその変形例が示されている。

米国特許出願公開第２００５／０１９５０５１号明細書

上記マッシュルーム型ＥＢＧ構造は、互いに対向する導体プレーンを配置する層以外に、導体エレメントを配置する層（以下、「導体エレメント層」と記載）を設ける必要がある。特に、互いに対向する２つの導体プレーンのいずれもがビアと接続されないＥＢＧ構造の場合、すなわち図１６において点線で囲んだＥＢＧ構造の場合、導体エレメント層を２層設ける必要がある。

このため、互いに対向する２つの導体プレーンのいずれもがビアと接続されない従来のＥＢＧ構造を有する構造体（以下、「ＥＢＧ構造体」と記載）は、積層数が多くなり、厚くなってしまうという問題がある。

また、互いに対向する２つの導体プレーンのいずれもがビアと接続されない従来のＥＢＧ構造を配線基板に適用した場合、配線基板の積層数が多くなり、配線基板が厚くなってしまうという問題がある。

さらに、積層数が多くなることに起因して、ＥＢＧ構造体および配線基板の製造コストが増大してしまう。

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、互いに対向する２つの導体プレーンと、ビアと、当該ビアと接続される導体エレメントとを有し、２つの導体プレーンのいずれもが当該ビアと接続されないＥＢＧ構造において、従来のＥＢＧ構造より少ない層数でＥＢＧ構造を実現することで、従来のＥＢＧ構造を有するＥＢＧ構造体および配線基板に比べて、薄く、低コスト化を実現したＥＢＧ構造体および配線基板を提供することにある。

本発明によれば、第１開口を有する第１導体と、第２開口を有し、前記第１導体の少なくとも一部と対向する第２導体と、前記第１開口および前記第２開口を通過し、前記第１導体および前記第２導体と絶縁された導体ビアと、前記第１開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第２導体と対向している第１配線と、前記第２開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第１導体と対向している第２配線と、を備えることを特徴とする構造体が提供される。

また、本発明によれば、導電体と誘電体とを含んで構成された積層構造を有し、前記積層構造内に、上記構造体を少なくともひとつ備えることを特徴とする配線基板が提供される。

本発明によれば、互いに対向する２つの導体プレーンと、ビアと、当該ビアと接続される導体エレメントとを有し、２つの導体プレーンのいずれもが当該ビアと接続されないＥＢＧ構造において、従来のＥＢＧ構造より少ない層数でＥＢＧ構造を実現することができる。結果、本発明によれば、従来のＥＢＧ構造を有するＥＢＧ構造体および配線基板に比べて、薄く、低コスト化を実現したＥＢＧ構造体および配線基板を提供することができる。

上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
第１の実施形態に係る構造体の一例の断面図である。 第１の実施形態に係る構造体の一例の上面図である。 第１の実施形態に係る構造体の等価回路図である。 第１の実施形態に係る構造体の一例の上面図である。 第１の実施形態に係る構造体の一例の上面図である。 第１の実施形態に係る構造体の一例の上面図である。 第１の実施形態に係る構造体の一例の上面図である。 第１の実施形態に係る構造体の一例の上面図である。 第２の実施形態に係る構造体の一例の断面図である。 第３の実施形態に係る構造体の一例の断面図である。 第３の実施形態に係る構造体の一例の上面図である。 第４の実施形態に係る配線基板の一例の断面図および上面図である。 第４の実施形態に係る配線基板の一例の上面図である。 第５の実施形態に係る配線基板の一例の断面図である。 第６の実施形態に係る配線基板の一例の断面図および上面図である。 従来のＥＢＧ構造を示す図である。

以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る構造体１０の一例の断面図である。図２は本発明の第１の実施形態に係る構造体１０の一例の上面図であり、図２（Ａ）はＡ層１１における上面図、図２（Ｂ）はＢ層１２における上面図をそれぞれ表す。図１は、図２におけるａ−ａ´断面の断面図に相当する。

構造体１０は、図１に示すように、第１導体１０１と、第２導体１０２と、第１導体１０１と第２導体１０２の各々に設けられた第１開口１０５および第２開口１０６と、第１開口１０５の内部と第２開口１０６の内部各々に設けられた第１配線１１１および第２配線１１２と、第１開口１０５および第２開口１０６を通過し、第１導体１０１および第２導体１０２と絶縁された導体ビア１２１と、を有する。

このような構成要素を有する構造体１０は、例えば、配線基板に形成される導電性の各種構成要素によって構成することができる。

以下、構造体１０について詳細に説明する。

図１に示す構造体１０は、Ａ層１１に設けられた第１導体１０１と、Ａ層１１の下方に位置するＢ層１２に設けられた第２導体１０２とを有する。第１導体１０１と第２導体１０２は、互いにその少なくとも一部が、例えば誘電体を挟んで、対向するように配置されている。

第１導体１０１には、少なくとも一つの第１開口１０５が設けられており、第１開口の内部には少なくとも一つの第１配線１１１が設けられている。また、第２導体１０２には、少なくとも一つの第２開口１０６が設けられており、第２開口の内部には少なくとも一つの第２配線１１２が設けられている。さらに構造体１０は、第１開口１０５および第２開口１０６を貫通し、第１導体１０１および第２導体１０２と絶縁された少なくとも一つの導体ビア１２１を備える。

第１配線１１１は、例えば誘電体を挟んで、第２導体１０２と対向して形成され、その一端は導体ビア１２１に接続されており、他方の端部は開放端となっている。また第２配線１１２は、例えば誘電体を挟んで、第１導体１０１と対向して形成され、その一端は導体ビア１２１に接続されており、他方の端部は開放端となっている。

第１導体１０１、第２導体１０２、第１配線１１１、第２配線１１２、および、導体ビア１２１は銅箔で形成することができるが、導電性であれば他の素材で形成されてもよい。また、各々が同一の素材であってもよいし、異なる素材であってもよい。

なお、配線基板に形成される導電性の各種構成要素によって構造体１０を構成する場合、第１導体１０１および第１配線１１１は、積層構造を有する配線基板の同一層に設けられる。また、第２導体１０２および第２配線１１２は、積層構造を有する配線基板の同一層に設けられる。

また、構造体１０は、上述のＡ層１１およびＢ層１２以外の層を備えても構わない。例えば、Ａ層１１およびＢ層１２の間には誘電体の層が位置してもよい。また、構造体１０は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。

さらに、第１開口１０５および第２開口１０６は必ずしも中空である必要はなく、その内部に誘電体が充填されていてもよい。すなわち、第１開口１０５および第２開口１０６の内部における第１配線１１１および第２配線１１２各々が位置する領域以外の領域には、誘電体が充填されていてもよい。

構造体１０において、第１導体１０１または第２導体１０２はＬＳＩなどの電子素子の電源端子に接続され、電子素子に電源電位を与える電源プレーンとして機能させてもよい。あるいは第１導体１０１または第２導体１０２はＬＳＩなどの電子素子のグランド端子に接続され、電子素子にグランド電位を与えるグランドプレーンとして機能させてもよい。

次に、本実施形態の作用および効果について説明する。

図３は、図１および図２に示した構造体１０の等価回路を示す。第１導体１０１と第２導体１０２は対向することによって、インダクタンスＬ_ＰＰＷおよび容量Ｃ_ＰＰＷで表される平行平板導波路を形成する。また、第１配線１１１は、対向する第２導体１０２と電気的に結合して、第２導体１０２をリターンパスとする第１マイクロストリップ線路を形成している。同様に、第２配線１１２は、対向する第１導体１０１と電気的に結合して、第１導体１０１をリターンパスとする第２マイクロストリップ線路を形成している。上記第１マイクロストリップ線路と上記第２マイクロストリップ線路は、それぞれ開放端を有するため、オープンスタブとして動作する。図３に示すように、第１および第２マイクロストリップ線路と、導体ビア１２１が形成するインダクタンスＬ_ｖｉａは、直列共振回路を形成している。

構造体１０は、上記平行平板を、上記直列共振回路によってシャントすることで、いわゆる「オープンスタブ型ＥＢＧ構造」のユニットセルを形成しており、上記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。特にインダクタンスＬ_ｖｉａの値が無視できる程度に小さい場合、共振周波数は近似的にマイクロストリップ線路の線路長が波長の１／４となる周波数で与えられる。したがって、オープンスタブとして動作する第１マイクロストリップ線路および第２マイクロストリップ線路の線路長を長くすることで、バンドギャップ帯域を低周波化することができる。

本実施形態によれば、第１導体１０１と第２導体１０２とを含んで形成される平行平板導波路は、第１配線１１１と第２配線１１２と導体ビア１２１とともに、ＥＢＧ構造を構成し、上記平行平板導波路におけるノイズ伝播を抑制することができる。また、第１導体１０１および第２導体１０２のいずれもが導体ビア１２１と接続されない場合でも、従来のＥＢＧ構造（図１６参照）に比べて少ない層数でＥＢＧ構造を構成することができる。このため、従来のＥＢＧ構造（図１６参照）を有するＥＢＧ構造体および配線基板に比べて、薄く、低コスト化を実現したＥＢＧ構造体および配線基板を実現することができる。

なお、第１マイクロストリップ線路を形成する第１配線１１１と、当該第１配線１１１に対向する第２導体１０２とは近接していることが好ましい。そして、第２マイクロストリップ線路を形成する第２配線１１２と、当該第２配線１１２に対向する第１導体１０１とは近接していることが好ましい。なぜならば、配線と対向する導体の距離が近いほど、マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、第１配線１１１を対向する第２導体１０２に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。また、第２配線１１２を対向する第１導体１０１に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。

また、図１および図２では、構造体１０の一例として、第１配線１１１および第１開口１０５と、第２配線１１２および第２開口１０６とが、上面視でａ−ａ´断面に直交する面に対して鏡面対称に配置された場合を示したが、第１配線１１１および第２配線１１２は、対向する第２導体１０２および第１導体１０１と電気的に結合して、それぞれマイクロストリップ線路を形成していればどのような配置でもよく、必ずしも図１および図２の配置に限定する必要はない。例えば図４に示すような配置であってもよい。

さらに、図１および図２では、構造体１０の一例として、第１配線１１１および第２配線１１２がミアンダ形状の場合を示したが、第１配線１１１および第２配線１１２は、必要な線路長を持つマイクロストリップ線路を形成していればどのような形状でもよく、必ずしもミアンダ形状に限定する必要はない。例えば、第１配線１１１および第２配線１１２は、スパイラル形状であってもよいし、直線形状であってもよい。図５は、第１配線１１１がスパイラル形状である例を、図６は第１配線１１１が直線形状である例を示している。また、例えば、第１配線１１１はミアンダ形状で、第２配線１１２は直線形状といったように、第１配線１１１および第２配線１１２の形状が異なっていてもよい。

また、第１開口１０５の内部に設けられる第１配線１１１、および、第２開口１０６の内部に設けられる第２配線１１２の少なくとも一方は、各開口の内部に複数配置されてもよい。特に図７に示すように、同一開口内の複数の配線の配線長が互いに異なるように構成すれば、各々の配線が異なる周波数で共振を起こすため、バンドギャップをマルチバンド化することができる。図７では、第１開口１０５内の２本の第１配線１１１の配線長が互いに異なるとともに、第２開口１０６内の２本の第２配線１１２の配線長が互いに異なる例を示している。

また、第１配線１１１および第２配線１１２の少なくとも一方は、複数の分岐を持つように構成されてもよい。図８は、第１配線１１１および第２配線１１２各々が１つの分岐を持つ例を示している。この場合も同様にバンドギャップをマルチバンド化することができる。なお、図７に示すように第１開口１０５、および、第２開口１０６各々の内部に複数配置された第１配線１１１、および、第２配線１１２の少なくとも一部が、図８に示すように分岐を持ってもよい。

また、図１および図２では、構造体１０の導体ビア１２１を、貫通ビアで構成した場合について示した。この場合、導体ビア１２１が、Ａ層１１およびＢ層１２以外の層で、配線基板が有する他の要素と接続されていても、本発明の本質的な効果に何ら影響を与えるものではない。また、導体ビア１２１は、Ａ層１１の上方には貫通せず、また、Ｂ層１２の下方には貫通しない非貫通ビアで構成することも可能である。

構造体１０を有する配線基板は、構造体１０を形成することが可能な多層基板であれば、どのような材料、プロセスのものでもよい。例えば、ガラスエポキシ樹脂を用いたプリント基板であってもよいし、ＬＳＩ等のインターポーザー基板であってもよいし、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）などのセラミック材料を用いたモジュール基板であってもよいし、当然シリコンなどの半導体基板であってもよい。

＜第２の実施形態＞
図９は、本発明の第２の実施形態に係る構造体１０の構成の一例を示す断面図である。第２の実施形態は、第３導体２０１および第４導体２０２を有する点を除いて、第１の実施形態に係る構造体１０と同様の構成である。

以下、構造体１０について詳細に説明する。なお、第１の実施形態と同様の構成については、説明を省略する。

まず、第３導体２０１は、Ａ層１１の上方に位置するＣ層１３に配置されており、その少なくとも一部が、例えば誘電体を挟んで、第１導体１０１と対向している。また、第３導体２０１は、導体ビア１２１と接続されている。

同様に、第４導体２０２は、Ｂ層１２の下方に位置するＤ層１４に配置されており、その少なくとも一部が、例えば誘電体を挟んで、第２導体１０２と対向している。また、第４導体２０２は、導体ビア１２１と接続されている。

本実施形態によっても、第１の実施形態と全く同様の効果を得ることができる。さらに、本実施形態によれば、第３導体２０１と第１導体１０１とを含んで形成される平行平板導波路におけるノイズ伝播を抑制することができる。また、本実施形態によれば、第４導体２０２と第２導体１０２とを含んで形成される平行平板導波路におけるノイズ伝播を抑制することができる。

構造体１０において、第３導体２０１または第４導体２０２は、ＬＳＩなどの電子素子のグランド端子に接続され、電子素子にグランド電位を与えるグランドプレーンとして機能させてもよい。この場合、第１導体１０１または第２導体１０２は電子素子の電源端子に接続され、電子素子に電源電圧を与える電源プレーンとして機能させることが好ましい。ただし、第１導体１０１、第２導体１０２、第３導体２０１、第４導体２０２にそれぞれどのような電位を与えても、本発明の本質的な効果に何ら影響を与えない。

なお、構造体１０は、上述のＣ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４以外の層を備えても構わない。例えば、Ｃ層１３とＡ層１１との間、Ａ層１１とＢ層１２との間、Ｂ層１２とＤ層１４との間に誘電体の層が設けられてもよい。また、構造体１０は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。

図９では、構造体１０の導体ビア１２１を、貫通ビアで構成した場合について示した。この場合、Ｃ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４以外の層で、導体ビア１２１が他の要素と接続されていても、本発明の本質的な効果に何ら影響を与えるものではない。また、第１の実施形態と同様、導体ビア１２１を非貫通ビアで構成することも可能である。

また、図９では第３導体２０１および第４導体２０２の両方が備えられた構成を示したが、必ずしも両方の導体を備える必要があるわけではない。例えば、第３導体２０１を備え、第４導体２０２を備えないような構成、または、第４導体２０２を備え、第３導体２０１を備えないような構成とすることも可能である。

＜第３の実施形態＞
図１０は、本発明の第３の実施形態に係る構造体１０の構成の一例を示す断面図である。図１１は本発明の第３の実施形態に係る構造体１０の一例の上面図であり、図１１（Ａ）はＣ層１３における上面図、図１１（Ｂ）はＤ層１４における上面図をそれぞれ表す。図１０は、図１１におけるａ−ａ´断面の断面図に相当する。

第３の実施形態は、第３導体２０１および第４導体２０２が開口を有する点を除いて、第２の実施形態に係る構造体１０と同様の構成である。

図１０および図１１（Ａ）に示すように、第３導体２０１は、平面視で第１配線１１１と重なる領域に第３開口３０１を備える。図１１（Ａ）においては、第１配線１１１と第３開口３０１との位置関係を示すため、Ｃ層１３には存在しない第１配線１１１を点線で示している。

また、図１０および図１１（Ｂ）に示すように、第４導体２０２は、平面視で第２配線１１２と重なる領域に第４開口３０２を備える。図１１（Ｂ）においては、第２配線１１２と第４開口３０２との位置関係を示すため、Ｄ層１４には存在しない第２配線１１２を点線で示している。

本実施形態によっても、第２の実施形態と全く同様の効果を得ることができる。また、第２の実施形態では、第３導体２０１が位置するＣ層１３と、第１配線１１１が位置するＡ層１１の層間隔が小さく、第１配線１１１と第３導体２０１との電気的結合が無視できない場合に、第１配線１１１が理想的なマイクロストリップ線路として動作しなくなるため、設計が難しくなる。これに対して、第３の実施形態に係る構造体１０では、第３導体２０１に設けられた第３開口３０１によって、第１配線１１１が理想的なマイクロストリップ線路として動作するため、図３の等価回路に基づいて容易に設計することが可能となる。第４導体２０２と第２配線１１２についても全く同様の関係が成り立つ。

＜第４の実施形態＞
第４の実施形態は、第１の実施形態で説明した構造体１０を、配線基板１００に形成される導電性の各種構成要素によって構成した実施形態である。

以下、構造体１０を有する配線基板１００について詳細に説明する。なお、第１の実施形態と同様の構成については、説明を省略する。

図１２は、第４の実施形態に係る配線基板１００の一例の上面図と断面図である。より詳細には、図１２（Ａ）は配線基板１００のＡ層１１を示す上面図であって、図１２（Ｂ）は配線基板１００のＢ層１２を示す上面図である。図１２（Ｃ）は図１２（Ａ）および図１２（Ｂ）に示す断面ｂ−ｂ´における断面図である。

図１２に示されているように、本実施形態に係る配線基板１００は、Ａ層１１に、第１電源プレーン１０１´、および、第２電源プレーン４０１が配置されている。第１電源プレーン１０１´と第２電源プレーン４０１とは絶縁されている。また、Ａ層１１の下方に位置するＢ層１２には第３電源プレーン１０２´、および第４電源プレーン４０２が配置されている。第３電源プレーン１０２´と第４電源プレーン４０２とは絶縁されている。

なお、第１電源プレーン１０１´は第１の実施形態における第１導体１０１に想当し、第３電源プレーン１０２´は、第１の実施形態における第２導体１０２に相当する。すなわち、第１電源プレーン１０１´は、第１導体１０１と同様に、第１開口１０５を有し、第１開口１０５の内部には第１配線１１１が設けられている。また、第３電源プレーン１０２´は、第２導体１０２と同様に、第２開口１０６を有し、第２開口１０６の内部には第２配線１１２が設けられている。

図１２に示すように、Ａ層１１、Ｂ層１２には、構造体１０以外の導体要素、例えば他の電源プレーン（第２電源プレーン４０１、第４電源プレーン４０２など）や信号を伝送する伝送線路などを含んでいてもよい。また、配線基板１００は、Ａ層１１、Ｂ層１２と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、Ａ層１１とＢ層１２との間に誘電体の層が設けられてもよい。

本実施の形態の配線基板１００は、Ａ層１１の第１電源プレーン１０１´およびＢ層１２の第３電源プレーン１０２´を、上述の構造体１０の第１導体１０１および第２導体１０２として利用することで、第１電源プレーン１０１´、第３電源プレーン１０２´、第１配線１１１、第１開口１０５、第２配線１１２、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、本実施形態の配線基板１００は、第１電源プレーン１０１´と第３電源プレーン１０２´で形成される平行平板間のノイズ伝播や、当該平行平板におけるノイズ共振を抑制することができる。

平行平板におけるノイズ共振を抑制する場合は、共振による平行平板間の電圧振幅が最大となる領域の近傍に、構造体１０を配置することが好ましいが、他の場所に構造体１０を配置しても本発明の本質的な効果には何ら影響を与えない。

また、図１２では配線基板１００に、構造体１０が一つ設けられた場合を示したが、ノイズの伝播経路やノイズの共振モードにあわせて、構造体１０を複数配置してもよい。特に図１３に示すように、構造体１０を繰り返し配置した場合、構造体１０の本質的な効果に加えて、繰返しの周期性に基づくＢｒａｇｇ反射が生じることによってより広帯域なノイズ伝播抑制効果を得ることができる。

ここで、「繰り返し」構造体１０を配置する場合、互いに隣り合う構造体１０において、導体ビア１２１の間隔（中心間距離）が、対象にしている電磁波の波長λの１／２以内となるようにするのが好ましい。また「繰り返し」には、いずれかの構造体１０において構成の一部が欠落している場合も含まれる。また構造体１０が２次元配列を有している場合には、「繰り返し」には構造体１０が部分的に欠落している場合も含まれる。また「周期性」には、一部の構造体１０において構成要素の一部がずれている場合や、一部の構造体１０そのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、構造体１０が繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、「周期性」にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、構造体１０間に配線やビア、接続部材を通す場合、既存の配線レイアウトや基板間接続構造にメタマテリアル構造を追加する場合において既存のビアやパターン、接続部材によって単位セルが配置できない場合、製造誤差、及び既存のビアやパターン、接続部材を単位セルの一部として用いる場合などが考えられる。当該前提は、以下のすべての実施形態において同様である。

なお、図１３では、Ａ層１１に複数の第１開口１０５および第１配線１１１を設ける例を示したが、同様にＢ層１２に複数の第２開口１０６および第２配線１１２を設けることもできる。

また、本実施形態では、実際の配線基板１００における実装例として、構造体１０が有する第１導体１０１および第２導体１０２として電源プレーンを用いて構成した場合を示したが、必ずしもこのような構成に限定されるわけではない。例えば、第１導体１０１が電源プレーンで、第２導体１０２がグランドプレーンであるような構成とすることもできる。

＜第５の実施形態＞
図１４は、第５の実施形態に係る配線基板１００の一例の断面図である。第５の実施形態は、第１グランドプレーン２０１´および第２グランドプレーン２０２´を有する点を除いて、第４の実施形態に係る配線基板１００と同様の構成である。

なお、第５の実施形態は、第２の実施形態で説明した構造体１０を、配線基板１００に形成される導電性の各種構成要素によって構成した実施形態である。

以下、配線基板１００について詳細に説明する。なお、第２および第４の実施形態と同様の構成については、説明を省略する。

図１４に図示されているように、本実施形態に係る配線基板１００は、第４の実施形態と同様に、Ａ層１１には第１電源プレーン１０１´および第２電源プレーン４０１が配置され、Ａ層の下方に位置するＢ層１２には第３電源プレーン１０２´および第４電源プレーン４０２が配置されている。なお、Ａ層１１およびＢ層１２の構成は、第４の実施形態と同様である。

そして、本実施形態に係る配線基板１００は、Ａ層１１の上方に位置するＣ層１３に、第１グランドプレーン２０１´が配置されている。また、本実施形態に係る配線基板１００は、Ｂ層１２の下方に位置するＤ層１４に、第２グランドプレーン２０２´が配置されている。

なお、第１グランドプレーン２０１´は、第２の実施形態の構造体１０における第３導体２０１に相当している。第１電源プレーン１０１´は、第２の実施形態の構造体１０における第１導体１０１に相当している。第３電源プレーン１０２´は、第２の実施形態の構造体１０における第２導体１０２に相当している。第２グランドプレーン２０２´は、第２の実施形態の構造体１０における第４導体２０２に相当している。

図１４に示すように、Ｃ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４には、構造体１０以外の導体要素、例えば他の電源プレーンや信号を伝送する伝送線路などを含んでいてもよい。また、配線基板１００は、Ｃ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、Ｃ層１３とＡ層１１との間、Ａ層１１とＢ層１２との間、Ｂ層１２とＤ層１４との間に、誘電体の層が設けられてもよい。

本実施の形態の配線基板１００は、Ｃ層１３の第１グランドプレーン２０１´、Ａ層１１の第１電源プレーン１０１´、Ｂ層１２の第３電源プレーン１０２´、Ｄ層１４の第２グランドプレーン２０２´各々を、上述の構造体１０の第３導体２０１、第１導体１０１、第２導体１０２、および第４導体２０２として利用することで、第１グランドプレーン２０１´、第１電源プレーン１０１´、第３電源プレーン１０２´、第２グランドプレーン２０２´、第１配線１１１、第１開口１０５、第２配線１１２、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、本実施形態の配線基板１００は、第１グランドプレーン２０１´と第１電源プレーン１０１´とで形成される第１平行平板間のノイズ伝播や、第１平行平板におけるノイズ共振を抑制することができる。また、第１電源プレーン１０１´と第３電源プレーン１０２´とで形成される第２平行平板間のノイズ伝播や、第２平行平板におけるノイズ共振を抑制することができる。また、第３電源プレーン１０２´と第２グランドプレーン２０２´とで形成される第３平行平板間のノイズ伝播や、第３平行平板におけるノイズ共振を抑制することができる。

平行平板におけるノイズ共振を抑制する場合は、共振による平行平板間の電圧振幅が最大となる領域の近傍に、構造体１０を配置することが好ましいが、他の場所に構造体１０を配置しても本発明の本質的な効果には何ら影響を与えない。

また、図１４では配線基板１００に、構造体１０が一つ設けられた場合を示したが、ノイズの伝播経路やノイズの共振モードにあわせて、構造体１０を複数配置してもよい。特に構造体１０を繰り返し配置した場合、構造体１０の本質的な効果に加えて、繰返しの周期性に基づくＢｒａｇｇ反射が生じることによってより広帯域なノイズ伝播抑制効果を得ることができる。

また、本実施形態では、実際の配線基板１００における実装例として、第１導体１０１および第２導体１０２として電源プレーンを、第３導体２０１および第４導体２０２としてグランドプレーンを用いて構成した場合を示したが、必ずしもこのような構成に限定されるわけではない。

＜第６の実施形態＞
図１５は、第６の実施形態に係る配線基板１００の一例の上面図と断面図である。より詳細には、図１５（Ｂ）は配線基板１００のＡ層１１を示す上面図であって、図１５（Ａ）は図１５（Ｂ）に示す断面ｂ−ｂ´における断面図である。

図１５（Ａ）に示されているように、本実施形態に係る配線基板１００の層構成は第５の実施形態と同様である。さらに、本実施形態に係る配線基板１００の表層には、アナログ信号を処理するアナログ電子素子６０１と、デジタル信号を処理するデジタル電子素子６０２が実装されている。

デジタル電子素子６０２のグランド端子はグランドビア６０３と接続されており、グランドビア６０３は第１グランドプレーン２０１´および第２グランドプレーン２０２´と接続されている。なお、グランドビア６０３は、第２電源プレーン４０１および第４電源プレーン４０２各々に設けられた開口を、第２電源プレーン４０１および第４電源プレーン４０２と非接触な状態で通過している。すなわち、グランドビア６０３は、第２電源プレーン４０１および第４電源プレーン４０２と絶縁されている。

また、デジタル電子素子６０２の電源端子は第１電源ビア６０４と接続されており、第１電源ビア６０４は第２電源プレーン４０１と接続されている。なお、第１電源ビア６０４は、第１グランドプレーン２０１´、第４電源プレーン４０２および第２グランドプレーン２０２´各々に設けられた開口を、第１グランドプレーン２０１´、第４電源プレーン４０２および第２グランドプレーン２０２´と非接触な状態で通過している。すなわち、第１電源ビア６０４は、第１グランドプレーン２０１´、第４電源プレーン４０２および第２グランドプレーン２０２´と絶縁されている。

また、デジタル電子素子６０２の他の電源端子は第２電源ビア６０５と接続されており、第２電源ビア６０５は第４電源プレーン４０２と接続されている。なお、第２電源ビア６０５は、第１グランドプレーン２０１´、第２電源プレーン４０１および第２グランドプレーン２０２´各々に設けられた開口を、第１グランドプレーン２０１´、第２電源プレーン４０１および第２グランドプレーン２０２´と非接触な状態で通過している。すなわち、第２電源ビア６０５は、第１グランドプレーン２０１´、第２電源プレーン４０１および第２グランドプレーン２０２´と絶縁されている。

また、アナログ電子素子６０１の図示せぬグランド端子は、第１グランドプレーン２０１´および第２グランドプレーン２０２´と接続され、第１電源プレーン１０１´および第３電源プレーン１０２´とは絶縁されている。また、アナログ電子素子６０１の図示せぬ電源端子は、第１電源プレーン１０１´と接続され、第１グランドプレーン２０１´、第３電源プレーン１０２´および第２グランドプレーン２０２´とは絶縁されている。また、アナログ電子素子６０１の図示せぬ他の電源端子は、第３電源プレーン１０２´と接続され、第１グランドプレーン２０１´、第１電源プレーン１０１´および第２グランドプレーン２０２´とは絶縁されている。このような構成は、上述した、デジタル電子素子６０２と各プレーンとを接続する手段と同様にして実現することができる。

なお、第１グランドプレーン２０１´は、第２の実施形態の構造体１０における第３導体２０１に相当している。第１電源プレーン１０１´および第２電源プレーン４０１は、第２実施形態の構造体１０における第１導体１０１に相当している。第３電源プレーン１０２´および第４電源プレーン４０２は、第２の実施形態の構造体１０における第２導体１０２に相当している。第２グランドプレーン２０２´は、第２の実施形態の構造体１０における第４導体２０２に相当している。

すなわち、本実施形態においては、第１電源プレーン１０１´のみならず、第２電源プレーン４０１も、第１導体１０１と同様に、第１開口１０５を有し、第１開口１０５の内部には第１配線１１１が設けられている。また、本実施形態においては、第３電源プレーン１０２´のみならず、第４電源プレーン４０２も、第２導体１０２と同様に、第２開口１０６を有し、第２開口１０６の内部には第２配線１１２が設けられている。

なお、Ｃ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４には、構造体１０以外の導体要素、例えば他の電源プレーンや信号を伝送する伝送線路などを含んでいてもよい。また、配線基板１００は、Ｃ層１３、Ａ層１１、Ｂ層１２、Ｄ層１４と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。例えば、Ｃ層１３とＡ層１１との間、Ａ層１１とＢ層１２との間、Ｂ層１２とＤ層１４との間に、誘電体の層が設けられてもよい。

デジタル電子素子６０２で生じたノイズの少なくとも一部は、グランドビア６０３や第１電源ビア６０４や第２電源ビア６０５を介して、第１グランドプレーン２０１´と第２電源プレーン４０１とで形成される第１平行平板、第２電源プレーン４０１と第４電源プレーン４０２とで形成される第２平行平板、第４電源プレーン４０２と第２グランドプレーン２０２´とで形成される第３平行平板に伝播する。

かかる場合、上記平行平板を伝播するノイズは、直接、または平行平板端部から放射して間接的に、アナログ電子素子６０１に到達し、アナログ電子素子６０１の受信感度低下や誤動作を招く恐れがある。本実施形態の配線基板１００は当該問題を解決可能に構成している。

すなわち、本実施形態に係る配線基板１００は、デジタル電子素子６０２に接続する第２電源プレーン４０１もしくは第４電源プレーン４０２が延在する領域（以下、「デジタル領域」という）では、Ｃ層１３の第１グランドプレーン２０１´、Ａ層１１の第２電源プレーン４０１、Ｂ層１２の第４電源プレーン４０２、Ｄ層１４の第２グランドプレーン２０２´を、それぞれ上述の構造体１０の第３導体２０１、第１導体１０１、第２導体１０２、および第４導体２０２として利用することで、第１グランドプレーン２０１´、第２電源プレーン４０１、第４電源プレーン４０２、第２グランドプレーン２０２´、第１配線１１１、第１開口１０５、第２配線１１２、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、デジタル電子素子６０２で生じたノイズが、アナログ電子素子６０１に接続する第１電源プレーン１０１´もしくは第３電源プレーン１０２´が延在する領域（以下、「アナログ領域」という）側に伝播しないようにすることができる。

また、本実施形態に係る配線基板１００のアナログ領域では、Ｃ層１３の第１グランドプレーン２０１´、Ａ層１１の第１電源プレーン１０１´、Ｂ層１２の第３電源プレーン１０２´、Ｄ層１４の第２グランドプレーン２０２´を、それぞれ上述の構造体１０の第３導体２０１、第１導体１０１、第２導体１０２、および第４導体２０２として利用することで、第１グランドプレーン２０１´、第１電源プレーン１０１´、第３電源プレーン１０２´、第２グランドプレーン２０２´、第１配線１１１、第１開口１０５、第２配線１１２、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、デジタル領域から伝播するノイズが、アナログ電子素子６０１に伝播しないようにすることができる。

構造体１０の配置は、図１５に示すように、アナログ電子素子６０１またはデジタル電子素子６０２の少なくとも一方を、平面視で囲むように複数配置することが好ましいが、アナログ電子素子６０１またはデジタル電子素子６０２の少なくとも一方の周辺に、少なくとも一つ配置されていれば本発明の本質的な効果を得ることができる。したがって、構造体１０の配置パターンは複数の態様を取り得る。

また、本実施形態では、ノイズから防護すべき電子素子の一例として、アナログ電子素子６０１を例に挙げて説明したが、ノイズの影響を受けて性能が低下する部品や回路であればどのようなものでもよい。例えばアンテナなどを考えることもできる。また、本実施形態では、ノイズを生じさせる電子素子の一例としてデジタル電子素子６０２を例に挙げて説明したが、ノイズを生じさせる部品や回路であればどのようなものでもよい。例えば電源回路などを考えることもできる。

なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各構成要素の機能などを具体的に説明したが、その機能などは本願発明を満足する範囲で各種に変更することができる。
以下、参考形態の例を付記する。
１． 第１開口を有する第１導体と、
第２開口を有し、前記第１導体の少なくとも一部と対向する第２導体と、
前記第１開口および前記第２開口を通過し、前記第１導体および前記第２導体と絶縁された導体ビアと、
前記第１開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第２導体と対向している第１配線と、
前記第２開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第１導体と対向している第２配線と、
を備えることを特徴とする構造体。
２． １に記載の構造体において、
前記第１配線および前記第２配線が、それぞれ前記第２導体および前記第１導体をリターンパスとするマイクロストリップ線路を形成することを特徴とする構造体。
３． １または２に記載の構造体において、
前記第１配線および前記第２配線の少なくとも一方は、前記第１開口または前記第２開口の内部に複数設けられていることを特徴とする構造体。
４． １乃至３のいずれかに記載の構造体において、
前記第１配線および前記第２配線の少なくとも一方は、前記他端が分岐していることを特徴とする構造体。
５． １乃至４のいずれかに記載の構造体において、
前記第１導体の少なくとも一部と対向し、前記第１導体に対して前記第２導体と反対側に位置する第３導体をさらに備え、
前記第３導体は前記導体ビアに接続されていることを特徴とする構造体。
６． ５に記載の構造体において、
前記第３導体は、平面視で前記第１配線と重なる位置に開口を有することを特徴とする構造体。
７． １乃至６のいずれかに記載の構造体において、
前記第２導体の少なくとも一部と対向し、前記第２導体に対して前記第１導体と反対側に位置する第４導体をさらに備え、
前記第４導体は前記導体ビアに接続されていることを特徴とする構造体。
８． ７に記載の構造体において、
前記第４導体は、平面視で前記第２配線と重なる位置に開口を有することを特徴とする構造体。
９． 導電体と誘電体とを含んで構成された積層構造を有し、
前記積層構造内に、請求項１乃至８のいずれか一項に記載の構造体を少なくともひとつ備えることを特徴とする配線基板。
１０． ９に記載の配線基板において、
少なくとも一つの電子素子が備えられ、
前記第１導体および前記第２導体の少なくとも一つが前記電子素子のグランド端子または電源端子と接続されることを特徴とする配線基板。

この出願は、２０１０年９月２８日に出願された日本特許出願特願２０１０−２１６５６７号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

1. 第１開口を有する第１導体と、
   第２開口を有し、前記第１導体の少なくとも一部と対向する第２導体と、
   前記第１開口および前記第２開口を通過し、前記第１導体および前記第２導体と絶縁された導体ビアと、
   前記第１開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第２導体と対向している第１配線と、
   前記第２開口の内部に設けられ、一端が前記導体ビアに接続され、他端が開放端となっており、前記第１導体と対向している第２配線と、
   を備えることを特徴とする構造体。
2. 請求項１に記載の構造体において、
   前記第１配線および前記第２配線が、それぞれ前記第２導体および前記第１導体をリターンパスとするマイクロストリップ線路を形成することを特徴とする構造体。
3. 請求項１または２に記載の構造体において、
   前記第１配線および前記第２配線の少なくとも一方は、前記第１開口または前記第２開口の内部に複数設けられていることを特徴とする構造体。
4. 請求項１乃至３のいずれか一項に記載の構造体において、
   前記第１配線および前記第２配線の少なくとも一方は、前記他端が分岐していることを特徴とする構造体。
5. 請求項１乃至４のいずれか一項に記載の構造体において、
   前記第１導体の少なくとも一部と対向し、前記第１導体に対して前記第２導体と反対側に位置する第３導体をさらに備え、
   前記第３導体は前記導体ビアに接続されていることを特徴とする構造体。
6. 請求項５に記載の構造体において、
   前記第３導体は、平面視で前記第１配線と重なる位置に開口を有することを特徴とする構造体。
7. 請求項１乃至６のいずれか一項に記載の構造体において、
   前記第２導体の少なくとも一部と対向し、前記第２導体に対して前記第１導体と反対側に位置する第４導体をさらに備え、
   前記第４導体は前記導体ビアに接続されていることを特徴とする構造体。
8. 請求項７に記載の構造体において、
   前記第４導体は、平面視で前記第２配線と重なる位置に開口を有することを特徴とする構造体。
9. 導電体と誘電体とを含んで構成された積層構造を有し、
   前記積層構造内に、請求項１乃至８のいずれか一項に記載の構造体を少なくともひとつ備えることを特徴とする配線基板。
10. 請求項９に記載の配線基板において、
    少なくとも一つの電子素子が備えられ、
    前記第１導体および前記第２導体の少なくとも一つが前記電子素子のグランド端子または電源端子と接続されることを特徴とする配線基板。

Images