CN103098567A - 结构体和配线基板 - Google Patents

结构体和配线基板 Download PDF

Info

Publication number
CN103098567A
CN103098567A CN2011800440400A CN201180044040A CN103098567A CN 103098567 A CN103098567 A CN 103098567A CN 2011800440400 A CN2011800440400 A CN 2011800440400A CN 201180044040 A CN201180044040 A CN 201180044040A CN 103098567 A CN103098567 A CN 103098567A
Authority
CN
China
Prior art keywords
conductor
interconnection
layer
opening
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800440400A
Other languages
English (en)
Other versions
CN103098567B (zh
Inventor
鸟屋尾博
田浦彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN103098567A publication Critical patent/CN103098567A/zh
Application granted granted Critical
Publication of CN103098567B publication Critical patent/CN103098567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种结构体，包括：具有第一开口(105)的第一导体(101)；具有第二开口(106)的第二导体(102)，所述第二导体与所述第一导体(101)的至少一部分相对；导体过孔(121)，穿过所述第一开口(105)和所述第二开口(106)，所述导体过孔与所述第一导体(101)和所述第二导体(102)绝缘；第一配线(111)，设置在所述第一开口(105)的内部，并且与所述第二导体(102)相对，所述第一配线的一端与导体过孔(121)相连，并且所述第一配线的另一端形成为开路端；以及第二配线(112)，设置在所述第二开口(106)的内部，并且与所述第一导体(101)相对，所述第二配线的一端与所述导体过孔(121)相连，所述第二配线的另一端形成为开路端。

Description

结构体和配线基板
技术领域
本发明涉及一种结构体和互连基板。
背景技术
近年来，已经明确能够通过周期性地设置具有特定结构的导体图案(下文中称作“超材料(metamaterial)”控制电磁波的传播特性。具体地，将形成为抑制特定频带内电磁波的传播的超材料称作电磁带隙结构(下文中称作“EBG结构”)，并且已经报道了通过将EBG结构应用至互连基板来抑制在电源面和接地面之间的噪声传播的尝试。
例如，专利文献1(美国专利申请公开No.2005/0195051的说明书)公开了如图16所示的所谓的蘑菇型EBG结构及其改进示例，其中将多个孤立导体元件设置在彼此相对的两个导体面之间的层上，并且所述孤立导体元件中的每一个通过过孔与导体面相连。
相关文献
专利文献
[专利文献1]美国专利申请公开No.2005/0195051的说明书
发明内容
在上述蘑菇型EBG结构中，除了上面设置彼此相对的导体面的层之外，需要提供一种上面设置了导体元件的层(下文中称作“导体元件层”)。具体地，当存在三个导体面时，实现用作噪声传播路径的两个平行板，从而需要在每一个平行板中提供EBG结构。也就是说，需要两个导体元件层。
因此，存在以下问题：具有其中彼此相对的两个导体面的任一个不与过孔相连的现有技术中的EBG结构的结构体(下文中称作“EBG结构体”)包含大量的层叠结构，从而结构体的厚度增加。
此外，当将其中彼此相对的两个导体面的任一个不与过孔相连的相关技术中的EBG结构应用于互连基板时，存在以下问题：互连基板包含大量的层叠结构，从而互连基板的厚度增加。
另外，由于大量的层叠结构，EBG结构体和互连基板的制造成本增加。
考虑到这些情况而提出本发明，并且本发明的目的是提供一种EBG结构体和互连基板，通过在EBG结构中实现具有多个比相关技术中的EBG结构的层更小的层的EBG结构，能够实现与具有相关技术中的EBG结构和互连基板的EBG结构体相比进一步的厚度减小以及进一步的成本降低，所述EBG结构包括彼此相对的两个导体面、过孔和与所述过孔相连的导体元件、并且其中两个导体面的任一个不与所述过孔相连。
根据本发明，提出了一种结构体，包括：具有第一开口的第一导体；具有第二开口的第二导体，所述第二导体与所述第一导体的至少一部分相对；导体过孔，穿过所述第一开口和所述第二开口，与所述第一导体和所述第二导体绝缘；第一互连，设置在所述第一开口的内部，所述第一互连的一端与导体过孔相连，并且另一端形成为开路端，并且所述第一互连与所述第二导体相对；以及第二互连，设置在所述第二开口的内部，所述第二互连的一端与所述导体过孔相连，另一端形成为开路端，并且所述第二互连与所述第一导体相对。
此外根据本发明，提出了一种包括层叠结构在内的互连基板，所述层叠结构形成为包括电导体和电介质，其中所述互连基板包括所述层叠结构内的上述结构体的至少一个。
根据本发明，可以在EBG结构中实现具有多个比相关技术中的EBG结构的层更小的层的EBG结构，所述EBG结构包括彼此相对的两个导体面、过孔和与所述过孔相连的导体元件、并且其中两个导体面的任一个不与所述过孔相连。结果，根据本发明，可以提供一种EBG结构体和互连基板，能够实现与具有相关技术中的EBG结构和互连基板的EBG结构体相比进一步的厚度减小和进一步的成本降低。
附图说明
根据以下描述的优选实施例和以下附图，将使得上述目的、其他目的、特征和优势将更加清楚。
图1是说明了根据第一实施例的结构体的示例的截面图。
图2是说明了根据第一实施例的结构体的示例的顶视图。
图3是说明了根据第一实施例的结构体的等效电路图。
图4是说明了根据第一实施例的结构体的示例的顶视图。
图5是说明了根据第一实施例的结构体的示例的顶视图。
图6是说明了根据第一实施例的结构体的示例的顶视图。
图7是说明了根据第一实施例的结构体的示例的顶视图。
图8是说明了根据第一实施例的结构体的示例的顶视图。
图9是说明了根据第二实施例的结构体的示例的截面图。
图10是说明了根据第三实施例的结构体的示例的截面图。
图11是说明了根据第三实施例的结构体的示例的顶视图。
图12是说明了根据第四实施例的互连基板的示例的截面图和顶视图。
图13是说明了根据第四实施例的互连基板的示例的顶视图。
图14是说明了根据第五实施例的互连基板的示例的截面图。
图15是说明了根据第六实施例的互连基板的示例的截面图和顶视图。
图16是说明了相关技术中的EBG结构的图。
具体实施方式
下文中将参考附图描述本发明的实施例。在所有附图中，用相似的参考数字和符号表示相似的元件，并且将不再重复其描述。
<第一实施例>
图1是说明了根据本发明第一实施例的结构体10的示例的截面图。图2是说明了根据本发明第一实施例的结构体10的示例的顶视图，图2(A)是A层11中的顶视图，而图2(B)是B层12中的顶视图。图1等价于沿图2中的a-a’线得到的截面图。
如图1所示，结构体10包括第一导体101、第二导体102、分别设置在第一导体101和第二导体102中的第一开口105和第二开口106、分别设置在第一开口105的内部和第二开口106的内部的第一互连111和第二互连112、以及导体过孔121，所述导体过孔穿过第一开口105和第二开口106，并且与第一导体101和第二导体102绝缘。
例如，具有这些部件的结构体10可以由在互连基板中形成的各种类型的导电部件组成。
下文中，将详细描述结构体10。
图1所示的结构体10包括在A层11中设置的第一导体101以及在位于A层11下方的B层12中设置的第二导体102。将第一导体101和第二导体102设置为使得它们的至少一部分彼此相对，例如，第一导体101和第二导体102之间插入了电介质。
将至少一个第一开口105设置在第一导体101中，并且将至少一个第一互连111设置在第一开口的内部。此外，将至少一个第二开口106设置在第二导体102中，并且将至少一个第二互连112设置在第二开口的内部。另外，结构体10包括穿过第一开口105和第二开口106的至少一个导体过孔121，所述导体过孔与第一导体101和第二导体102绝缘。
第一互连111形成为与第二导体102相对，例如，第一互连111和第二导体102之间插入了电介质，并且配置为使得第一互连的一端与导体过孔121相连，而第一互连的另一端形成为开路端。此外，第二互连112形成为与第一导体101相对，例如第二互连112与第一导体10之间插入有电介质，并且配置为使得第二互连的一端与导体过孔121相连，而第二互连的另一端形成为开路端。
第一导体101、第二导体102、第一互连111、第二互连112和导体过孔121可以由铜箔形成，但是也可以由导电的其他材料形成。此外，它们可以由相同的材料形成，也可以由不同的材料形成。
同时，当结构体10由在互连基板中形成的各种类型的导电部件组成时，将第一导体101和第一互连111设置在与具有层叠结构的互连基板相同的层上。此外，将第二导体102和第二互连112设置在与具有层叠结构的互连基板相同的层上。
此外，结构体10可以包括除了上述的A层11和B层12之外的层。例如，电介质层可以位于A层11和B层12之间。此外，在符合本发明配置的范围内，结构体10可以在其他位置包括未示出的孔、过孔、信号线等。
另外，第一开口105和第二开口106不必是中空的，而是可以将电介质填充在第一开口和第二开口的内部。也就是说，可以将电介质填充在除了第一开口105和第二开口106内的第一互连111和第二互连112的每一个所处的区域之外的区域中。
在结构体10中，第一导体101或第二导体102可以与诸如LSI之类的电子元件的电源端子相连，并且可以用作向电子元件提供电源电势的电源层。替代地，第一导体101或第二导体102可以与诸如LSI之类的电子元件的接地端子相连，并且可以用作向电子元件提供地电势的接地层。
接下来将描述该实施例的效果和操作。
图3示出了图1和图2所示的结构体10的等效电路。第一导体101和第二导体102彼此相对，从而形成了以电感LPPW和电容CPPW表达的平行板波导。此外，第一互连111电耦合至与第一互连相对的第一导体102，并且形成使用第二导体102作为返回路径的第一微带线。类似地，第二互连112电耦合至与第二互连相对的第一导体101，并且形成使用第一导体101作为返回路径的第二微带线。第一微带线和第二微带线具有开路端，并且操作为开路头(open stub)。如图3所示，第一和第二微带线以及由导体过孔121形成的电感Lvia形成串联谐振电路。
在结构体10中，上述平行板通过上述串联谐振电路分路，从而形成所谓的“开路头型EBG结构”的单位单元，并且上述串联谐振电路的谐振频率提供了带隙的中心频率。具体地，当电感Lvia的值是可忽略的小时，将谐振频率设置为使得所述微带线的长度是波长的约1/4。因此，通过增加操作为开路头的第一微带线和第二微带线的长度，带隙区域可以偏移至低频率。
根据实施例，形成为包括第一导体101和第二导体102的平行板波导与第一互连111、第二互连112和导体过孔121一起组成了EBG结构，从而可以抑制在上述平行板波导中的噪声传播。此外，即使当第一导体101和第二导体102中的任一个没有与导体过孔121相连时，也可以形成具有多个比相关技术中的EBG结构(参见图16)的层更小的层的EBG结构。因此，可以实现EBG结构体和互连基板，所述EBG结构体和互连基板能够实现与具有相关技术中的EBG结构(参见图16)和互连基板的EBG结构体相比进一步的厚度减小和进一步的成本减小。
同时，优选地，形成第一微带线的第一互连111以及与第一互连111相对的第二导体102彼此靠近。优选地，形成第二微带线的第二互连112以及与第二互连112相对的第一导体101彼此靠近。这是因为当与互连相对的导体之间的距离减小时，微带线的特征阻抗变低，从而可以加宽带隙区域。然而，即使当第一互连111没有靠近与第一互连相对的第二导体102时，也根本不会影响本发明的实质效果。此外，即使当第二互连112没有靠近与第二互连相对的第一导体101时，也根本不会影响本发明的实质效果。
此外在图1和图2中，作为结构体10的示例，示出了以下情况：将第一互连111和第一开口105与第二互连112和第二开口106排列为相对于当在顶视图中观看时的截面a-a’垂直的表面镜像对称。然而，当第一互连111和第二互连112电耦合至与其相对的第二导体102和第一导体101、并且形成微带线时，它们可以按照任意方式排列，并且所述布置不必局限于图1和图2中所示的布置。例如，可以使用如图4所示的布置。
另外在图1和图2中，作为结构体10的示例，示出了以下情况：将第一互连111和第二互连112形成为曲折形状。然而，当将第一互连111和第二互连112配置为形成具有所要求的线路长度的微带线时，它们可以形成为任意形状，并且不必局限于曲折形状。例如，可以将第一互连111和第二互连112形成为螺旋形状，并且可以形成为直线形状。图5示出了将第一互连111形成为螺旋形状的示例，图6示出了将第一互连111形成为直线形状的示例。此外例如，当将第一互连111形成为曲折形状并且将第二互连112形成为直线形状时，第一互连111和第二互连112的形状彼此不同。
此外，可以将在第一开口105内部设置的多个第一互连111和在第二开口106内部设置的多个互连112的至少一组设置在每一个开口的内部。具体地，如图7所示，当将相同开口内的多个互连的长度配置为彼此不同时，每一个互连引起在不同的频率处的谐振，从而将带隙划分为多个频带。在图7中，示出了示例：其中第一开口105内的两个第一互连111的长度彼此不同，并且第二开口106内的两个第二互连112的长度彼此不同。
此外，第一互连111和第二互连112中的至少一个可以配置为具有多个分支。图8示出了示例：其中第一互连111和第二互连112中的每一个具有一个分支。在这种情况下，可以将带隙类似地划分为多个频带。同时，如图7所示的在第一开口105和第二开口106的每一个内部设置的多个第一互连111和第二互连112的至少一部分可以具有如图8所示的分支。
此外在图1和图2中，示出了以下配置：其中通过穿通过孔形成结构体10的导体过孔121。在这种情况下，即使当导体过孔121与在互连基板中包括的、在除了A层11和B层12之外的层中的其他元件相连时，也根本不会影响本发明的实质效果。此外，也可以通过非穿通过孔形成导体过孔121，所述非穿通过孔不穿过A层11的上侧、也不穿过B层12的下侧。
当具有结构体10的互连基板是能够形成结构体10的多层基板时，可以使用任意材料和工艺。例如，互连基板可以是使用玻璃环氧树脂的印刷基板，可以是诸如LSI之类的插入式基板，可以是使用例如低温共烧陶瓷(LTCC)之类的陶瓷材料的模块基板，并且自然可以是诸如硅之类的半导体基板。
<第二实施例>
图9是说明了根据本发明第二实施例的结构体10的配置的示例的截面图。第二实施例具有与根据第一实施例的结构体10相同的配置，不同之处在于包括第三导体201和第四导体202。
在下文中将详细描述结构体10。同时，将不再重复对与第一实施例相同的配置的描述。
首先，将第三导体201设置在位于A层11上方的C层13中，并且第三导体201的至少一部分与第一导体101相对，例如在第三导体201与第一导体101之间插入了电介质。此外，第三导体201与导体过孔121相连。
类似地，将第四导体202设置在位于B层12下方的D层14中，并且第四导体202的至少一部分与第二导体102相对，例如在第四导体202与第二导体102之间插入了电介质。此外，第四导体202与导体过孔121相连。
在该实施例中，也可以获得与第一实施例完全相同的效果。另外根据该实施例，可以抑制在形成为包括第三导体201和第一导体101在内的平行板波导中的噪声传播。此外根据该实施例，可以抑制在形成为包括第四导体202和第二导体102在内的平行板波导中的噪声传播。
在结构体10中，第三导体201或第四导体202可以与诸如LSI之类的电子元件的接地端子相连，并且可以用作向所述电子元件提供地电势的接地平面。在这种情况下，优选地，第一导体101或第二导体102与电子元件的电源端子相连，并且用作向电子元件提供电源电压的电源层。然而，即使当向第一导体101、第二导体102、第三导体201和第四导体202提供任意电势时，也根本不会影响本发明的实质效果。
同时，结构体10可以包括除了上述的C层13、A层11、B层12和D层14之外的层。例如，可以将电介质层设置在C层13和A层11之间、A层11和B层12之间、以及B层12和D层14之间。此外，在符合本发明配置的范围内，结构体10可以在其他位置包括未示出的孔、过孔、信号线等。
在图9中，示出了以下配置：通过穿通过孔形成结构体10的导体过孔121。在这种情况下，即使当导体过孔121与除了C层13、A层11、B层12和D层14之外的层中的其他元件相连时，也根本不会影响本发明的实质效果。此外与第一实施例类似，也可以通过非穿通过孔形成导体过孔121。
此外在图9中，示出了以下配置：包括第三导体201和第四导体202，但是也不必全包括两个导体。例如，也可以实现包括第三导体201但是不包括第四导体202的配置或者包括第四导体202但是不包括第三导体201的配置。
<第三实施例>
图10是说明了根据本发明第三实施例的结构体10的配置的示例的截面图。图11是说明了根据本发明第三实施例的结构体10的示例的顶视图。图11(A)是C层13中的顶视图以及图11(B)是D层14中的顶视图。图10等效于沿图11中的a-a’线得到的截面图。
第三实施例具有与根据第二实施例的结构体10相同的配置，不同之处在于第三导体201和第四导体202具有开口。
如图10和11(A)所示，第三导体201包括当在平面图中观看时在与第一互连111重叠的区域中的第三开口301。在图11(A)中，为了示出第一互连111和第三开口301之间的位置关系，通过虚线示出了在C层13中不存在的第一互连111。
此外如图10和11(B)所示，第四导体202包括当在平面图中观看时在与第二互连112重叠的区域中的第四开口302。在图11(B)中，为了示出第二互连112和第四开口302之间的位置关系，通过虚线示出了在D层14中不存在的第二互连112。
在该实施例中，也可以获得与第二实施例完全相同的效果。此外在第二实施例中，当第三导体201所处的C层13和第一互连111所处的A层11之间的层间距离较小、并且第一互连111与第三导体201的电学耦合是不可忽略的时，第一互连111不会操作为理想的微带线，从而设计变难。另一方面，在根据第三实施例的结构体10中，由于在第三导体201中设置的第三开口301，第一互连111操作为理想的微带线，从而可以基于图3的等效电路使设计容易。也可以相对于第四导体202和第二互连112建立完全相同的关系。
<第四实施例>
第四实施例是通过在互连基板100中形成的各种类型的导电部件组成在第一实施例中描述的结构体10的实施例。
在下文中，将详细描述具有结构体10的互连基板100。同时，将不再重复与第一实施例相同的配置的描述。
图12是说明了根据第四实施例的互连基板100的示例的顶视图和截面图。更具体地，图12(A)是说明了互连基板100的A层11的顶视图，而图12(B)是说明了互连基板100的B层12的顶视图。图12(C)是在图12(A)和12(B)中所示的截面b-b’中的截面图。
如图12所示，根据该实施例的互连基板100配置为使得将第一电源面101’和第二电源面401设置在A层11中。第一电源面101’和第二电源面401彼此绝缘。此外，将第三电源面102’和第四电源面402设置在位于A层11下方的B层12中。第三电源面102’和第四电源面402彼此绝缘。
同时，第一电源面101’等效于第一实施例中的第一导体101，而第三电源面102’等效于第一实施例中的第二导体102。也就是说，第一电源面101’具有与第一导体101类似的第一开口105，并且将第一互连111第一开口105的内部。此外，第三电源面102’具有与第二导体102类似的第二开口106，并且将第二互连112设置在第二开口106的内部。
如图12所示，A层11和B层12可以包括除了结构体10之外的导体元件，例如其他电源面(第二电源面401、第四电源面402等)、传输信号的传输线等。此外，互连基板100可以包括与A层11和B层12不同的层，并且可以包括除了上述部件之外的部件，例如在这些层中的接地面、电源面、传输线等。例如，可以将电介质层设置在A层11和B层12之间。
在该实施例的互连基板100中，将A层11的第一电源面101’和B层12中的第三电源面102’用作上述结构体10的第一导体101和第二导体102，从而形成了包括第一电源面101’、第三电源面102’、第一互连111、第一开口105、第二互连112、第二开口106和导体过孔121在内的EBG结构。利用这种配置，该实施例的互连基板100可以抑制在由第一电源面101’和第三电源面102’形成的平行板之间的噪声传播以及所述平行板中的噪声谐振。
当抑制了所述平行板中的噪声谐振时，优选地，将结构体10设置在由于所述谐振而在所述平行板之间具有最大电压幅度的区域附近，但是即使在将结构体10设置在另一个地方的情况下也根本不会影响本发明的实质效果。
此外在图12中，示出了将一个结构体100设置在互连基板10中的情况，但是可以根据噪声传播路径或噪声谐振模式而设置多个结构体10。具体地如图13所示，当重复地设置结构体10时，除了结构体10的实质效果之外，通过基于重复周期性的布拉格反射的发生获得了宽带噪声传播抑制效果。
其中，当设置“重复的”结构体10时，优选地，在彼此相邻的结构体10中将导体过孔121之间的距离(中心到中心距离)设置为目标电磁波的波长λ的1/2内。此外，“重复”也包括在结构体10的任一个中遗漏了所述配置的一部分的情况。此外，当结构体10具有二位阵列时，“重复”也包括结构体10部分遗漏的情况。此外，“周期性”也包括在一些结构体10中的部分部件不对准的情况，或者一些结构体10自身的设置不对准的情况。也就是说，即使不具有严格意义上的周期性时，在重复地设置结构体10的情况下也可以获得如同超材料的特性，从而在“周期性”中允许一定程度的缺陷。同时，考虑产生这些缺陷的因素包括穿过互连、过孔或者结构体10之间的连接部件的情况、当向现有的互连布局或基板间连接结构添加超材料结构时由于现有的过孔、图案或连接部件而导致不能设置单位单元的情况、制造误差、以及将现有过孔、图案或连接部件用作单位单元10的一部分的情况等。这种假设在以下所有实施例中是相同的。
同时在图13中，示出了以下示例：将多个第一开口105和第一互连111设置在A层11中，但是也可以将多个第二开口106和第二互连112类似地设置在B层12中。
此外在该实施例中，作为实际互连基板100中的安装示例，说明了以下配置：将电源面用作在结构体10中包括的第一导体101和第二导体102，但是不必局限于这种配置。例如，也可以实现以下配置：第一导体101是电源面，并且第二导体102是接地面。
<第五实施例>
图14是说明了根据第五实施例的互连基板100的示例的截面图。第五实施例具有与根据第四实施例的互连基板100相同的配置，不同之处在于包括第一接地面201’和第二接地面202’。
同时，第五实施例是通过在互连基板100中形成的各种类型的导电部件组成在第二实施例中描述的结构体10的实施例。
在下文中将详细描述互连基板100。同时，将不再重复与第二和第四实施例相同的配置的描述。
如图14所示，与第四实施例类似，根据该实施例的互连基板100配置为使得将第一电源面101’和第二电源面401设置在A层11中，并且将第三电源面102’和第四电源面402设置在位于A层下方的B层12中。同时，A层11和B层12的配置与第四实施例的配置类似。
根据实施例的互连基板100配置为使得将第一接地面201’设置在位于A层11上方的C层13中。此外，根据该实施例的互连基板100配置为使得将第二接地面202’设置在位于B层12下方的D层14中。
同时，第一接地面201’等效于第二实施例的结构体10中的第三导体201。第一电源面101’等效于第二实施例的结构体10中的第一导体101。第三电源面102’等效于第二实施例的结构体10中的第二导体102。第二接地面202’等效于第二实施例的结构体10中的第四导体202。
如图14所示，C层13、A层11、B层12和D层14可以包括除了结构体10之外的其他导体元件，例如其他电源面、传输信号的传输线等。此外，互连基板100可以包括与C层13、A层11、B层12和D层14不同的层，并且可以包括上述部件，例如这些层中的接地面、电源面、传输线等。例如，可以将电介质层设置在C层13和A层11之间、A层11和B层12之间以及B层12和D层14之间。
在实施例的互连基板100中，C层13的第一接地面201’、A层11的第一电源面101’、B层12的第三电源面102’以及D层14的第二接地面202’分别用作上述结构体10的第三导体201、第一导体101、第二导体102和第四导体202，从而将EBG结构形成为包括第一接地面201’、第一电源面101’、第三电源面102’、第二接地面202’、第一互连111、第一开口105、第二互连112、第二开口106和导体过孔121。利用这种配置，该实施例的互连基板100可以抑制由第一接地面201’和第一电源面101’形成的第一平行板之间的噪声传播以及第一平行板中的噪声谐振。此外，互连基板可以抑制由第一电源面101’和第三电源面102’形成的第二平行板之间的噪声传播以及第二平行板中的噪声谐振。此外，互连基板可以抑制由第三电源面102’和第二接地面202’形成的第三平行板之间的噪声传播以及第三平行板中的噪声谐振。
当抑制平行板中的噪声谐振时，优选地，将结构体10设置在由于所述谐振而在平行板之间具有最大电压幅度的区域附近，但是即使在将结构体10设置在其他地方的情况下也根据不会影响本发明的实质效果。
此外在图14中，示出了将一个结构体10设置在互连基板100中的情况，但是可以根据噪声传播路径或噪声谐振模式设置多个结构体10。具体地，当重复地设置结构体10时，除了结构体10的实质效果之外，通过基于重复周期性而发生的布拉格反射可以获得宽带噪声传播抑制效果。
此外在实施例中，作为实际互连基板100中的安装示例，说明了以下配置：将电源面用作第一导体101和第二导体102，并且将接地面用作第三导体201和第四导体202，但是不必局限于这种配置。
<第六实施例>
图15是说明了根据第六实施例的互连基板100的示例的顶视图和截面图。更具体地，图15(B)是说明了互连基板100的A层11的顶视图，而图15(A)是在图15(B)所示的截面b-b’中的截面图。
如图15(A)所示，根据该实施例的互连基板100的层配置与第五实施例的相同。另外，将处理模拟信号的模拟电子元件601和处理数字信号的数字电子元件602安装到根据该实施例的互连基板100的表面层上。
数字电子元件602的接地端子与接地过孔603相连，而接地过孔603与第一接地面201’和第二接地面202’相连。同时，接地过孔603以不与第二电源面401和第四电源面402接触的状态穿过在第二电源面401和第四电源面402的每一个中设置的开口。也就是说，接地过孔603与第二电源面401和第四电源面402绝缘。
此外，数字电子元件602的电源端子与第一电源过孔604相连，而第一电源过孔604与第二电源面401相连。同时，第一电源过孔604以不与第一接地面201’、第四电源面402和第二接地面202’接触的状态穿过在第一接地面201’、第四电源面402和第二接地面202’的每一个中设置的开口。也就是说，第一电源过孔604与第一接地面201’、第四电源面402和第二接地面202’绝缘。
此外，数字电子元件602的另一电源端子与第二电源过孔605相连，而第二电源过孔605与第四电源面402相连。同时，第二电源过孔605以不与第一接地面201’、第二电源面401和第二接地面202’接触的状态穿过在第一接地面201’、第二电源面401和第二接地面202’中设置的开口。也就是说，第二电源过孔605与第一接地面201’、第二电源面401和第二接地面202’绝缘。
此外，模拟电子元件601的未示出的接地端子与第一接地面201’和第二接地面202’相连，并且与第一电源面101’和第三电源面102’绝缘。此外，模拟电子元件601的未示出的电源端子与第一电源面101’相连，并且与第一接地面201’、第三电源面102’和第二接地面202’绝缘。此外，模拟电子元件601的未示出的另一电源端子与第三电源面102’相连，并且与第一接地面201’、第一电源面101’和第二接地面202’绝缘。可以将这种配置类似地实现为将数字电子元件602与上述每一个面相连的单元。
同时，第一接地面201’等效于第二实施例的结构体10中的第三导体201。第一电源面101’和第二电源面401等效于第二实施例的结构体10中的第一导体101。第三电源面102’和第四电源面402等效于第二实施例的结构体10中的第二导体102。第二接地面202’等效于第二实施例的结构体10中的第四导体202。
也就是说在该实施例中，不但第一电源面101’而且第二电源面401与第一导体101类似地具有第一开口105，并且将第一互连111设置在第一开口105的内部。此外在该实施例中，不但第三电源面102’而且第四电源面402与第二导体102类似地具有第二开口106，并且将第二互连112设置在第二开口106的内部。
同时，C层13、A层11、B层12和D层14可以包括除了结构体10之外的导体元件，例如其他电源面、传输信号的传输线等。此外，互连基板100可以包括与C层13、A层11、B层12和D层14不同的层，并且可以包括除了上述部件之外的部件，例如在这些层中的接地面、电源面、传输线等。例如，可以将电介质层设置在C层13和A层11之间、A层11和B层12之间以及B层12和D层14之间。
在数字电子元件602中产生的噪声的至少一部分通过接地过孔603、第一电源过孔604和第二电源过孔605传播至由第一接地面201’和第二电源面401形成的第一平行板、由第二电源面401和第四电源面402形成的第二平行板以及由第四电源面402和第二接地面202’形成的第三平行板。
在这种情况下，传播至上述平行板的噪声直接到达模拟电子元件601或者通过从平行板末端的发射间接地到达模拟电子元件，从而存在引起模拟电子元件601的减小的接收灵敏度或故障的问题。该实施例的互连基板100配置为解决上述问题。
也就是说，在根据实施例的互连基板100的区域(下文中称作“数字区域”)中，其中与数字电子元件602相连的第二电源面401或第四电源面402延伸，将C层13的第一接地面201’、A层11的第二电源面401、B层12的第四电源面402以及D层14的第二接地面202’分别用作上述结构体10的第三导体201、第一导体101、第二导体102和第四导体202，从而将EBG结构形成为包括第一接地面201’、第二电源面401、第四电源面402、第二接地面202’、第一互连111、第一开口105、第二互连112、第二开口106和导体过孔121。这种配置可以使得在数字电子元件602中产生的噪声不会传输至与模拟电子元件601相连的第一电源面101’或第三电源面102’在上面延伸的区域(下文中称作“模拟区域”)一侧。
此外，在根据该实施例的互连基板100的模拟区域中，将C层13的第一接地面201’、A层11的第一电源面101’、B层12的第三电源面102’和D层14的第二接地面202’分别用作上述结构体10的第三导体201、第一导体101、第二导体102和第四导体202，从而将EBG结构形成为包括第一接地面201’、第一电源面101’、第三电源面102’、第二接地面202’、第一互连111、第一开口105、第二互连112、第二开口106和导体过孔121。这种配置可以使得从数字区域传播的噪声不会传播至模拟电子元件601。
如图15所示，优选地将多个结构体10设置为当在平面图中观看时包围模拟电子元件601或数字电子元件602的至少一个。然而，当将至少一个结构体设置在模拟电子元件601或数字电子元件602的至少一个的外围中时，可以获得本发明的实质效果。因此，结构体10的布置图案可以采取多个方案。
此外在实施例中，作为包括被保护免受噪声影响的电子元件的示例，已经作为示例描述了模拟电子元件601。然而，当电子元件是由于噪声的影响而性能退化的部件或电路时，可以为其使用任意配置。例如，也可以考虑天线等。此外在实施例中，作为产生噪声的电子元件602的示例，已经作为示例描述了数字电子元件602。然而，当电子元件是产生噪声的部件或电路时，可以为其使用任意配置。例如，也可以考虑电源电路等。
同时，可以在符合本发明内容的范围内对上述实施例和多个改进示例自然地进行组合。此外在所述实施例和上述改进示例中，尽管已经具体地描述了每一个部件的功能等，但是可以在满足本发明的范围内不同地改变所述功能等。
本申请要求2010年9月28日递交的日本专利申请No.2010-216567的优先权，将其内容全部合并在此作为参考。

Claims (11)

1.一种结构体，包括：
具有第一开口的第一导体；
具有第二开口的第二导体，所述第二导体与所述第一导体的至少一部分相对；
穿过所述第一开口和所述第二开口的导体过孔，所述导体过孔与所述第一导体和所述第二导体绝缘；
设置在所述第一开口的内部的第一互连，所述第一互连的一端与所述导体过孔相连，所述第一互连的另一端形成为开路端，并且所述第一互连与所述第二导体相对；以及
设置在所述第二开口的内部的第二互连，所述第二互连的一端与所述导体过孔相连，所述第二互连的另一端形成为开路端，并且所述第二互连与所述第一导体相对。
2.根据权利要求1所述的结构体，其中所述第一互连和所述第二互连使用所述第二导体和所述第一导体作为返回路径形成微带线。
3.根据权利要求1或2所述的结构体，其中多个所述第一互连和多个所述第二互连中的至少一组设置在所述第一开口或所述第二开口的内部。
4.根据权利要求1至3中任一项所述的结构体，其中将所述第一互连和所述第二互连中的至少一个的所述另一端分出支路。
5.根据权利要求1至4中任一项所述的结构体，还包括第三导体，所述第三导体与所述第一导体的至少一部分相对，并且相对于所述第一导体位于与所述第二导体相对的一侧处，
其中所述第三导体与所述导体过孔相连。
6.根据权利要求5所述的结构体，其中当在平面图中观看时，所述第三导体在与所述第一互连重叠的位置处具有开口。
7.根据权利要求1至6中任一项所述的结构体，还包括第四导体，所述第四导体与所述第二导体的至少一部分相对，并且相对于所述第二导体位于与所述第一导体相对的一侧处，
其中所述第四导体与所述导体过孔相连。
8.根据权利要求7所述的结构体，其中当在平面图中观看时，所述第四导体在与所述第二互连重叠的位置处具有开口。
9.一种包括层叠结构在内的互连基板，所述层叠结构形成为包括电导体和电介质，
其中所述互连基板包括所述层叠结构内的根据权利要求1至8中任一项所述的结构体中的至少一个。
10.根据权利要求9所述的互连基板，其中重复地排列所述结构体。
11.根据权利要求9或10所述的互连基板，还包括至少一个电子元件，
其中所述第一导体和所述第二导体中的至少一个与所述电子元件的接地端子或电源端子相连。
CN201180044040.0A 2010-09-28 2011-07-20 结构体和配线基板 Active CN103098567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-216567 2010-09-28
JP2010216567 2010-09-28
PCT/JP2011/004096 WO2012042717A1 (ja) 2010-09-28 2011-07-20 構造体及び配線基板

Publications (2)

Publication Number Publication Date
CN103098567A true CN103098567A (zh) 2013-05-08
CN103098567B CN103098567B (zh) 2015-08-12

Family

ID=45892215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180044040.0A Active CN103098567B (zh) 2010-09-28 2011-07-20 结构体和配线基板

Country Status (4)

Country Link
US (1) US9456499B2 (zh)
JP (1) JP5725031B2 (zh)
CN (1) CN103098567B (zh)
WO (1) WO2012042717A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
WO2013168377A1 (ja) * 2012-05-10 2013-11-14 日本電気株式会社 Ｅｂｇ特性を有する導波路構造
JP6123802B2 (ja) 2012-07-02 2017-05-10 日本電気株式会社 構造体及び配線基板
JP6125274B2 (ja) * 2013-02-27 2017-05-10 株式会社東芝 電子回路および電子機器
WO2016129199A1 (ja) * 2015-02-12 2016-08-18 日本電気株式会社 構造体および配線基板
JPWO2017170394A1 (ja) * 2016-03-31 2019-02-07 日本電気株式会社 構造体、構造体の積層構造およびアンテナ構造
JPWO2017195739A1 (ja) * 2016-05-11 2019-03-14 日本電気株式会社 構造体および配線基板
JP6769925B2 (ja) * 2016-06-30 2020-10-14 京セラ株式会社 電磁遮断構造、誘電体基板およびユニットセル
JP6847814B2 (ja) * 2017-06-16 2021-03-24 京セラ株式会社 印刷配線板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193401A (ja) * 1993-12-24 1995-07-28 Nec Corp 高周波チョーク回路
US20050098348A1 (en) * 2002-06-27 2005-05-12 Kyocera Corporation High-frequency signal transmitting device
US20050195051A1 (en) * 2004-03-08 2005-09-08 Mckinzie William E.Iii Systems and methods for blocking microwave propagation in parallel plate structures
CN101065879A (zh) * 2004-11-26 2007-10-31 双信电机株式会社 无源部件
US20090315648A1 (en) * 2008-06-24 2009-12-24 Nec Corporation Waveguide structure and printed-circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
TW201032381A (en) * 2009-02-23 2010-09-01 Asustek Comp Inc Filter
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193401A (ja) * 1993-12-24 1995-07-28 Nec Corp 高周波チョーク回路
US20050098348A1 (en) * 2002-06-27 2005-05-12 Kyocera Corporation High-frequency signal transmitting device
US20050195051A1 (en) * 2004-03-08 2005-09-08 Mckinzie William E.Iii Systems and methods for blocking microwave propagation in parallel plate structures
CN101065879A (zh) * 2004-11-26 2007-10-31 双信电机株式会社 无源部件
US20090315648A1 (en) * 2008-06-24 2009-12-24 Nec Corporation Waveguide structure and printed-circuit board
JP2010010183A (ja) * 2008-06-24 2010-01-14 Nec Corp 導波路構造およびプリント配線板

Also Published As

Publication number Publication date
WO2012042717A1 (ja) 2012-04-05
US9456499B2 (en) 2016-09-27
JPWO2012042717A1 (ja) 2014-02-03
CN103098567B (zh) 2015-08-12
US20130140071A1 (en) 2013-06-06
JP5725031B2 (ja) 2015-05-27

Similar Documents

Publication Publication Date Title
CN103098567A (zh) 结构体和配线基板
CN103120038B (zh) 结构体和配线基板
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
CN101292393B (zh) 垂直信号路径、印刷电路板、半导体封装以及半导体芯片
CN101772859B (zh) 波导管的连接结构
TWI407461B (zh) 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構
JP6526069B2 (ja) 多層基板における信号結合
CN101083256B (zh) 半导体器件
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
US20140049343A1 (en) Circuit substrate having noise suppression structure
KR101055483B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US9107300B2 (en) Resonant via structures in multilayer substrates and filters based on these via structures
JPWO2007049376A1 (ja) 高周波モジュール
CN103222346B (zh) 互连衬底和电子设备
KR20140051785A (ko) 콤팩트한 슬롯 안테나
KR101887356B1 (ko) 도파관-전송선로 천이장치
KR101055457B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US10079415B2 (en) Structure and wiring substrate
CN100483581C (zh) 用于从电源线去耦高频信号的去耦模块
CN115707171A (zh) 电路板、天线结构及电子设备
US8536960B2 (en) Filter structure
CN108966480B (zh) 高频系统、通信链路
JP2005064220A (ja) 配線基板
Pan et al. Wideband Simultaneous Switching Noise Isolation in Power/Ground Cavity Structure with Complementary Split Ring Resonators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant