KR101055457B1 - 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 - Google Patents

Abstract

본 발명은 전자기 밴드갭 구조에 관한 것으로서, 본 발명에 따른 전자기 밴드갭 구조물은 전도층과 층을 달리하는 2개의 층에 형성된 스티칭 패턴을 구비하므로 작인 사이즈로도 바람직한 대역의 스탑 밴드 형성이 가능한 장점이 있다.

전자기 밴드갭, 인쇄회로기판, 스티칭, 스탑밴드

Description

전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판{ELECTROMAGNETIC BAND GAP STRUCTURE AND A PRINTED CIRCUIT BOARD COMPRISING THE SAME}

본 발명은 전자기 밴드갭 구조에 관한 것으로서, 보다 상세하게는 특정 주파수 대역의 노이즈를 차단하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관한 것이다.

최근 유,무선 방송 및 통신 관련 기술과 서비스가 급속도로 발전하고 이에 따른 사용자들의 제품에 대한 요구 수준도 높아지고 있다. 이러한 요구를 수용하기 위해 휴대를 위한 제품의 소형화 및 배터리 기능의 향상, 다양한 기능을 구현하기 위해서 그림 1과 같이 빠르게 고속화. 광대역화 되고 있다. 이와 같이 동작속도가 증가함에 따라 클락(clock) 주파수가 GHz 범위에 들어가면서 다층 PCB에 위치하고 있는 디지털 블럭(digital block) 등 각종 온/오프(on/off) 칩이나 패키지에서 발생하는 동시 스위칭 노이즈(Simultaneous Switching Noise; SSN)에 의한 전력무결성(Power Integrity; PI), 신호무결성(Signal Integrity; SI) 및 전자파장해(EMI) 문제가 PCB 설계에서 중요한 이슈로 떠오르고 있다.

델타-I 노이즈 또는 그라운드 바운스 노이즈라고 알려져 있는 SSN은 다층 구 조의 PCB에서의 심각한 노이즈원이다. SSN은 고속디지털 회로에서 빠르게 변화하는 시변전류에 의해 생긴다. 전원층과 접지층 사이에서 발생한 SSN은 인접 신호선에 영향을 주어 신호무결성(SI)에 영향을 미칠 뿐만 아니라, PCB의 가장 자리에서의 전자파방사를 야기한다.

즉, PCB에 위치한 수많은 스위칭 소자들이 동시에 스위칭하게 될 때 다층 PCB 사이의 비아(Via)를 통해 고속 전류가 흐르게 되면 기판을 통해 불요 전자파가 전파 되게 된다. 발생된 전자파는 비아(Via)를 통해 지나가는 신호의 전송 특성에 영향을 주어 다른 소자들에게 노이즈원이 될 수 있으며 또한 PCB 가장 자리에서 외부로 방사되는 EMI의 증가를 불러온다.

도 1은 동작주파수를 서로 다른 2개의 전자회로(30, 50)가 실장된 인쇄로기판(10)의 개략적인 단면도이다. 인쇄회로기판(10)에는 전자회로(30, 50)에 전원을 공급하는 전원층 및 접지층(11, 13), 신호라인(17)이 포함되어 있으며, 이들 신호전송용 비아(15)가 형성되어 있다.

이에 도시된 바와 같이, 동작 주파수가 서로 상이한 전자회로(30, 50)가 인쇄회로기판에 실장된 경우 어느 하나의 전자회로의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전자파가 다른 전자 회로로 전달되어 간섭됨에 따른 노이즈가 발생하게 된다.

이와 같이, 고속 디지털 시스템에서 발생하는 SSN에 의한 PI/SI영향 및 EMI 문제를 해결하기 위한 가장 대표적인 방법은 전원층과 접지층 사이에 디커플링 커패시터를 연결하는 것이다. 또한 디커플링 커패시터를 통해 낮은 임피던스를 갖는 귀환 전류 경로를 제공함으로써 평행 도체판을 통해 전파되는 노이즈를 차단할 수 있게 된다. 그러나 수많은 비아 각각에 대한 SSN을 저감하기 위해서는 수많은 디커플링 커패시터가 필요하며, 이는 생산 비용의 증가뿐만 아니라, PCB공간을 차지함으로써 다른 여러 소자들의 배치가 자유롭지 못하게 된다. 또한 디커플링 커패시터가 갖고 있는 기생 인덕턴스 성분은 또 다른 병렬공진을 유발한다. 따라서 최근의 고속 디지털시스템에서 문제가 되는 1GHz 이상의 고주파 대역에서는 PCB에서의 노이즈 감소에는 디커플링 커패시터가 효과적이지 못하다.

따라서, GHz대역에서의 SSN문제를 해결하기 위한 새로운 방법으로 주파수 선택 능력을 갖는 전자기 밴드갭(Electromagnetic Band Gap; EBG) 구조에 대한 연구가 진행되고 있다. EBG 구조의 특정주파수 대역에서 높은 임피던스를 갖는 특성을 이용하여 SSN문제를 해결하고 디커플링 커패시터 사용에 의한 비용 증가 및 소자 배치의 자유도 감소 등의 문제를 동시에 해결할 수 있게 된다.

대표적으로 머쉬룸 타입(Mushroom type)의 EBG와 평면형 타입(Planar type)이 공지되었으나 종래의 EBG 구조에 의하면 휴대폰 등과 같은 소형 전자 기기에 삽이될 만한 작은 크기에서 원하는 스탑-밴드(stop-band) 대역을 갖도록 설계하기 어렵다는 단점이 있었다.

따라서, 소형화가 가능한 EBG 구조의 개발이 요구되고 있다.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 소형화가 가능하고 바람직한 주파수 응답특성을 제공하는 EBG 구조를 제안한다.

본 발명의 일측면에 따른 전자기 밴드갭 구조물은, 복수개의 전도판을 포함하는 전도층; 상기 전도층 하부에 배치되며 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴을 포함하는 제1 금속층; 및 상기 제1 금속층 하부에 배치되며 상기 제1 스티칭 패턴 및 상기 복수개의 전도판 중 어느 하나의 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 제2 금속층을 포함하는 제2 금속층;을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 제1 스티칭 패턴은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제2 스티칭 패턴은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 전도층과 상기 제1 금속층 사이에 개재된 제1 유전층; 상기 제1 금속층과 상기 제2 금속층 사이에 개재된 제2 유전층; 상기 제1 유전층을 관통하며 상기 제1 전도판과 상기 제1 스티칭 패턴을 전기적으로 접속하는 제1 비아; 상기 제2 유전층을 관통하며 상기 제1 스티칭 패턴 과 상기 제2 스티칭 패턴을 전기적으로 접속하는 제2 비아; 및 상기 제1 유전층 및 상기 제2 유전층을 관통하며 상기 제2 전도판과 상기 제2 스티칭 패턴을 전기적으로 접속하는 제3 비아;를 더 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 전도층은 상기 전도판과의 사이에 클리어런스를 두고 상기 전도판을 감싸는 주변판을 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1 금속층은 상기 제1 스티칭 패턴과의 사이에 클리어런스를 두고 상기 제1 스티칭 패턴을 감싸는 제1 주변부를 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제2 금속층은 상기 제2 스티칭 패턴과의 사이에 클리어런스를 두고 상기 제2 스티칭 패턴을 감싸는 제2 주변부를 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 복수의 전도판은 모두 상기 제1 스티칭 패턴 및 상기 제2 스티칭 패턴을 통해 전기적으로 연결된 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 전도층은 전원층 또는 접지층인 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 주변판은 상기 복수의 전도판과 전기적으로 연결된 것에 있다.

본 발명의 다른 측면에 따른 전자기 밴드갭 구조물은 복수개의 전도판; 및 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 연 결하는 스티칭 비아를 포함하고, 상기 스티칭 비아는 상기 전도판의 하부에 배치되며 상기 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴, 및 상기 제1 스티칭 패턴 하부에 배치되며 상기 제1 스티칭 패턴 및 상기 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 것을 특징으로 한다.

본 발명의 다른 측면에 따른 전자기 밴드갭 구조물은, 복수개의 전도판; 및 상기 복수개의 전도판 사이를 연결하는 스티칭 비아를 포함하고, 상기 스티칭 비아는 상기 전도판과 층을 달리하는 2개의 금속층에 걸쳐 형성된 것을 것을 특징으로 한다.

본 발명에 따른 인쇄회로기판은, 상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서, 복수개의 전도판; 및 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 연결하는 스티칭 비아를 포함하고, 상기 스티칭 비아는 상기 전도판의 하부에 배치되며 상기 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴, 및 상기 제1 스티칭 패턴 하부에 배치되며 상기 제1 스티칭 패턴 및 상기 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물이 상기 2개의 전자 회로 사이에 배치된 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전 적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 전자기 밴드갭 구조물은 전도층과 층을 달리하는 2개의 층에 형성된 스티칭 패턴을 구비하므로 작인 사이즈로도 바람직한 대역의 스탑 밴드 형성이 가능한 장점이 있다.

본 발명에 따른 전자기 밴드갭 구조물을 갖는 인쇄회로기판은 복수개의 전자회로를 포함하더라도 전자회로 간의 상호 전자기 간섭이 없어 노이즈 발생이 현저히 감소하는 장점이 있다.

이하, 본 발명에 따른 밴드갭 구조물 및 이를 포함하는 인쇄회로기판의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 2는 본 발명의 바람직한 실시예에 따른 밴드갭 구조물의 개략적인 구성을 도시하는 도면이다. 도 3은 도 2에 도시된 밴드갭 구조물의 전도층(100)을 도시하 는 도면이고, 도 4는 도 2에 도시된 밴드갭 구조물의 제1 금속층(200)을 도시하는 도면이고, 도 5는 도 2에 도시된 밴드갭 구조물의 제2 금속층(300)을 도시하는 도면이다. 도 2에는 본 발명의 명확한 설명을 위해 일부 구성요소의 도시가 생략되어 있을 수 있음을 미리 밝혀둔다.

도 2에 나타낸 바와 같이, 본 실시예에 따른 밴드갭 구조물은 복수개의 전도판을 포함하는 전도층(100), 전도층(100) 하부에 배치되며 상기 복수개의 전도판 중 어느 하나의 제1 전도판(110a)과 전기적으로 접속하는 제1 스티칭패턴(210)을 포함하는 제1 금속층(200), 및 제1 금속층(200) 하부에 배치되며 제1 스티칭패턴(210) 및 복수개의 전도판 중 어느 하나의 제2 전도판(110b)과 전기적으로 접속하는 제2 스티칭패턴(310)을 포함하는 제2 금속층(300)을 포함하는 구성이다.

이때, 전도층(100)과 제1 금속층(200) 사이에 개재된 제1 유전층과 제1 금속층(200)과 제2 금속층(300) 사이에 개재된 제2 유전층은 밴드갭 구조물의 명료한 도시를 위해 생략되었다. 유전층은 인쇄회로기판의 층간 절연을 위해 일반적으로 사용되는 절연물질이 될 수 있으며, 예를 들면 에폭시 수지를 포함하는 프리프레그가 될 수 있다.

여기서 전도층(100)은 전기 전도성 재료로 이루어지며 예를 들면, 금, 은, 구리 등의 전기 전도성 금속으로 이루어진 금속층(metal layer)이 될 수 있다. 전도층(100)은 인쇄회로기판에 형성된 전원층 또는 접지층이 될 수 있다.

전도층(100)은 서로 분리되어 배열된 복수개의 전도판을 포함하여 구성된다. 전도층(100) 전체가 서로 분리된 전도판만으로 구성될 수도 있으나, 도 2에 도시된 바와 같이, 전도층(100)은 전도판 및 전도판과의 사이에 클리어런스(150)를 두고 전도판을 감싸는 주변판(170)을 포함하여 구성될 수 있다.

전도판과 전도판은 전도층(100) 상에서는 서로 분리되어 절연되어 있으나 이들 전도판들은 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)을 통해 서로 전기적으로 연결되어 있다. 즉, 도 2를 참조하여 서술하면, 제1 전도판(110a)은 제1 비아(510) → 제1 스티칭패턴(210) → 제2 비아(530) →제2 스티칭패턴(310) → 제3 비아(550)를 통해 제2 전도판(110b)과 전기적으로 연결된다. 제1 전도판(110a)과 제2 전도판(110b) 사이에 형성된 비아 및 스티칭패턴을 통합하여 스티칭 비아로 명명할 수 있다. 전도층(100) 상에 형성된 모든 전도판들은 스티칭 비아를 통해 서로 전기적으로 연결되어 있다. 또한 본 실시예에 따른 전도판은 전도층(100)에 포함된 주변판(170)과도 스티칭 비아를 통해 전기적으로 연결된다.

도 7에는 복수개의 전도판과 주변판(170)이 형성된 전도층(100)을 예시적으로 도시하고 있다. 도시된 바와 같이, 복수개의 전도판과 주변판(170)은 스티칭 비아를 통해 서로 전기적으로 연결되게 된다.

이때, 본 실시예에서는 동일한 형상의 직사각형 전도판만을 예시적으로 도시하였으나, 전도판의 형상은 직사각형이 아닌 원형, 삼각형, 육각형 등 다양한 형상이 될 수 있으며 본 발명의 범위가 여기에서 도시된 전도판의 형상으로 제한되는 것은 아니다. 또한 각각의 전도판은 그 크기가 동일할 필요가 없으며 서로 다른 크기를 갖는 다양한 형상의 전도판이 전도층(100)에 포함될 수 있다. 또한, 모든 전도판은 반드시 동일한 층에 형성될 필요가 없이 서로 다른 층에 형성된 전도판이 스티칭 비아를 통해 연결된 형태가 가능함을 밝혀둔다.

도 4를 참조하면 제1 금속층(200)은 제1 스티칭패턴(210)을 포함하는 구성이다. 제1 금속층(200) 역시 전도층(100)과 마찬가지로 전기 전도성 재료로 이루어지며 예를 들면, 금, 은, 구리 등의 전기 전도성 금속으로 이루어진 금속층(metal layer)이 될 수 있다.

여기서, 제1 금속층(200)은 서로 분리된 제1 스티칭패턴(210)만으로 이루어질 수 있으나 제1 스티칭패턴(210)과의 사이에 클리어런스(250)를 두고 제1 스티칭패턴(210)을 감싸는 제1 주변부(270)를 더 포함하여 구성될 수 있다. 이때 제1 주변부(270)와 제1 스티칭패턴(210)은 전기적으로 완전히 절연된다. 제1 주변부(270)는 인쇄회로기판에서 접지층 또는 전원층으로 기능할 수 있다.

이때, 제1 스티칭패턴(210)은 일단이 제1 비아(510)의 하부랜드(510b)와 전기적으로 접속되어 있으며, 타단이 제2 비아(530)의 상부랜드(530a)와 접속한다. 제1 비아(510)는 제1 유전층을 관통하여 제1 전도판(110a)에 형성된 제1 비아(510)의 상부랜드(510a)와 제1 금속층(200)에 형성된 제1 비아(510)의 하부랜드(510b)를 연결한다. 즉, 제1 비아(510)에 의해 제1 전도판(110a)과 제1 스티칭패턴(210)이 전기적으로 연결되게 된다.

제1 비아(510)는 제1 유전층에 형성된 비아홀의 내벽에 형성된 도금층 또는 제1 유전층에 형성된 비아홀을 충전하는 도전성 충전물(도금충전물, 도전성 페이스트)이 될 수 있다.

이때 제1 스티칭패턴(210)은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것이 바람직하다. 보다 일반적으로 서술하자면 제1 비아(510)의 하부랜드(510b)와 제2 비아(530)의 상부랜드(530a)를 연결하는 제1 스티칭패턴(210)은 제1 비아(510)의 하부랜드(510b)와 제2 비아(530)의 상부랜드(530a)를 직선으로 연결하는 것보다 전기적인 접속 길이가 긴 구부러진 패턴을 갖는 것이 바람직하다. 모든 제1 스티칭 패턴(210)이 동일한 형상일 필요는 없으며 구조에 따라 직선형인 제1 스티칭 패턴(210)이 포함될 수 있다. 다만, 제1 스티칭패턴(210)은 나선형인 것이 가장 바람직하다.

도 5를 참조하면 제2 금속층(300)은 제2 스티칭패턴(310)을 포함하는 구성이다. 제2 금속층(300) 역시 전기 전도성 재료로 이루어지며 예를 들면, 금, 은, 구리 등의 전기 전도성 금속으로 이루어진 금속층(metal layer)이 될 수 있다.

여기서, 제2 금속층(300)은 서로 분리된 제2 스티칭패턴(310)만으로 이루어질 수 있으나 제2 스티칭패턴(310)과의 사이에 클리어런스(350)를 두고 제2 스티칭패턴(310)을 감싸는 제2 주변부(370)를 더 포함하여 구성될 수 있다. 이때 제2 주변부(370)와 제2 스티칭패턴(310)은 전기적으로 완전히 절연된다. 제2 주변부(370)는 인쇄회로기판에서 접지층 또는 전원층으로 기능할 수 있다.

이때, 제2 스티칭패턴(310)은 일단이 제2 비아(530)의 하부랜드(530b)와 전기적으로 접속되어 있으며, 타단이 제3 비아(550)의 하부랜드(550b)와 접속한다. 제2 비아(530)는 제2 유전층을 관통하여 제1 금속층(200)에 형성된 제2 비아(530) 의 상부랜드(530a)와 제2 금속층(300)에 형성된 제2 비아(530)의 하부랜드(530b)를 전기적으로 접속한다. 제2 비아(530)에 의해 제1 스티칭패턴(210)과 제2 스티칭패턴(310)이 전기적으로 연결되게 된다.

한편 제3 비아(550)는 제1 유전층 및 제2 유전층을 관통하여 제2 전도판(110b)에 형성된 제3 비아(550)의 상부랜드(550a) 및 제2 금속층(300)에 형성된 제3 비아(550)의 하부랜드(550b)를 연결한다. 제3 비아(550)에 의해 제2 전도판(110b)과 제2 스티칭 패턴(310)이 전기적으로 연결되게 된다. 이때, 제3 비아(550)는 제1 금속층(200)에 형성된 관통부를 통해 제2 전도판(110b)과 제2 금속층(300)을 직접 연결하는 단일 비아 형태인 것도 가능하지만, 제2 전도판(110b)의 제3 비아(550)의 상부랜드(550a)와 제1 금속층(200)에 형성된 접속랜드(230)를 연결하는 제3 상부 비아(553) 및 제1 금속층(200)에 형성된 접속랜드(230)와 제2 금속층(300)의 제3 비아(550)의 하부랜드(550b)를 연결하는 제3 하부 비아(551)를 포함하는 스태거드 비아의 형태가 될 수 있다.

제1 비아(510)와 유사하게 제2 비아(530) 및 제3 비아(550) 역시 제1 유전층, 제2 유전층에 형성된 비아홀의 내벽에 형성된 도금층 또는 비아홀을 충전하는 도전성 충전물(도금충전물, 도전성 페이스트)이 될 수 있다.

이때 제2 스티칭패턴(310)은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것이 바람직하다. 보다 일반적으로 서술하자면 제2 비아(530)의 하부랜드(530b)와 제3 비아(550)의 하부랜드(550b)를 연결하는 제2 스티칭패턴(310)은 제2 비아(530)의 하부랜드(530b)와 제3 비아(550)의 하부랜드(550b) 를 직선으로 연결하는 것보다 전기적인 접속 길이가 긴 구부러진 패턴을 갖는것이 바람직하다. 모든 제2 스티칭 패턴(310)이 동일한 형상일 필요는 없으며 구조에 따라 직선형인 제2 스티칭 패턴(310)이 포함될 수 있다. 다만, 제2 스티칭패턴(310)은 나선형인 것이 바람직하다.

상술한 구조를 갖는 전자기 밴드갭 구조물에 의한 등가회로도가 도 6에 도시되고 있다. 도 6의 등가회로도는 제2 금속층(300)이 제2 주변부(370)를 포함하되 제1 금속층(200)은 제1 주변부(270)를 포함하지 않는 경우의 실시예에 대한 것이다. 도 2의 전자기 밴드갭 구조물과 도 6의 등가회로도를 비교하여 설명하면, 인덕턴스 성분인 L1은 제1 비아(510) 및 제2 비아(530)에 해당되고, 인덕턴스 성분인 L2는 제3 비아(550)에 해당되며, 인덕턴스 성분인 L3은 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)에 해당된다. C1은 전도층(100)과 그 상부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이고, C2 및 C3은 제2 주변부(370)와 그 하부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이다.

이에 나타내 보인 바와 같이, 전자기 밴드갭 구조물이 바람직한 대역폭의 스탑밴드를 구성하기 위해서는 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)에 의해 형성되는 인덕턴스 성분 L3이 충분이 제공되어야 한다. 이에 따라 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)은 충분히 긴 길이를 가져야 하는데 스티칭패턴이 직선형상을 가지는 경우에는 전자기 밴드갭 구조물의 크기가 증가하게 된다. 즉, 전도판의 크기가 증가하거나 또는 전도판 사이의 간격이 증가하여야만 늘어난 길이의 스티칭패턴이 구조물 내에 수용될 수 있게 된다.

따라서, 충분한 인덕턴스 값을 제공하면서 전자기 밴드갭 구조물의 소형화를 달성할 수 있으려면 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)은 직선 형상이어서는 안되며 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 가지는 것이 바람직하다. 특히 도 2, 도 4, 및 도 5에 도시된 것과 같이 스티칭패턴이 나선형으로 형성하는 경우가 가장 효과적임을 실험적으로 알 수 있었다.

결과적으로 제1 스티칭패턴(210) 및 제2 스티칭패턴(310)을 나선형으로 구성함으로써 전자기 밴드갭 구조물의 소형화를 달성할 수 있다.

도 8은 상술한 실시예에 따른 전자기 밴드갭 구조물에서의 주파수 응답 특성을 나타내는 그래프이다. 여기서 1 ㎜ × 1 ㎜ 사이즈의 전도판 및 나선형상의 제1 스티칭패턴(210)과 제2 스티칭패턴(310)을 사용하여 제조된 전자기 밴드갭 구조물의 주파수 응답 특성을 알 수 있다.

도 8의 그래프를 참조하면 노이즈 -60㏈를 기준으로, 신호 주파수가 0.6 ㎓ 내지 3.3 ㎓ 의 대역에서 스탑 밴드가 형성됨을 확인할 수 있다. 즉, 본 실시예에 따르면 1 ㎜ × 1 ㎜ 작은 셀 사이즈로도 바람직한 대역의 스탑 밴드 형성이 가능한 구조물이 제공될 수 있다.

본 실시예에 따른 전자기 밴드갭 구조물은 전도층(100)과 층을 달리하는 2개의 층에 형성된 스티칭패턴을 구비하므로 작인 사이즈로도 바람직한 대역의 스탑 밴드 형성이 가능한 장점이 있다.

본 실시예에 따른 전자기 밴드갭 구조물을 갖는 인쇄회로기판은 복수개의 전자회로를 포함하더라도 전자회로 간의 상호 전자기 간섭이 없어 노이즈 발생이 현 저히 감소하는 장점이 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 동작주파수를 서로 다른 2개의 전자회로)가 실장된 인쇄로기판의 개략적인 단면도이다.

도 2는 본 발명의 바람직한 실시예에 따른 밴드갭 구조물의 개략적인 구성을 도시하는 도면이다.

도 3은 도 2에 도시된 밴드갭 구조물의 전도층을 도시하는 도면이다.

도 4는 도 2에 도시된 밴드갭 구조물의 제1 금속층을 도시하는 도면이다.

도 5는 도 2에 도시된 밴드갭 구조물의 제2 금속층을 도시하는 도면이다.

도 6은 본 발명의 바람직한 실시예에 따른 밴드갭 구조물의 등가회로도이다.

도 7은 복수개의 전도판과 주변판이 형성된 전도층을 예시적으로 도시하는 도면이다.

도 8은 본 발명의 바람직한 실시예에 따른 전자기 밴드갭 구조물에서의 주파수 응답 특성을 나타내는 그래프이다.

< 도면의 주요 부호에 대한 설명 >

100 전도층 110 전도판

150, 250, 350 클리어런스 170 주변판

200 제1 금속층 210 제1 스티칭 패턴

230 접속랜드 270 제1 주변부

300 제2 금속층 310 제2 스티칭 패턴

370 제2 주변부 510 제1 비아

510a 제1 비아 상부랜드 510b 제1 비아 하부랜드

530 제2 비아 530a 제2 비아 상부랜드

530b 제2 비아 하부랜드 550 제3 비아

551 제3 하부 비아 553 제3 상부 비아

550a 제3 비아 상부랜드 550b 제3 비아 하부랜드

Claims (13)

1. 복수개의 전도판을 포함하는 전도층;

   상기 전도층 하부에 배치되며 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴을 포함하는 제1 금속층; 및

   상기 제1 금속층 하부에 배치되며 상기 제1 스티칭 패턴 및 상기 복수개의 전도판 중 어느 하나의 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 제2 금속층;

   을 포함하는 전자기 밴드갭 구조물.
2. 제1항에 있어서,

   상기 제1 스티칭 패턴은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
3. 제1항에 있어서,

   상기 제2 스티칭 패턴은 나선형, "ㄹ" 형상, 또는 "U" 형상으로 구부러진 패턴부를 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
4. 제1 항에 있어서,

   상기 전도층과 상기 제1 금속층 사이에 개재된 제1 유전층;

   상기 제1 금속층과 상기 제2 금속층 사이에 개재된 제2 유전층;

   상기 제1 유전층을 관통하며 상기 제1 전도판과 상기 제1 스티칭 패턴을 전기적으로 접속하는 제1 비아;

   상기 제2 유전층을 관통하며 상기 제1 스티칭 패턴과 상기 제2 스티칭 패턴을 전기적으로 접속하는 제2 비아; 및

   상기 제1 유전층 및 상기 제2 유전층을 관통하며 상기 제2 전도판과 상기 제2 스티칭 패턴을 전기적으로 접속하는 제3 비아;

   를 더 포함하는 전자기 밴드갭 구조물.
5. 제1항에 있어서,

   상기 전도층은 상기 전도판과의 사이에 클리어런스를 두고 상기 전도판을 감싸는 주변판을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
6. 제1항에 있어서,

   상기 제1 금속층은 상기 제1 스티칭 패턴과의 사이에 클리어런스를 두고 상기 제1 스티칭 패턴을 감싸는 제1 주변부를 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
7. 제1항에 있어서,

   상기 제2 금속층은 상기 제2 스티칭 패턴과의 사이에 클리어런스를 두고 상 기 제2 스티칭 패턴을 감싸는 제2 주변부를 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
8. 제1항에 있어서,

   상기 복수의 전도판은 모두 상기 제1 스티칭 패턴 및 상기 제2 스티칭 패턴을 통해 전기적으로 연결된 것을 특징으로 하는 전자기 밴드갭 구조물.
9. 제1항에 있어서,

   상기 전도층은 전원층 또는 접지층인 것을 특징으로 하는 전자기 밴드갭 구조물.
10. 제5항에 있어서,

    상기 주변판은 상기 복수의 전도판과 전기적으로 연결된 것을 특징으로 하는 전자기 밴드갭 구조물.
11. 복수개의 전도판; 및

    상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 연결하는 스티칭 비아를 포함하고,

    상기 스티칭 비아는 상기 전도판의 하부에 배치되며 상기 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴, 및 상기 제1 스티칭 패턴 하부에 배치되며 상 기 제1 스티칭 패턴 및 상기 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
12. 삭제
13. 상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서,

    복수개의 전도판; 및

    상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 연결하는 스티칭 비아를 포함하고,

    상기 스티칭 비아는 상기 전도판의 하부에 배치되며 상기 제1 전도판과 전기적으로 접속하는 제1 스티칭 패턴, 및 상기 제1 스티칭 패턴 하부에 배치되며 상기 제1 스티칭 패턴 및 상기 제2 전도판과 전기적으로 접속하는 제2 스티칭 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물이 상기 2개의 전자 회로 사이에 배치된 것을 특징으로 하는 인쇄회로기판.

Images