KR20090014950A

KR20090014950A - 전자기 밴드갭 구조물 및 인쇄회로기판

Info

Publication number: KR20090014950A
Application number: KR1020080057462A
Authority: KR
Inventors: 김한; 유제광; 류창섭
Original assignee: 삼성전기주식회사
Priority date: 2007-08-07
Filing date: 2008-06-18
Publication date: 2009-02-11
Also published as: KR100998723B1; JP4659053B2; TWI388246B; US20090039984A1; TW200922392A; CN101365293B; CN101365293A; JP2009044121A; US8169790B2

Abstract

전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판이 개시된다. 본 발명의 실시예에 따르면, 유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하되, 상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물이 제공된다. 본 발명에 의하면, 특정 구조를 갖는 전자기 밴드갭 구조물에 의하여 소정 주파수 대역의 신호 전달을 차폐할 수 있는 효과가 있다.

전자기 밴드갭 구조, 아날로그 회로, 디지털 회로, 인쇄회로기판

Description

전자기 밴드갭 구조물 및 인쇄회로기판{Electromagnetic bandgap structure and printed circuit board}

본 발명은 전자기 밴드갭 구조에 관한 것으로, 보다 상세하게는 소정 주파수 대역의 신호 전달을 차폐하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관한 것이다.

최근 출시되고 있는 전자기기 및 통신기기들은 점점더 소형화, 박형화, 경량화 되어가고 있다. 이는 이동성이 중요시되는 최근의 경향과도 밀접히 관련된다.

이러한 전자기기 및 통신기기들에는 해당 기기의 기능/동작을 구현시키기 위한 다양한 전자회로들(아날로그 회로(analog circuit)와 디지털 회로(digital circuit))이 복합적으로 포함되어 있으며, 이러한 전자회로들은 일반적으로 인쇄회로기판(PCB, printed circuit board)에 탑재됨으로써 해당 기능을 수행하게 된다. 이때, 인쇄회로기판에 탑재된 전자회로들은 각각의 동작 주파수가 상이한 경우가 대부분이다.

따라서, 다양한 전자회로들이 복합적으로 탑재되어 있는 인쇄회로기판에서는 일반적으로 어느 하나의 전자회로의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)가 다른 전자 회로로 전달되어 간섭됨에 따른 노이즈 문제(즉, 혼합 신호(mixed signal)의 문제)를 발생시키는 경우가 많다. 이때, 전달되는 노이즈는 크게 방사 노이즈(radiation noise)와 전도 노이즈(conduction noise)로 분류될 수 있다.

여기서, 방사 노이즈(radiation noise)는 일반적으로 차폐용 캡을 전자회로에 둘러씌움으로써 쉽게 저감시킬 수 있지만, 전도 노이즈(conduction noise)(도 1의 참조번호 150 참조)는 기판 내부의 신호 전달 경로를 통해 전달된다는 점에서 노이즈 저감을 위한 방법을 찾는 것은 매우 어려운 일이다.

이에 관해 도 1을 참조하여 보다 구체적으로 설명하기로 한다. 도 1은 동작 주파수를 달리하는 2개의 전자회로를 탑재한 인쇄회로기판의 단면도이다. 도 1에는 4층 구조의 인쇄회로기판(100)이 예시되고 있으나, 이외에도 2층, 6층, 8층 구조 등 다양한 변형이 가능함은 자명하다.

도 1을 참조하면, 인쇄회로기판(100)은 4개의 금속층(metal layer)(110-1, 110-2, 110-3, 110-4, 이하 110으로 약칭함)과, 각 금속층 사이에 개재된 유전층(120-1, 120-2, 120-3, 이하 120으로 약칭함)을 포함하고 있다. 인쇄회로기판(100)의 최상위 금속층(110-1) 상에는 상호간 동작 주파수를 달리하는 2개의 전자회로(130, 140, 이하 제1 전자회로(130), 제2 전자회로(140)라 함)가 탑재되고 있다. 상호간 동작 주파수를 달리하는 2개의 전자회로는 휴대폰과 같은 이동 통신 단말기를 예로 들 때, 마이크로 프로세서로서 기능하는 디지털 회로와 RF 신호의 송수신을 위한 RF 회로(아날로그 회로임)일 수 있다.

여기서, 참조번호 110-2의 금속층을 접지층(ground layer), 참조번호 110-3의 금속층을 전원층(power layer)라고 가정하면, 제1 전자회로(130) 및 제2 전자회로(140)의 각 접지단자(ground pin)는 참조번호 110-2의 금속층과, 각 전원단자(power pin)는 참조번호 110-3의 금속층과 전기적으로 연결된다. 또한, 인쇄회로기판(100) 내의 모든 접지층들 간 그리고 모든 전원층들 간은 비아(via)를 통해서 상호간 전기적으로 연결된다. 도 1에서 참조번호 110-1, 110-3, 110-4의 금속층들을 연결하는 비아(160)가 그 일 예이다.

이때, 제1 전자회로(130)와 제2 전자회로(140)가 서로 다른 동작 주파수를 갖는 경우에는 도 1에 도시된 바와 같이, 예를 들어 제1 전자회로(130)의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전도 노이즈(150)가 제2 전자회로(140)로 전달됨으로써 제2 전자회로(140)의 정확한 기능/동작에 방해를 주게 된다.

이러한 전도 노이즈(conduction noise) 문제는 전자기기가 복잡해지고 디지털 회로들의 동작 주파수가 증가함에 따라 그 해결이 점점 더 어려워지고 있다. 특히, 전도 노이즈에 관한 전형적인 해결책이었던 바이패스 캐패시터(bypass capacitor) 혹은 디커플링 캐패시터(decoupling capacitor)에 의한 방법도 고주파수 대역을 이용하는 전자기기에서는 적절한 해결책이 되지 못하고 있다.

또한, 위의 방법들은 여러 종류의 전자회로가 동일 기판에 구현되어 있는 복 잡한 배선 구조의 기판이나, SiP(System in Package)와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용해야 하는 경우, 네트워크 보드(network board)와 같이 고주파수 대역의 동작 주파수가 필요한 경우 등에도 적절한 해결책이 되지 못하는 문제점이 있다.

본 발명은 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시키는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.

또한, 본 발명은 작은 크기를 가지면서도 높은 임피던스, 높은 인덕턴스 등을 확보하여 SiP(System in Package)와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용시켜야 하는 경우에도 설계를 용이하게 하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.

또한, 본 발명은 RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결한 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

본 발명의 일 측면에 따르면, 유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하되, 상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물이 제공될 수 있다.

여기서, 상기 스티칭 비아는, 상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 어느 하나에 연결되는 제1 비아와, 상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 다른 하나에 연결되는 제2 비아와, 일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.

여기서, 상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함할 수 있다. 이때, 상기 전도층에는 클리어런스 홀이 구비될 수 있고, 상기 연결 패턴은 상기 클리어런스 홀 내에 수용될 수 있다.

여기서, 상기 전도판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 전도판들은 각각 동일 크기를 가질 수 있고, 또는 상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 전도판들은 모두 동일 평면 상에 위치할 수 있다.

본 발명의 다른 측면에 따르면, 상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서, 유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 2개의 전자 회로 사이에 배치되되, 상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하는 것을 특징으로 하는 인쇄회로기판이 제공될 수 있다.

여기서, 상기 전도층은 접지층 또는 전원층 중 어느 하나이고, 상기 전도판들은 다른 하나의 층과 동일 평면 상에서 연결될 수 있다. 이때, 상기 전도판들은 상기 다른 하나의 층과 상기 스티칭 비아를 통해 연결될 수 있다.

본 발명의 또 다른 측면에 따르면, 신호층 및 접지층을 포함하는 인쇄회로기 판에 있어서, 유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 배치되되, 상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하며, 상기 전도판들은 상기 신호층과 동일 평면 상에서 연결되는 것을 특징으로 하는 인쇄회로기판이 제공될 수 있다.

여기서, 상기 전도판들은 상기 신호층과 상기 스티칭 비아를 통해 연결될 수 있다.

여기서, 상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함할 수 있다. 이때, 상기 전도층에는 클리어런스 홀이 구비될 수 있고, 상기 연결 패턴은 상기 클리어런스 홀 내에 수용될 수 있다. 여기서, 상기 전도층은 접지층일 수 있다.

여기서, 상기 전도판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 전도판들은 각각 동일 크기를 가질 수 있고, 또는 상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 전도판들은 모두 동일 평면 상에 위치할 수 있다. 또한, 상기 전도판들은 신호 전달 경로를 따라 1 열 또는 2열로 배열될 수 있다.

본 발명에 따른 전자기 밴드갭 구조물은 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시킨다. 그리고 이를 통해 높은 임피던스, 높은 인덕턴스 등을 확보하여 SiP와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용시켜야 하는 경우에도 설계를 용이하게 한다. 또한, RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결할 수 있다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도이고, 도 3a는 도 2에 도시된 전자기 밴드갭 구조물의 단면도이며, 도 3b는 도 2에 도시된 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이다. 도 3a는 도 2의 AA'선에 따른 단면도를 나타낸 것이다.

본 명세서에서는 본 발명의 전자기 밴드갭 구조를 설명함에 있어서 그 전반에 걸쳐 금속층(metal layer)과 금속판(metal plate)이 이용되는 경우를 중심으로 설명할 것이나, 이는 금속이 아닌 다른 전도성 물질로 이루어진 전도층(conductive layer)과 전도판(conductive plate)으로 각각 대체되어도 무방한 것임을 당업자는 자명히 이해할 수 있을 것이다.

도 2 내지 도 3b에서, 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물은 복수개의 금속판(210a, 210b, 210c)과, 그 금속판들과는 다른 평면에 위치하는 금속층(220)과, 금속판들 중 이웃하는 2개의 금속판 간을 전기적으로 연결하는 스티칭 비아(stitching via)(230)를 포함한다.

즉, 도 2 내지 도 3b를 통해 도시된 전자기 밴드갭 구조물(200)은 기본적으로 금속층(220)을 1층으로 하고, 복수개의 금속판(210a, 210b, 210c)을 2층으로 하는 2층 평면(planar) 구조를 가지고 있다. 이때, 금속층(220)과 복수개의 금속판(210a, 210b, 210c)의 사이에는 유전층이 개재된다.

여기서, 도 2 내지 도 3b(이는 도 4a 내지 도 4c의 경우도 동일함)는 도면 도시의 편의상 전자기 밴드갭 구조물을 구성하는 구성요소만(즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 구성하는 부분만)을 도시한 것에 불과하다. 따라서, 도 2 내지 도 3b에 도시된 금속층(220)과 금속판들(210a, 210b, 210c)은 다층 인쇄회로기판의 내부에 존재하는 임의의 2개의 층일 수 있다. 즉, 금속층(220)의 하부에는 적어도 하나의 다른 금속층들이 더 존재할 수 있음은 물론, 금속판들(210a, 210b, 210c)의 상부에도 적어도 하나의 다른 금속층들이 더 존재할 수 있음은 자명하다. 아울러, 금속층(220)과 금속판들(210a, 210b, 210c) 사이에도 적어도 하나의 다른 금속층들이 존재할 수 있다.

예를 들어, 도 2 내지 도 3b에 도시된 전자기 밴드갭 구조물(이는 도 4a 내지 도 4c에 도시된 다른 실시예들에 따른 전자기 밴드갭 구조물도 마찬가지임)은 전도 노이즈를 차폐하기 위하여, 다층 인쇄회로기판 내에서 각각 전원층(power layer)과 접지층(ground layer)을 구성하는 임의의 2개의 금속층 사이에 배치될 수 있는 것이다. 또한, 전도 노이즈 문제는 반드시 전원층과 접지층의 사이에서만 문제되는 것은 아니므로, 도 2 내지 도 4c를 통해 도시된 전자기 밴드갭 구조물은 다층 인쇄회로기판 내에서 상호간 층을 달리하는 어느 2개의 접지층(ground layer)들 사이 혹은 어느 2개의 전원층(power layer)들 사이에도 배치될 수 있는 것임은 물론이다.

금속판들(210a, 210b, 210c)은 동일 평면 상에 위치하며, 소정 간격만큼 이격되어 있다. 여기서, 금속층(220)과 금속판들(210a, 210b, 210c)은 전원이 공급되어 신호가 전달될 수 있는 물질(예를 들어, 구리(Cu) 등)로 구성된다.

스티칭 비아(230)는 이웃하는 두 금속판(예를 들어, 도 2에서는 210b과 210c)을 전기적으로 연결한다. 단, 두 금속판(210b, 210c)과 동일한 층에서 연결하는 것이 아니라 두 금속판(210b, 210c)과 다른 층(여기서는, 금속층(220))을 경유하여 두 금속판(210b, 210c)을 연결한다.

스티칭 비아(230)는 제1 비아(232), 연결 패턴(234) 및 제2 비아(236)을 포함하여 구성된다. 제1 비아(232)의 일단은 제1 금속판(210b)에 연결되고, 타단은 연결 패턴(234)의 일단에 연결된다. 제2 비아(232)의 일단은 제2 금속판(210c)에 연결되고, 타단은 연결 패턴(234)의 타단에 연결된다. 연결 패턴(234)의 양단에는 제1 비아(232) 및/또는 제2 비아(236)와의 연결을 위한 비아 랜드가 형성되어 있을 수 있다.

이때, 스티칭 비아(230)는 금속판들 간의 전기적 연결을 위해, 제1 비아(232) 및 제2 비아(236)가 그 내벽에만 도금층이 형성되어 있는 형태 또는 그 내부가 전도성 물질(예를 들어, 도전성 페이스트 등)에 의해 충전되는 형태로 구성되고, 연결 패턴(234) 또한 금속과 같은 전도성 물질로 구성되어야 함은 굳이 구체적으로 설명하지 않더라도 자명하다 할 것이다.

이웃하는 두 금속판(210b, 210c)은 스티칭 비아(230)를 통해 직렬 연결된다. 즉, 제1 금속판(210b) → 스티칭 비아(230) (제1 비아(232) → 연결 패턴(234) → 제2 비아(236)) → 제2 금속판(210c) 순서에 따라 전기적으로 직렬 연결된다.

제1 금속판(210b)은 이웃하는 다른 금속판(210a)와 스티칭 비아를 통해 연결되며, 제2 금속판(210c) 역시 이웃하는 다른 금속판(미도시)와 스티칭 비아를 통해 연결된다. 이를 통해 2층에 위치한 금속판들은 스티칭 비아를 통해 모두 직렬 연결되는 효과가 있다.

여기서, 금속층(220)에는 연결 패턴(234)을 내부에 수용하는 클리어런스 홀(225)가 형성되어 있다. 클리어런스 홀(225)은 연결 패턴(234) 이외에 제1 비아(232) 및/또는 제2 비아(236)와 용이한 연결을 위한 비아 랜드도 함께 수용가능하다. 클리어런스 홀(225)이 있음으로 인해 스티칭 비아(230)와 금속층(220)은 전기적으로 분리될 수 있게 된다.

금속판들(210a, 210b, 210c)은 스티칭 비아(230)를 통해 연결되므로, 2층에 금속판들(210a, 210b, 210c)을 연결하기 위한 패턴(pattern)을 형성할 필요가 없게 된다. 이로 인해 금속판들(210a, 210b, 210c)의 사이즈를 작게 하면서 금속판들(210a, 210b, 210c) 사이의 간격을 좁힐 수 있게 되어 금속판들(210a, 210b, 210c) 사이의 갭(gap)에서의 커패시턴스(capacitance)를 높일 수 있는 효과가 있다.

이와 같은 구조를 갖는 전자기 밴드갭 구조물에 의한 등가회로도가 도 3c에 도시되고 있다.

도 3c의 등가회로도를 도 2의 전자기 밴드갭 구조물과 비교하여 설명하면, 인덕턴스 성분인 L1은 제1 비아(232)에 해당되고, 인덕턴스 성분인 L2는 제2 비아(236)에 해당되며, 인덕턴스 성분인 L3는 연결 패턴(234)에 해당된다. C1은 금속판(210a, 210b)들과 그 상부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이고, C2 및 C3는 연결 패턴(234)을 기준으로 그와 동일 평면에 위치한 금속층(220)과 그 하부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이다.

위와 같은 등가회로도에 따라 도 2 내지 도 3b의 전자기 밴드갭 구조물은 특정 주파수 대역의 신호를 차폐하는 대역 저지 필터(band stop filter)로서의 기능을 수행하게 된다. 즉, 도 3c의 등가회로도를 통해 확인할 수 있는 바와 같이, 저주파수 대역의 신호(도 3c의 참조부호 (x) 참조) 및 고주파수 대역의 신호(도 3c의 참조부호 (y) 참조)는 전자기 밴드갭 구조물을 통과하고, 그 중간의 특정 주파수 대역의 신호(도 3c의 참조부호 (z1), (z2), (z3) 참조)는 전자기 밴드갭 구조물에 의해 차폐된다

본 발명의 일 실시예에서 금속판들(210a, 210b, 210c)은 금속층(220)과 구별되는 타 금속층과 동일 평면 상에 위치하고 있다. 따라서, 본 발명에서 가장 좌측에 위치한 금속판(210a)은 스티칭 비아를 통해 금속층(220)과는 구별되는 타 금속층에 연결될 수 있다.

금속층(220)이 전원층(power layer)인 경우 타 금속층은 접지층(ground layer)이 되며, 금속층(220)이 접지층인 경우 타 금속층은 전원층이 된다.

또는 금속층(220)이 접지층이 되고 타 금속층은 신호층(signal layer)이 되어 소정 방향으로 신호를 전달하며, 신호층의 신호 전달 경로 중 일부에 상술한 금속판들(210a, 210b, 210c) 및 스티칭 비아(230)가 배치되어 전달되는 신호에 포함된 특정 주파수의 노이즈를 저감시킬 수 있다.

도 2 내지 도 3b를 참조하면, 금속판(210a, 210b, 210c)은 1열로 배열되고, 각 금속판에는 2개의 스티칭 비아가 연결되어 있다. 하지만, 다른 실시예에서는 금속판이 m × n (여기서, m, n은 자연수) 행렬로 배열되고, 이웃하는 금속판들이 스티칭 비아를 이용하여 연결되도록 할 수 있다. 이 경우 각 금속판은 이웃하는 타 금속판들을 연결하는 경로 역할을 하게 되며, 적어도 둘 이상의 스티칭 비아와 연결될 수 있다. 즉, 도 2 내지 도 3b를 통해 도시된 연결 형태는 일 예시에 불과하며, 모든 금속판들이 전기적으로 하나로 연결됨으로써 폐루프(closed loop)를 형성할 수만 있다면 스티칭 비아를 통한 금속판 간의 연결 방식은 어떠한 방식이 적용되어도 무방함은 물론이다. 이하 금속판의 모양, 배열 등에 따른 다양한 실시예를 도면을 참조하여 설명한다.

도 5는 사각형 형상의 금속판을 갖는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이고, 도 6은 삼각형 형상의 금속판을 갖는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이며, 도 7은 전자기 밴드갭 구조물에 의한 띠 모양의 배열 구조를 나타낸 평면도이다.

금속판은 사각형(도 5 참조) 이외에도 삼각형(도 6 참조), 육각형 등의 다각형 형태를 가지거나 원 또는 타원 등의 다양한 형태를 가질 수 있다.

또한, 기판 전체에 스티칭 비아로 연결되는 금속판들을 배열(도 5, 6 참조)하거나 기판 중 일부분에만 스티칭 비아로 연결되는 금속판들을 배열(도 7 참조)할 수도 있다.

그리고 도 2에 도시된 것과 같이 금속판은 2개의 스티칭 비아와 연결되어 이웃하는 2개의 타 금속판과 연결되거나, 도 5에 도시된 것과 같이 4개의 스티칭 비아와 연결되어 이웃하는 4개의 금속판 모두와 연결될 수도 있다. 또는 도 6에 도시된 것과 같이 4개의 스티칭 비아와 연결되어 이웃하는 3개의 금속판 모두와 연결될 수도 있다.

이 경우 신호원으로부터 신호 전달 지점으로의 경로에 배치된 금속판들은 스티칭 비아에 의해 연결이 단절되지 않도록 한다. 즉, 금속판이 2열로 배열되고 각 금속판들에 대해서 스티칭 비아가 이웃하는 모든 금속판들을 모두 연결할 수도 있으며, 또는 지그재그 형태로 금속판들을 연결할 수도 있다.

도 8 및 도 9는 사이즈를 달리하는 복수개의 그룹의 금속판들로 이루어진 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이다.

스티칭 비아로 연결되는 금속판은 앞서 설명한 것과 같이 모두 동일한 크기를 가질 수도 있지만, 도 8 및 9에 도시된 것과 같이 서로 다른 크기를 가질 수도 있다. 즉, 금속판들은 그 크기가 상이한 복수의 그룹으로 구분될 수도 있다.

도 8을 참조하면, 상대적으로 큰 크기의 대 금속판 B와 상대적으로 작은 크기의 소 금속판 C가 서로 교번하여 배열되어 있으며, 각 금속판들은 스티칭 비아와 이웃하는 금속판들과 연결되어 있다. 즉, 대 금속판 B와 소 금속판 C는 모두 4개의 스티칭 비아에 의해 이웃하는 금속판들과 연결되어 있다.

도 9를 참조하면, 상대적으로 큰 크기의 대 금속판 D와 상대적으로 작은 크기의 소 금속판 E1, E2, E3, E4가 있다. 소 금속판 E1, E2, E3, E4가 2 × 2 로 배열되어 전체적으로 대 금속판 D와 유사한 면적을 차지하게 된다. 소 금속판 E1, E2, E3, E4는 4개의 스티칭 비아를 통해 이웃하는 금속판들과 연결되어 있다. 그리고 대 금속판 D는 이웃하는 소 금속판들의 개수가 8개인 바 8개의 스티칭 비아를 통해 이웃하는 소 금속판들과 연결되어 있다.

이와 같이 서로 다른 크기의 금속판들을 조합하여 배열하여도 상술한 것과 같이 특정 주파수에 해당하는 신호 전달을 차단하거나 노이즈를 저감시키는 효과가 있다.

이하, 본 발명의 다른 실시예들에 따른 전자기 밴드갭 구조물을 도 4a 내지 도 4c를 참조하여 차례대로 설명하기로 하되, 도 2 내지 도 3b의 설명에서와 중복될 수 있는 부분에 대한 설명은 생략하고 각 실시예에 따른 특징점들을 위주로 간략히 설명하기로 한다. 이는 도 4a 내지 도 4c에 따른 각 실시예에 따른 전자기 밴드갭 구조물이 몇몇 차이점을 제외하고는 전술한 도 2 내지 도 3b의 전자기 밴드갭 구조물과 동일한 기술적 원리를 그대로 채택하고 있기 때문이다. 이러한 이유로, 도 4a 내지 도 4c에서는 도 2 내지 도 3b와 대조의 편의를 위해 각각 대응 관계에 있는 구성요소들 간에 동일 참조번호를 부여하였다.

먼저, 도 4a를 참조하면, 본 발명의 다른 실시예에 따른 전자기 밴드갭 구조 물은 복수개의 금속판(210a, 210b, 210c)과, 금속판들 중 이웃하는 2개의 금속판 간을 전기적으로 연결하는 스티칭 비아(230)를 포함한다. 즉, 도 4a의 전자기 밴드갭 구조물의 경우, 도 2 내지 도 3a의 전자기 밴드갭 구조물에서 참조번호 220번에 해당하는 금속층이 부존재하는 형태를 취하고 있음을 확인할 수 있다.

이와 같이, 본 발명에 따른 스티칭 비아를 포함하는 전자기 밴드갭 구조물은 스티칭 비아와 금속판들이 위치하는 영역의 하부에 반드시 금속층이 존재하고 있을 필요가 없다. 왜냐하면, 스티칭 비아(230) 중 연결 패턴(234)을 형성시킬 위치가 반드시 금속층이 존재하는 부분일 필요는 없기 때문이다.

즉, 연결 패턴(234)이 형성될 위치에 상응하여 동일 평면 상에 임의의 금속층이 존재하는 경우, 연결 패턴(234)은 도 2 내지 도3b에서와 같이 동일 평면 상의 금속층(220)에 형성된 클리어런스 홀(225) 내에 수용시키는 형태로 제작하게 될 것이나, 연결 패턴(234)이 형성될 위치에 별도의 금속층이 존재하지 않는 경우도 상정할 수 있으며, 도 4a는 바로 이를 보여주고 있는 것이다. 물론, 도 4a에서도 금속판들의 하부에는 유전층이 존재하게 된다.

도 4b를 참조할 때, 본 발명의 또 다른 실시예에 따른 전자기 밴드갭 구조물은 도 2 내지 도 3b와 비교할 때 그 적층 구조의 상하가 뒤바뀐 형태를 취하고 있다. 즉, 도 2 내지 도 3b의 경우에는 금속층(200)이 하층을 이루고 금속판들(210a, 210b, 210c)이 상층을 이루며 그 사이에 유전층이 개재되는 형태를 적층 구조를 가지고 있다면, 도 4b의 경우에는 그 반대(즉, 금속판들(210a, 210b, 210c)이 하층을 이루고 금속층(200)이 상층을 이뤄 그 사이에 유전층이 개재되는 형태)의 적층 구 조를 취하고 있는 것이다. 이와 같은 경우에도 전술한 바와 같은 동일 유사한 노이즈 차폐 효과를 기대할 수 있음은 물론이다.

도 4c를 참조할 때, 본 발명의 또 다른 실시예에 따른 전자기 밴드갭 구조물은 도 4b의 적층 구조에 따른 전자기 밴드갭 구조물에서 상층의 금속층(200)이 제거된 형태를 취하고 있다. 그 이유에 관해서는 앞서 도 4a에서 설명하였는 바, 그 상세한 설명은 생략한다.

이와 같이 본 발명의 전자기 밴드갭 구조물은 다양한 형태, 적층 구조를 가질 수 있다. 앞서 설명한 모든 도면에서는 금속판들이 모두 동일 평면 상에 적층되어 있는 것으로 도시되어 있으나, 그 금속판들 또한 반드시 모두 동일 평면 상에 적층되어 있을 필요는 없다. 이때, 금속판들 모두가 어느 일 평면 상에 적층되지 않는 경우에는 2층 이상의 구조를 가지게 되므로 층수가 증가하는 문제가 존재할 수 있으나, 본 발명의 전자기 밴드갭 구조물을 다층 인쇄회로기판 내에 배치시키는 경우를 상정할 때, 이것이 설계상 불리한 점으로서 작용하지는 않을 것이다.

또한, 앞선 모든 도면에서는 스티칭 비아에 의해 인접한 어느 2개의 금속판 간을 전기적으로 연결하는 방식이 채용되고 있지만, 어느 하나의 스티칭 비아를 통해 연결되는 2개의 금속판은 반드시 인접 위치한 금속판 간이 아닐 수도 있다. 또한, 어느 하나의 금속판을 기준하여 다른 하나의 금속판이 하나의 스티칭 비아를 통해 연결되는 경우를 예시하고 있지만, 어느 2개의 금속판 간을 연결하는 스티칭 비아의 개수에 특별한 제한을 둘 필요가 없음은 자명하다.

또한, 도 2 내지 도 4c에서는 도면 도시의 편의 및 본 발명의 명확한 이해를 돕기 위하여, 단 3개의 금속판만을 도시한 후, 어느 하나의 금속판을 기준으로 인접 위치한 다른 하나 및 또다른 하나의 금속판 간을 각각 하나씩의 스티칭 비아를 통해 전기적으로 연결하는 경우(즉, 하나의 셀을 기준으로 인접한 다른 2개의 셀 간을 연결하는 경우)를 중심으로 예시한 것에 불과하다. 즉, 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물은 앞서 도 5 내지 도 9를 통해 설명한 바와 같이 기판 일부분(특히, 도 7 참조)에 또는 기판 전체에 다양한 형상, 크기, 배열을 가지고 배치될 수 있는 것이며, 당업자는 이를 본 명세서의 전 취지를 통해 명확히 이해할 수 있을 것이다.

도 10은 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물에서의 주파수 특성 그래프이다. 스티칭 비아를 포함하는 전자기 밴드갭 구조물에 대하여 시뮬레이션 모델을 형성하고, 산란 파라미터(scattering parameter)로 분석한 결과가 도시되어 있다.

-50dB를 기준으로 하는 경우 신호의 주파수가 약 2.8 ~7.5 GHz 에 해당하는 영역에서 전자기 밴드갭 구조물을 통해 전달되는 신호를 차단하는 스탑 밴드(stop band)가 형성됨을 확인할 수 있다.

이러한 스탑 밴드 주파수 대역은 전자기 밴드갭 구조물의 크기, 각 구성부의 두께, 유전층의 유전율, 배치 형태, 금속판의 모양, 크기, 개수 등의 다양한 조건들을 적절히 조정함으로써 의도하는 주파수 대역을 갖도록 설계할 수 있음은 물론 이다.

본 발명의 일 실시예에 따른 인쇄회로기판은 SiP(System in Package)일 수 있다.

인쇄회로기판 내에는 신호층(signal layer)와 접지층(ground layer)가 존재한다. 여기서, 신호층을 따라 전달되는 신호가 높은 동작 주파수로 인해 노이즈가 발생하며, 이 경우 특정 주파수를 가지는 노이즈를 저감시키기 위해 상술한 전자기 밴드갭 구조물을 적용한다.

접지층이 금속층이 되며, 신호층과 동일한 평면 상에 일정 간격만큼 이격된 금속판들이 배치된다. 그리고 각 금속판들은 스티칭 비아를 통해 연결된다. 스티칭 비아의 제1 비아 및 제2 비아는 접지층에 형성된 연결패턴과 연결된다. 연결패턴은 접지층과 접촉하지 않도록 클리어런스 홀 내에 수용되어 있다.

금속판들은 신호층 상에서 신호 전달 경로에 따라 1열 또는 2열로 배열되어 있다. 각 금속판들은 신호원으로부터 신호 전달 지점 까지를 단절없이 신호가 전달될 수 있도록 스티칭 비아들로 연결되게 된다.

본 발명의 다른 실시예에 따른 인쇄회로기판은 상호간 동작 주파수를 달리하는 2개의 전자회로(본 예에서는 디지털 회로와 아날로그 회로인 것으로 가정)를 포함한다. 이때, 상술한 전자기 밴드갭 구조물이 아날로그 회로와 디지털 회로 사이에 배치된다.

즉, 디지털 회로에서 아날로그 회로로 전달되는 전자파가 반드시 전자기 밴드갭 구조물을 통과하도록, 전자기 밴드갭 구조물이 배치된다. 이 경우, 아날로그 회로 주변에 폐곡선 형태로 전자기 밴드갭 구조물이 배열되거나, 디지털 회로 주변에 폐곡선 형태로 전자기 밴드갭 구조물이 배열될 수 있다. 또는 디지털 회로로부터 아날로그 회로로의 인쇄회로기판 내부 전체 또는 일부에 전자기 밴드갭 구조물을 배열할 수도 있다.

인쇄회로기판을 구성하는 각 층들 중에서 전원층과 접지층 사이에 전자기 밴드갭 구조물이 배열된다.

접지층 또는 전원층 중 어느 하나의 층이 금속층이 된다. 그리고 다른 하나의 층과 동일한 평면 상에 일정 간격만큼 이격된 금속판들이 배치된다. 그리고 각 금속판들은 스티칭 비아를 통해 연결된다. 스티칭 비아의 제1 비아 및 제2 비아는 금속층에 형성된 연결패턴과 연결된다. 연결패턴은 금속층과 접촉하지 않도록 클리어런스 홀 내에 수용되어 있다.

상술한 전자기 밴드갭 구조물이 내부에 배치됨으로 인해 아날로그 회로와 디지털 회로가 동시에 구현되어 사용되는 인쇄회로기판은 디지털 회로로부터 아날로그 회로로 전달되는 전자파 중 특정 주파수 영역의 전자파의 전달을 방지할 수 있다.

즉, 작은 구조물 크기에도 불구하고 아날로그 회로에서 노이즈에 해당하는 특정 주파수 영역의 전자파의 전달을 억제함으로써 앞서 상술하였던 혼합 신호 문제를 해결하는 것이 가능하다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도.

도 2는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도.

도 3a는 도 2에 도시된 전자기 밴드갭 구조물의 단면도.

도 3b는 도 2에 도시된 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.

도 3c는 도 2에 도시된 전자기 밴드갭 구조물의 등가 회로도.

도 4a는 본 발명의 다른 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도.

도 4b는 본 발명의 또 다른 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도.

도 4c는 본 발명의 또 다른 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도.

도 5는 사각형 형상의 금속판을 갖는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.

도 6은 삼각형 형상의 금속판을 갖는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.

도 7은 전자기 밴드갭 구조물에 의한 띠 모양의 배열 구조를 나타낸 평면도.

도 8 및 도 9는 사이즈를 달리하는 복수개의 그룹의 금속판들로 이루어진 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.

도 10은 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물에서의 주파수 특 성 그래프.

<도면의 주요부분에 대한 부호의 설명>

200: 전자기 밴드갭 구조물

210a, 210b, 210c: 금속판

220: 금속층

225: 클리어런스 홀

230: 스티칭 비아

Claims

유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하되,

상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.
제1항에 있어서,

상기 스티칭 비아는,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 어느 하나에 연결되는 제1 비아와,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 다른 하나에 연결되는 제2 비아와,

일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
제2항에 있어서,

상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
제3항에 있어서,

상기 전도층은 클리어런스 홀이 구비되어 있고,

상기 연결 패턴은 상기 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.
제1항에 있어서,

상기 전도판은 다각형, 원형 또는 타원형 형상을 가지는 것을 특징으로 하는 전자기 밴드갭 구조물.
제1항에 있어서,

상기 전도판들은 각각 동일 크기를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.
제1항에 있어서,

상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분되는 것을 특징으로 하는 전자기 밴드갭 구조물.
제1항에 있어서,

상기 전도판들은 동일 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.
상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서,

유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 2개의 전자 회로 사이에 배치되되,

상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하는 것을 특징으로 하는 인쇄회로기판.
제9항에 있어서,

상기 스티칭 비아는,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 어느 하나에 연결되는 제1 비아와,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 다른 하나에 연결되는 제2 비아와,

일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 인쇄회로기판.
제10항에 있어서,

상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
제11항에 있어서,

상기 전도층은 클리어런스 홀이 구비되어 있고,

상기 연결 패턴은 상기 클리어런스 홀 내에 수용되는 것을 특징으로 하는 인쇄회로기판.
제11항에 있어서,

상기 전도층은 접지층 또는 전원층 중 어느 하나이고, 상기 전도판들은 다른 하나의 층과 동일 평면 상에서 연결되는 것을 특징으로 하는 인쇄회로기판.
제13항에 있어서,

상기 전도판들은 상기 다른 하나의 층과 상기 스티칭 비아를 통해 연결되는 것을 특징으로 하는 인쇄회로기판.
제9항에 있어서,

상기 전도판은 다각형, 원형 또는 타원형 형상을 가지는 것을 특징으로 하는 인쇄회로기판.
제9항에 있어서,

상기 전도판들은 각각 동일 크기를 갖는 것을 특징으로 하는 인쇄회로기판.
제9항에 있어서,

상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분되는 것을 특징으로 하는 인쇄회로기판.
제9항에 있어서,

상기 전도판들은 동일 평면 상에 위치하는 것을 특징으로 하는 인쇄회로기판.
신호층 및 접지층을 포함하는 인쇄회로기판에 있어서,

유전층과, 복수개의 전도판과, 상기 전도판들 간을 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 배치되되,

상기 스티칭 비아는 상기 유전층을 관통하고, 상기 스티칭 비아의 일부분은 상기 전도판들과 다른 평면 상에 위치하며, 상기 전도판들은 상기 신호층과 동일 평면 상에서 연결되는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판들은 상기 신호층과 상기 스티칭 비아를 통해 연결되는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 스티칭 비아는,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 어느 하나에 연결되는 제1 비아와,

상기 유전층을 관통하고, 일단이 이웃하는 2개의 전도판 중 다른 하나에 연결되는 제2 비아와,

일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 인쇄회로기판.
제21항에 있어서,

상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
제22항에 있어서,

상기 전도층은 클리어런스 홀이 구비되어 있고,

상기 연결 패턴은 상기 클리어런스 홀 내에 수용되는 것을 특징으로 하는 인 쇄회로기판.
제22항에 있어서,

상기 전도층은 접지층인 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판은 다각형, 원형 또는 타원형 형상을 가지는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판들은 신호 전달 경로를 따라 1열 또는 2열로 배열되어 있는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판들은 각각 동일 크기를 갖는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분되는 것을 특징으로 하는 인쇄회로기판.
제19항에 있어서,

상기 전도판들은 동일 평면 상에 위치하는 것을 특징으로 하는 인쇄회로기판.