KR100998720B1 - 전자기 밴드갭 구조물 및 인쇄회로기판 - Google Patents

전자기 밴드갭 구조물 및 인쇄회로기판 Download PDF

Info

Publication number
KR100998720B1
KR100998720B1 KR1020080057443A KR20080057443A KR100998720B1 KR 100998720 B1 KR100998720 B1 KR 100998720B1 KR 1020080057443 A KR1020080057443 A KR 1020080057443A KR 20080057443 A KR20080057443 A KR 20080057443A KR 100998720 B1 KR100998720 B1 KR 100998720B1
Authority
KR
South Korea
Prior art keywords
conductive
layer
printed circuit
circuit board
plates
Prior art date
Application number
KR1020080057443A
Other languages
English (en)
Other versions
KR20090060117A (ko
Inventor
한미자
박대현
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to DE102008045055A priority Critical patent/DE102008045055A1/de
Priority to US12/230,871 priority patent/US8420949B2/en
Priority to TW097134239A priority patent/TWI374692B/zh
Priority to JP2008241772A priority patent/JP4808755B2/ja
Priority to CN2008101695549A priority patent/CN101453828B/zh
Publication of KR20090060117A publication Critical patent/KR20090060117A/ko
Application granted granted Critical
Publication of KR100998720B1 publication Critical patent/KR100998720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판이 개시된다. 본 발명의 실시예에 따르면 유전층과, 복수개의 전도판과, 상기 전도판들 중 어느 2개의 전도판 간을 각각 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 제공될 수 있다. 여기서, 상기 스티칭 비아는, 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 어느 하나와 동일 평면 상에 위치하는 제1 비아; 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 다른 하나와 동일 평면 상에 위치하는 제2 비아; 일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴; 및 상기 어느 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 상기 일단과 연결되고 타단이 상기 어느 하나의 전도판과 연결되는 제1 연장 패턴을 포함할 수 있다.
인쇄회로기판, 전자기 밴드갭 구조, 스티칭 비아, 연장 패턴

Description

전자기 밴드갭 구조물 및 인쇄회로기판{Electromagnetic bandgap structure and printed circuit board}
본 발명은 전자기 밴드갭 구조에 관한 것으로서, 보다 상세하게는 소정 주파수 대역의 신호 전달을 차단하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관한 것이다.
최근 출시되고 있는 전자기기 및 통신기기들은 점점더 소형화, 박형화, 경량화 되어가고 있다. 이는 이동성이 중요시되는 최근의 경향과도 밀접히 관련된다.
이러한 전자기기 및 통신기기들에는 해당 기기의 기능/동작을 구현시키기 위한 다양한 전자회로들(아날로그 회로(analog circuit)와 디지털 회로(digital circuit))이 복합적으로 포함되어 있으며, 이러한 전자회로들은 일반적으로 인쇄회로기판(PCB, printed circuit board)에 탑재됨으로써 해당 기능을 수행하게 된다. 이때, 인쇄회로기판에 탑재된 전자회로들은 각각의 동작 주파수가 상이한 경우가 대부분이다.
따라서, 다양한 전자회로들이 복합적으로 탑재되어 있는 인쇄회로기판에서는 일반적으로 어느 하나의 전자회로의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)가 다른 전자 회로로 전달되어 간섭됨에 따른 노이즈 문제(즉, 혼합 신호(mixed signal)의 문제)를 발생시키는 경우가 많다. 이때, 전달되는 노이즈는 크게 방사 노이즈(radiation noise)와 전도 노이즈(conduction noise)로 분류될 수 있다.
여기서, 방사 노이즈(radiation noise)는 일반적으로 차폐용 캡을 전자회로에 둘러씌움으로써 쉽게 저감시킬 수 있지만, 전도 노이즈(conduction noise)(도 1의 참조번호 150 참조)는 기판 내부의 신호 전달 경로를 통해 전달된다는 점에서 노이즈 저감을 위한 방법을 찾는 것은 매우 어려운 일이다.
이에 관해 도 1을 참조하여 보다 구체적으로 설명하기로 한다. 도 1은 동작 주파수를 달리하는 2개의 전자회로를 탑재한 인쇄회로기판의 단면도이다. 도 1에는 4층 구조의 인쇄회로기판(100)이 예시되고 있으나, 이외에도 2층, 6층, 8층 구조 등 다양한 변형이 가능함은 자명하다.
도 1을 참조하면, 인쇄회로기판(100)은 4개의 금속층(metal layer)(110-1, 110-2, 110-3, 110-4, 이하 110으로 약칭함)과, 각 금속층 사이에 개재된 유전층(120-1, 120-2, 120-3, 이하 120으로 약칭함)을 포함하고 있다. 인쇄회로기판(100)의 최상위 금속층(110-1) 상에는 상호간 동작 주파수를 달리하는 2개의 전자회로(130, 140, 이하 제1 전자회로(130), 제2 전자회로(140)라 함)가 탑재되고 있다. 상호간 동작 주파수를 달리하는 2개의 전자회로는 휴대폰과 같은 이동 통신 단말기를 예로 들 때, 마이크로 프로세서로서 기능하는 디지털 회로와 RF 신호의 송수신을 위한 RF 회로(아날로그 회로임)일 수 있다.
여기서, 참조번호 110-2의 금속층을 접지층(ground layer), 참조번호 110-3의 금속층을 전원층(power layer)라고 가정하면, 제1 전자회로(130) 및 제2 전자회로(140)의 각 접지단자(ground pin)는 참조번호 110-2의 금속층과, 각 전원단자(power pin)는 참조번호 110-3의 금속층과 전기적으로 연결된다. 또한, 인쇄회로기판(100) 내의 모든 접지층들 간 그리고 모든 전원층들 간은 비아(via)를 통해서 상호간 전기적으로 연결된다. 도 1에서 참조번호 110-1, 110-3, 110-4의 금속층들을 연결하는 비아(160)가 그 일 예이다.
이때, 제1 전자회로(130)와 제2 전자회로(140)가 서로 다른 동작 주파수를 갖는 경우에는 도 1에 도시된 바와 같이, 예를 들어 제1 전자회로(130)의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전도 노이즈(150)가 제2 전자회로(140)로 전달됨으로써 제2 전자회로(140)의 정확한 기능/동작에 방해를 주게 된다.
이러한 전도 노이즈(conduction noise) 문제는 전자기기가 복잡해지고 디지털 회로들의 동작 주파수가 증가함에 따라 그 해결이 점점 더 어려워지고 있다. 특히, 전도 노이즈에 관한 전형적인 해결책이었던 바이패스 캐패시터(bypass capacitor) 혹은 디커플링 캐패시터(decoupling capacitor)에 의한 방법도 고주파수 대역을 이용하는 전자기기에서는 적절한 해결책이 되지 못하고 있다.
또한, 위의 방법들은 여러 종류의 전자회로가 동일 기판에 구현되어 있는 복 잡한 배선 구조의 기판이나, SiP(System in Package)와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용해야 하는 경우, 네트워크 보드(network board)와 같이 고주파수 대역의 동작 주파수가 필요한 경우 등에도 적절한 해결책이 되지 못하는 문제점이 있다.
본 발명은 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시키는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.
또한, 본 발명은 작은 크기를 가지면서도 높은 임피던스, 높은 인덕턴스 등을 확보하여 SiP(System in Package)와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용시켜야 하는 경우에도 설계를 용이하게 하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.
또한, 본 발명은 RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결한 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공하고자 한다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 유전층과, 복수개의 전도판과, 상기 전도판들 중 어느 2개의 전도판 간을 각각 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 제공될 수 있다. 여기서, 상기 스티칭 비아는, 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 어느 하나와 동일 평면 상에 위치하는 제1 비아; 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 다른 하나와 동일 평면 상에 위치하는 제2 비아; 일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴; 및 상기 어느 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 상기 일단과 연결되고 타단이 상기 어느 하나의 전도판과 연결되는 제1 연장 패턴을 포함할 수 있다.
여기서, 상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함할 수 있다. 이때, 상기 전도층에는 클리어런스 홀이 구비될 수 있고, 상기 연결 패턴은 상기 클리어런스 홀 내에 수용될 수 있다.
여기서, 상기 스티칭 비아는, 상기 다른 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제2 비아의 상기 일단과 연결되고 타단이 상기 다른 하나의 전도판과 연결되는 제2 연장 패턴을 더 포함할 수 있다.
여기서, 상기 전도판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 전도판들은 각각 동일 크기를 가질 수 있고, 또는 상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 전도판들은 모두 동일 평면 상에 위치할 수 있다.
본 발명의 다른 측면에 따르면, 인쇄회로기판에 있어서, 유전층과, 복수개의 전도판과, 상기 전도판들 중 어느 2개의 전도판 간을 각각 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 인쇄회로기판에 존재하는 노이즈 근원지와 노이즈 차폐 목적지 간의 노이즈 전달 가능 경로 사이에 배치될 수 있다.
여기서, 상기 스티칭 비아는, 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 어느 하나와 동일 평면 상에 위치하는 제1 비아; 상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 다른 하나와 동일 평면 상에 위치하는 제2 비아; 일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴; 및 상기 어느 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 상기 일단과 연결되고 타단이 상기 어느 하나의 전도판과 연결되는 제1 연장 패턴을 포함할 수 있다.
여기서, 상기 전도판들 간에 상기 유전층을 사이에 두고 위치하는 전도층을 더 포함할 수 있다. 이때, 상기 전도층에는 클리어런스 홀이 구비될 수 있고, 상기 연결 패턴은 상기 클리어런스 홀 내에 수용될 수 있다.
여기서, 상기 전도층은 접지층(ground layer) 및 전원층(power layer) 중 어느 하나이고, 상기 전도판들은 다른 하나와 전기적으로 연결될 수 있다.
여기서, 상기 전도층은 접지층(ground layer)이고, 상기 전도판들은 신호층(signal layer)과 전기적으로 연결될 수 있다.
여기서, 상기 스티칭 비아는, 상기 다른 하나의 전도판과 동일 평면 상에 위 치하며, 일단이 상기 제2 비아의 상기 일단과 연결되고 타단이 상기 다른 하나의 전도판과 연결되는 제2 연장 패턴을 더 포함할 수 있다.
여기서, 상기 전도판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 전도판들은 각각 동일 크기를 가질 수 있고, 또는 상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 전도판들은 모두 동일 평면 상에 위치할 수 있다.
여기서, 상기 인쇄회로기판에는 상호간 동작 주파수를 달리하는 2개의 전자회로가 탑재되되, 상기 노이즈 근원지 및 상기 노이즈 차폐 목적지는 상기 인쇄회로기판에서 상기 2개의 전자회로가 탑재될 각각의 위치 중 어느 하나 및 다른 하나에 대응될 수 있다.
본 발명에 따른 전자기 밴드갭 구조물은 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시킨다. 그리고 이를 통해 높은 임피던스, 높은 인덕턴스 등을 확보하여 SiP와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용시켜야 하는 경우에도 설계를 용이하게 한다. 또한, RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결할 수 있는 효과가 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예에 따른 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 설명하기에 앞서, 본 발명의 이해를 돕기 위하여 먼저 본 발명의 실시예에 대한 비교 대상으로서 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 몇가지 예를 도 2a 내지 도 2c를 참조하여 설명한다.
본 명세서에서는 본 발명의 전자기 밴드갭 구조를 설명함에 있어서 그 전반에 걸쳐 금속층(metal layer)과 금속판(metal plate)이 이용되는 경우를 중심으로 설명할 것이나, 이는 금속이 아닌 다른 전도성 물질로 이루어진 전도층(conductive layer)과 전도판(conductive plate)으로 각각 대체되어도 무방한 것임을 당업자는 자명히 이해할 수 있을 것이다.
또한, 도 2a, 도 2b, 도 3에서는 도면 도시의 편의를 위하여 단 2개의 금속판만을 도시하였으나, 전자기 밴드갭 구조물의 일 구성으로서의 금속판들은 도 4a 내지 도 7b에서와 같이 다수개 존재할 수 있음은 물론이다.
도 2a에 도시된 전자기 밴드갭 구조물(200)은 금속층(210), 금속층(210)과 이격되어 위치하는 복수개의 금속판(230-1, 230-2, 이하 이를 제1 금속판과 제2 금속판이라 함) 및 스티칭 비아(stitching via)(240)를 포함한다. 즉, 도 2a의 전자기 밴드갭 구조물은 금속층(210)을 1층으로 하고, 복수개의 금속판(230-1, 230-2)을 2층으로 하는 2층 구조를 가지고 있다. 이때, 금속층(210)과 복수개의 금속판(230-1, 230-2)의 사이에는 유전층(220)이 개재된다.
여기서, 도 2a(이는 도 2b, 도 3의 경우도 동일함)는 도면 도시의 편의상 전자기 밴드갭 구조물을 구성하는 구성요소만(즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 구성하는 부분만)을 도시한 것에 불과하다. 따라서, 도 2a에 도시된 금속층(210)과 금속판들(230-1, 230-2)은 다층 인쇄회로기판의 내부에 존재하는 임의의 2개의 층일 수 있다. 즉, 금속층(210)의 하부에는 적어도 하나의 다른 금속층들이 더 존재할 수 있음은 물론, 금속판들(230-1, 230-2)의 상부에도 적어도 하나의 다른 금속층들이 더 존재할 수 있음은 자명하다. 아울러, 금속 층(210)과 금속판들(230-1, 230-2) 사이에도 적어도 하나의 다른 금속층들이 존재할 수 있다.
예를 들어, 도 2a에 도시된 전자기 밴드갭 구조물(이는 도 2b, 도 3에 도시된 다른 실시예들에 따른 전자기 밴드갭 구조물도 마찬가지임)은 전도 노이즈를 차폐하기 위하여, 다층 인쇄회로기판 내에서 각각 전원층(power layer)과 접지층(ground layer)을 구성하는 임의의 2개의 금속층 사이에 배치될 수 있는 것이다. 또한, 전도 노이즈 문제는 반드시 전원층과 접지층의 사이에서만 문제되는 것은 아니므로, 도 2a 내지 도 4b를 통해 도시된 전자기 밴드갭 구조물은 다층 인쇄회로기판 내에서 상호간 층을 달리하는 어느 2개의 접지층(ground layer)들 사이 혹은 어느 2개의 전원층(power layer)들 사이에도 배치될 수 있는 것임은 물론이다.
따라서, 금속층(210)은 전기적 신호의 전달을 위해 인쇄회로기판 내에 존재하는 임의의 일 금속층일 수 있다. 예를 들어, 금속층(210)은 전원층(power layer) 또는 접지층(ground layer)으로 기능하는 금속층이거나 또는 신호라인을 구성하는 신호층(signal layer)으로 기능하는 금속층일 수도 있다.
이때, 금속층(210)은 복수개의 금속판들과는 다른 평면에 위치함과 아울러, 복수개의 금속판들과 전기적으로 분리되어 존재한다. 즉, 금속층(210)은 인쇄회로기판 내에서 복수개의 금속판(230-1, 230-2)과 전기 신호적으로 상호간에 다른 층을 구성한다. 예를 들어, 금속층(210)이 전원층(power layer)인 경우 금속판들은 접지층(ground layer)과 전기적으로 연결되며, 금속층(210)이 접지층인 경우 금속판들은 전원층과 전기적으로 연결될 수 있다. 또는 금속층(210)이 신호층(signal layer)인 경우 금속판들은 접지층(ground layer)과 전기적으로 연결되며, 금속층(210)이 접지층인 경우 금속판들은 신호층과 전기적으로 연결될 수 있는 것이다.
복수개의 금속판(230-1, 230-2)은 금속층(210) 상부의 어느 일 평면 상에 위치한다. 이때, 어느 2개의 금속판 간은 스티칭 비아를 통해 전기적으로 연결되며, 이와 같이 어느 2개의 금속판 간을 전기적으로 연결하는 각각의 스티칭 비아들에 의해 복수개의 금속판들 전부가 전기적으로 하나로 연결되게 된다.
여기서, 도 2a에는 어느 하나의 금속판을 기준으로 그와 인접한 사방의 금속판들 간이 각각 하나의 스티칭 비아를 통해 금속판들 전부가 전기적으로 연결된 형태(도 6a의 형태)가 예시되고 있지만, 모든 금속판들이 전기적으로 하나로 연결됨으로써 폐루프(closed loop)를 형성할 수만 있다면 스티칭 비아를 통한 금속판 간의 연결 방식은 어떠한 방식이 적용되어도 무방함은 물론이다.
또한, 도 2a(도 2b 및 도 3도 동일함)에서는 도면 도시의 편의를 위해, 동일 면적의 정사각형 형상을 갖는 단 2개의 금속판만을 도시하였으나, 이외에도 다양한 변형이 가능함은 물론이다. 이를 도 6a 내지 도 6e를 참조하여 간략히 설명하기로 한다.
예를 들어, 금속판은 도 6a와 같이 사각형 형상, 도 6b와 같이 삼각형 형상, 이외에도 육각형, 팔각형 등을 포함하는 다양한 다각형 형상을 가질 수 있고, 원형 또는 타원형의 형상 등 그 형상에 특별한 제한이 있을 수 없음은 물론이다. 또한, 금속판은 도 6a, 6b, 6c와 같이 각각이 모두 동일한 크기(면적, 두께)를 가질 수도 있지만, 도 6d, 6e와 같이 서로 다른 크기를 가져 크기가 상이한 복수개의 그룹별 로 구분 배치될 수도 있다.
도 6d의 경우, 상대적으로 큰 크기의 대 금속판 B와 상대적으로 작은 크기의 소 금속판 C가 서로 교번하여 배열되어 있으며, 각 금속판들은 스티칭 비아를 통해 이웃하는 금속판들 간이 전기적으로 연결되고 있다. 도 6e의 경우, 상대적으로 큰 크기의 대 금속판 D와 상대적으로 작은 크기의 소 금속판 E1, E2, E3, E4가 있다. 소 금속판 E1, E2, E3, E4는 2 × 2 로 배열됨으로써 전체적으로 대 금속판 D와 유사한 면적을 차지하고 있다. 소 금속판 E1, E2, E3, E4는 4개의 스티칭 비아를 통해 이웃하는 금속판들과 전기적으로 연결되고 있으며, 대 금속판 D는 이웃하는 소 금속판들의 개수가 8개인 바 8개의 스티칭 비아를 통해 이웃하는 소 금속판들과 전기적으로 연결되고 있음을 확인할 수 있다.
도 6a 내지 도 6e는 인쇄회로기판 내부에 배치/배열된 전자기 밴드갭 구조물을 그 상부면에서 바라봤을 때를 가정하여 각각 도시한 것이므로, 도면에서 각각의 금속판 하나는 전자기 밴드갭 구조물에 있어서의 각각의 셀(cell)에 대응된다. 즉, 도 6a, 도 6b, 도 6d, 도 6e는 인쇄회로기판의 내부의 일 기판면 전체에 전자기 밴드갭 구조물을 반복적으로 배치시킨 경우를 예시하고, 도 6c는 인쇄회로기판의 내부의 일 기판면 중 일부분에만 전자기 밴드갭 구조물을 띠 모양으로 배치시킨 경우를 예시한 것이라 할 수 있다.
즉, 도 6a 등과 같이 인쇄회로기판 내부의 일 기판면 전체에 전자기 밴드갭 구조물에 의한 셀(cell)들을 빽빽히 배치/배열시킬 수도 있지만, 도 6c와 같이 일부 경로에만 배치/배열시킬 수도 있음은 물론이다. 예를 들어, 도 6c에서 참조번호 11이 노이즈 근원지(noise source point)이고, 참조번호 12가 노이즈 차폐 목적지라 가정할 때, 노이즈 근원지와 그 차폐 목적지 간의 노이즈 전달 가능 경로만을 따라 1열 이상으로 셀들을 반복 배치시킬 수 있다. 또는 도 6c에서 참조번호 21이 노이즈 근원지이고, 참조번호 22가 노이즈 차폐 목적지라 가정할 때, 노이즈 근원지와 그 차폐 목적지 간의 노이즈 전달 가능 경로를 가로질러 막는 형태(차폐 방폐를 두른 형태)로 셀들을 1열 이상으로 배치시킬 수도 있는 것이다.
여기서, 노이즈 근원지 및 노이즈 차폐 목적지는, 인쇄회로기판에 탑재된 동작 주파수를 달리하는 어느 2개의 전자회로(전술한 도 1에서 제1 전자회로(130) 및 제2 전자회로(140) 참조)를 가정할 때, 인쇄회로기판에서 그 2개의 전자회로가 탑재될 위치 중 어느 하나 및 다른 하나에 각각 대응될 수 있다.
스티칭 비아는 복수개의 금속판들 중 어느 2개의 금속판 간을 전기적으로 연결한다. 본 명세서를 통해 첨부된 모든 도면에서는 스티칭 비아에 의해 인접한 어느 2개의 금속판 간을 전기적으로 연결하는 방식이 채용되고 있지만, 어느 하나의 스티칭 비아를 통해 연결되는 2개의 금속판은 반드시 인접 위치한 금속판 간이 아닐 수도 있다. 또한, 어느 하나의 금속판을 기준하여 다른 하나의 금속판이 하나의 스티칭 비아를 통해 연결되는 경우를 예시하고 있지만, 어느 2개의 금속판 간을 연결하는 스티칭 비아의 개수에 특별한 제한을 둘 필요가 없음은 자명하다.
다만, 이하의 모든 설명에서는 인접한 2개의 금속판 간이 하나의 스티칭 비아를 통해 연결되는 경우를 중심으로 설명한다.
스티칭 비아(240)는 제1 비아(241), 제2 비아(242) 및 연결 패턴(243)을 포 함하여 구현됨으로써 이웃하는 2개의 금속판 간을 전기적으로 연결하는 기능을 수행한다.
이를 위해, 제1 비아(241)는 제1 금속판(230-1)과 연결된 일단(241a)으로부터 유전층(220)을 관통하여 형성되며, 제2 비아(242)는 제2 금속판(230-2)과 연결된 일단(242a)으로부터 유전층(220)을 관통하여 형성된다. 또한, 연결 패턴(243)은 금속층(210)과 동일 평면 상에 위치하여 그 일단이 제1 비아(241)의 타단(241b)과 연결되고, 타단이 제2 비아(242)의 타단(242b)과 연결된다. 이때, 각 비아의 일단 및 타단에는 비아 형성을 위한 드릴링 공정 상의 위치 오차를 극복하기 위한 목적으로 비아 랜드가 비아의 단면적보다 크게 형성될 것임은 물론이나, 이는 자명한 사항인 바 그 상세한 설명은 생략한다.
또한, 금속판들(230-1, 230-2)과 금속층(210) 간이 전기적으로 연결되는 것을 방지하기 위하여, 스티칭 비아(240)의 연결 패턴(243)의 테두리에는 클리어런스 홀(clearance hole)(250)이 형성된다. 즉, 연결 패턴(243)은 클리어런스 홀(250) 내에 수용된다.
이때, 스티칭 비아(240)는 금속판들 간의 전기적 연결을 위해, 제1 비아(241) 및 제2 비아(242)가 그 내벽에만 도금층이 형성되어 있는 형태 또는 그 내부가 전도성 물질(예를 들어, 도전성 페이스트 등)에 의해 충전되는 형태로 구성되고, 연결 패턴(243) 또한 금속과 같은 전도성 물질로 구성되어야 함은 굳이 구체적으로 설명하지 않더라도 자명하다 할 것이다.
즉, 도 2a의 전자기 밴드갭 구조물에서 이웃하는 2개의 금속판(230-1, 230- 2)은 동일 평면 상에서 연결되는 것이 아니라, 스티칭 비아(240)에 의하여 다른 평면(즉, 금속층(210)과 동일한 평면)을 경유하여 연결된다. 따라서, 도 2a와 같은 스티칭 비아를 포함하는 전자기 밴드갭 구조물(200)에 의하면, 동일 조건에서 이웃하는 금속판 간을 동일 평면 상에서 연결시키는 경우보다 인덕턴스 성분을 보다 수월하게 또한 보다 길게 확보할 수 있는 이점이 있다. 뿐만 아니라, 본 발명에서 이웃하는 금속판들은 스티칭 비아(240)에 의해 연결되므로, 2층에 금속판들 간을 전기적으로 연결하기 위한 별도의 패턴을 형성시킬 필요가 없다. 이에 따라, 금속판들 간의 이격 간격을 줄일 수 있게 되므로, 이웃하는 금속판들 사이에서 형성되는 캐패시턴스 성분을 증가시킬 수 있는 이점도 있다.
도 2a를 통해 도시된 구조물이 특정 주파수 대역의 신호를 차폐하는 전자기 밴드갭 구조물로서 기능할 수 있는 원리는 다음과 같다. 금속층(210)과 금속판(231, 232) 사이에는 유전층(220)이 개재되며, 이에 의해 금속층(210)과 금속판(230-1, 230-2) 간 그리고 이웃하는 2개의 금속판 간에 형성되는 캐패시턴스(capacitance) 성분이 존재한다. 또한, 스티칭 비아(240)에 의하여 이웃하는 2개의 금속판 간에는 제1 비아(241) -> 연결 패턴(243) -> 제2 비아(242)를 경유하는 인덕턴스(inductance) 성분도 존재하게 된다. 이때, 캐패시턴스 성분은 금속층(210)과 금속판(230-1, 230-2) 간 및 이웃하는 2개의 금속판 간의 이격 간격, 유전층(220)을 구성하는 유전 물질의 유전율, 금속판의 크기, 형상, 면적 등과 같은 팩터에 의해 그 값이 변화된다. 인덕턴스 성분 또한 제1 비아(241), 제2 비아(242) 그리고 연결 패턴(243)의 형상, 길이, 두께, 폭, 단면적 등과 같은 팩터에 의해 그 값이 변화된다. 따라서, 상술한 다양한 팩터들을 적절히 조정, 설계하게 되면, 도 2a에 도시된 구조물을 목적 주파수 대역의 특정 신호 또는 특정 노이즈의 제거 또는 차폐를 위한 전자기 밴드갭 구조(electro bandgap structure)(일종의 대역 저지 필터로서 기능함)로서 활용할 수 있다. 이는 도 2c의 등가회로도를 통해 쉽게 이해할 수 있을 것이다.
도 2c의 등가회로도를 도 2a의 전자기 밴드갭 구조물과 비교하여 설명하면, 인덕턴스 성분인 L1은 제1 비아(241)에 해당되고, 인덕턴스 성분인 L2는 제2 비아(242)에 해당되며, 인덕턴스 성분인 L3는 연결 패턴(243)에 해당된다. C1은 금속판(230-1, 230-2)들과 그 상부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이고, C2 및 C3는 연결 패턴(243)을 기준으로 그와 동일 평면에 위치한 금속층(210)과 그 하부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이다.
위와 같은 등가회로도에 따라 도 2a의 전자기 밴드갭 구조물은 특정 주파수 대역의 신호를 차폐하는 대역 저지 필터(band stop filter)로서의 기능을 수행하게 된다. 즉, 도 2c의 등가회로도를 통해 확인할 수 있는 바와 같이, 저주파수 대역의 신호(도 2c의 참조부호 (x) 참조) 및 고주파수 대역의 신호(도 2c의 참조부호 (y) 참조)는 전자기 밴드갭 구조물을 통과하고, 그 중간의 특정 주파수 대역의 신호(도 2c의 참조부호 (z1), (z2), (z3) 참조)는 전자기 밴드갭 구조물에 의해 차폐된다
따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 6a, 도 6b, 도 6d, 도 6e 참조) 또는 그 일부면(도 6c 참조)에 도 2a와 같은 구조의 구조물(물론, 후술할 본 발명의 실시예에 따른 도 3의 구조에 의한 구조물도 마찬가지임)을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.
이는 도 2b에 도시된 전자기 밴드갭 구조물의 경우도 동일 유사하다.
도 2b를 통해 도시된 다른 형태의 전자기 밴드갭 구조물의 경우를 살펴보면, 도 2a의 전자기 밴드갭 구조물에서 참조번호 210번에 해당하는 금속층이 부존재하는 형태를 취하고 있음을 알 수 있다.
이와 같이, 스티칭 비아를 포함하는 전자기 밴드갭 구조물은 스티칭 비아와 금속판들이 위치하는 영역의 하부에 반드시 금속층이 존재하고 있을 필요가 없다. 왜냐하면, 스티칭 비아(240) 중 연결 패턴(243)을 형성시킬 위치가 반드시 금속층이 존재하는 부분일 필요는 없기 때문이다.
즉, 연결 패턴(243)이 형성될 위치에 상응하여 동일 평면 상에 임의의 금속층이 존재하는 경우, 연결 패턴(243)은 도 2a에서와 같이 동일 평면 상의 금속층(210)에 형성된 클리어런스 홀(250) 내에 수용시키는 형태로 제작하게 될 것이나, 연결 패턴(243)이 형성될 위치에 별도의 금속층이 존재하지 않는 경우도 상정할 수 있으며, 도 2b는 바로 이를 보여주고 있는 것이다. 물론, 도 2b에서도 금속판들의 하부에는 유전층(220)이 존재하게 된다.
또 다른 형태로서, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조 물은 반드시 금속층(210), 그 위에 적층된 유전층(220), 다시 그 위에 적층된 금속판들(230-1, 230-2)의 적층 구조를 가질 필요가 없음도 물론이다. 즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물은 금속판들을 하층, 금속층을 상층으로 하고, 그 사이에 개재된 유전층을 관통하는 스티칭 비아를 포함하는 적층 구조(즉, 도 2a와 그 적층 구조의 상하가 뒤바뀐 형태)를 취할 수도 있는 것이다.
이와 같은 경우에도 전술한 바와 같은 동일 유사한 노이즈 차폐 효과를 기대할 수 있음은 물론이다.
이하, 상술한 노이즈 차폐의 기본 원리를 보다 확장 채용한 본 발명의 실시예에 따른 전자기 밴드갭 구조물을 도 3 내지 도 5c, 도 7a 내지 도 7c를 참조하여 상세히 설명하기로 한다. 이에 앞서, 상기 도면들에 따른 본 발명의 실시예에 따른 전자기 밴드갭 구조물은 스티칭 비아에서 연장 패턴을 더 포함한다는 점 이외에는 도 2a 내지 도 2c에 의한 전자기 밴드갭 구조물과 동일한 형태를 취하고 있는 바, 앞서 설명한 도 2a 내지 도 2c, 도 6a 내지 도 6e에 도시된 전자기 밴드갭 구조물에 관한 전반적인 내용 및 그 노이즈 차폐 원리는 후술할 본 발명의 실시예에 따른 전자기 밴드갭 구조물에도 동일 또는 유사한 원리로서 그대로 적용될 수 있는 것임을 당업자는 명확히 이해할 수 있을 것이다.
도 3은 본 발명의 제1 실시예에 따른 스티칭 비아를 포함하는 전자기 밴드갭 구조물을 나타낸 입체 사시도이고, 도 4a는 도 3에 도시된 전자기 밴드갭 구조물에 서 연결 패턴을 나타낸 도면이며, 도 4b는 도 3에 도시된 전자기 밴드갭 구조물에서 연장 패턴을 나타낸 도면이다.
도 3 내지 도 4b를 참조하면, 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물(300)은 금속층(310), 금속층(310)과 이격되어 위치하는 복수개의 금속판(330-1, 330-2, 이하 이를 제1 금속판과 제2 금속판이라 함) 및 스티칭 비아(340)를 포함한다.
이와 같이 본 발명의 전자기 밴드갭 구조물(300)은 2층 평면(planar) 구조를 가지고 있다. 즉, 1층은 금속층(310)으로 구성되며, 2층은 금속판들(330-1, 330-2)로 구성된다. 물론 이때, 1층과 2층의 구성은 이와 반대로 될 수도 있음은 앞서 설명한 바와 같다. 여기서, 1층과 2층 간에는 유전층(320)이 개재된다. 도 3에서는 도면 도시의 편의상 복수개의 금속판으로서 길이 방향으로 이웃하는 2개의 금속판만을 도시하였지만, 복수개의 금속판은 도 4a 내지 도 6c에 도시된 바와 같이 어느 하나의 금속판을 기준으로 전후좌우 즉, 사방으로 배치될 수 있음도 물론이다.
본 발명에서 스티칭 비아(340)는 도 2a에서와 유사하게 제1 비아(341), 제2 비아(342) 및 연결 패턴(343)을 포함하여 구현됨으로써 이웃하는 2개의 금속판 간(즉, 식별번호 330-1과 330-2 간)을 전기적으로 연결한다. 즉, 제1 비아(341)는 유전층(320)을 관통하며 그 일단(341a)이 제1 금속판(330-1)과 동일 평면 상에 위치하고, 제2 비아(342)는 유전층(320)을 관통하며 그 일단(342a)이 제2 금속판(330-2)과 동일 평면 상에 위치한다. 연결 패턴(243) 또한 금속층(310)과 동일 평면 상에 위치하여 그 일단이 제1 비아(341)의 타단(341b)과 연결되고, 타단이 제2 비 아(342)의 타단(342b)과 연결된다. 이때에도 금속판들(330-1, 330-2)과 금속층(310) 간이 전기적으로 연결되는 것을 방지하기 위하여, 스티칭 비아(340)의 연결 패턴(343)의 테두리에는 클리어런스 홀(clearance hole)(350)이 형성된다. 물론, 연결 패턴(343)이 형성될 위치에 도 3에서와 달리 별도의 금속층(도 3의 310 참조)이 존재하지 않는 경우도 있을 수 있으며(전술한 도 2b 참조), 이러한 경우에는 별도로 클리어런스 홀 등을 구비할 필요가 없음은 앞서 설명한 바이다.
상술한 바와 더불어, 본 발명의 실시예에 따른 전자기 밴드갭 구조물(300)에서 스티칭 비아(340)는 금속판(330-1, 330-2)과 동일 평면 상에 위치하는 연장 패턴(344, 345, 이하 이를 제1 연장 패턴 및 제2 연장 패턴이라 함)을 더 구비한다. 여기서, 제1 연장 패턴(344)은 제1 비아(341)의 일단(341a)을 시발점으로 하여 동일 평면 상(즉, 제1 금속판(330-1))에서 연장되는 패턴으로 형성되며, 제2 연장 패턴(345)는 제2 비아(342)의 일단(342a)을 시발점으로 하여 동일 평면 상(즉, 제2 금속판(330-2))에서 연장되는 패턴으로 형성된다.
즉, 제1 연장 패턴(344)은 그 일단이 제1 비아(341)의 일단(341a)와 연결되고, 타단이 제1 금속판(330-1)과 연결됨으로써, 제1 비아(341)와 제1 금속판(330-1) 간의 전기적 연결을 가능하게 한다. 또한, 제2 연장 패턴(345)은 그 일단이 제2 비아(342)의 일단(342a)와 연결되고, 타단이 제2 금속판(330-2)과 연결됨으로써, 제2 비아(342)와 제2 금속판(330-2) 간의 전기적 연결을 가능하게 한다.
이때, 제1 연장 패턴(344) 및 제2 연장 패턴(345)의 패턴은 제1 금속판(330-1) 및 제2 금속판(330-2)에서 각각 제1 비아(341)의 타단(341a)의 인접 영역 및 제 2 비아(342)의 타단(342a)의 인접 영역에 형성된 식각 홀(식별번호 361, 362 참조)의 형태에 따라 상대적으로 결정될 것이다. 따라서, 본 명세서에 첨부된 각 도면에는 연장 패턴이 막대 형상을 갖는 경우만을 예시하고 있지만, 연장 패턴은 금속판과의 전기적 연결이 끊기지 않는 한도 내에서 다양한 형상(예를 들어, 트레이스 형상(trace type), 나선 형상(spiral type) 등)을 가질 수 있음은 물론이다. 따라서, 식각 홀(361, 362)은 금속판과 연장 패턴 간의 전기적 연결을 끊지 않기 위하여 금속판에서 폐곡선이 아닌 개곡선의 형태로 형성될 필요가 있다.
따라서, 본 발명에서 이웃하는 2개의 금속판(330-1, 330-2)은 스티칭 비아(340)를 통하여 제1 금속판(330-1) -> 제1 연장 패턴(344) -> 제1 비아(341) -> 연결 패턴(343) -> 제2 비아(342) -> 제2 연장 패턴(345) -> 제2 금속판(330-2)의 순서(신호가 제1 금속판(330-1)으로부터 제2 금속판(330-2) 방향으로 진행한다고 가정함)에 따라 전기적으로 연결된다. 즉, 본 발명의 스티칭 비아(340)에는 도 2a에서와 달리 연장 패턴이 더 포함되고 있으므로, 동일 조건에서도 도 2a의 경우에 비하여 연장 패턴에 의해 연장된 길이 성분에 상응하는 만큼의 인덕턴스 값을 더 확보할 수 있는 이점이 있다. 따라서, 제1 연장 패턴(344)와 제2 연장 패턴(345) 중 어느 하나의 패턴만으로도 원하는 인덕턴스 값을 충분히 확보할 수 있는 경우에는 이 둘 중 어느 하나는 생략될 수 있음도 물론이다.
이때, 금속층(310)은 일반적인 인쇄회로기판 내에서 전원층(power layer) 및 접지층(ground layer) 중 어느 하나로서 기능할 수 있고, 복수개의 금속판(330-1, 330-2)은 스티칭 비아(340)를 통해 이웃하는 금속판 간이 모두 연결되어 하나의 폐 회로를 형성함으로써 전원층(power layer) 및 접지층(ground layer) 중 다른 하나로서 기능할 수 있다. 또는 본 발명의 전자기 밴드갭 구조물(300)이 SiP(System in Package) 기판에 적용되는 경우를 가정할 때, 금속층(310)은 접지층으로서 기능하고, 스티칭 비아(340)를 통해 연결되는 복수개의 금속판(330-1, 330-2)은 신호 전달을 하기 위한 목적의 신호층(signal layer)로서 기능할 수 있음도 물론이다.
상술한 원리에 따라 본 발명의 전자기 밴드갭 구조물(300)은 인쇄회로기판에 존재하는 노이즈 근원지와 노이즈 차폐 목적지 간의 노이즈 전달 가능 경로 사이에 배치됨으로써, 차폐 목적인 특정 주파수 대역의 노이즈를 차폐 또는 저감시킬 수 있다. 이때, 노이즈 근원지 및 노이즈 차폐 목적지는 인쇄회로기판에서 예를 들어 동작 주파수를 달리하는 2개의 전자회로가 탑재될 각각의 위치 중 어느 하나 및 다른 하나에 대응될 수 있을 것이다.
앞서 살펴본 도 3 내지 도 4b의 전자기 밴드갭 구조물의 경우, 어느 일 금속판을 기준하여 상하좌우에 배치된 타 금속판과 각각 스티칭 비아(340)를 통해 연결되고, 모든 금속판들이 동일 평면 상에 위치하고 있으며, 모든 금속판들이 동일 형상 및 면적을 갖는 것으로 가정하여 도시되고 있다. 다만, 본 발명은 상술한 일 실시예에 한정되는 것이 아니며, 이와 다른 다양한 실시예 및 변형예가 존재할 수 있음은 자명하다. 예를 들어, 본 발명의 전자기 밴드갭 구조물에서 각 금속판은 다양한 형상(다각형, 원형, 타원형 등), 면적을 갖도록 설계될 수 있음은 물론이고, 또한 각각이 개별적으로 또는 그룹을 지어 또는 특정의 규칙성을 가지고 서로 다른 2개 이상의 평면 상에 위치할 수도 있다. 특히 이때, 금속판들 모두가 어느 일 평면 상에 적층되지 않는 경우에는 2층 이상의 구조를 가지게 되므로 층수가 증가하는 문제가 존재할 수 있으나, 본 발명의 전자기 밴드갭 구조물을 다층 인쇄회로기판 내에 배치시키는 경우를 상정할 때, 이는 설계상 불리한 점으로서 작용하지는 않을 것이다.
또한, 도 5a 내지 도 5c에서는 본 발명의 다양한 실시예 및 변형예에 따른 연장 패턴의 다양한 예가 제시되고 있다. 즉, 도 5a 내지 도 5c의 경우, 연장 패턴이 제1 비아(341) 및 제2 비아(342)의 형성 위치에 따라 각기 다른 위치, 방향을 갖도록 설계될 수 있음을 보여주고 있는 것이다. 여기서, 점선은 연결 패턴을 나타낸다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 노이즈 차폐 가능성을 확인하기 위한 예시 모델을 나타낸 도면이고, 도 7c는 도 7a 및 도 7b에 도시된 예시 모델을 적용하였을 때의 시뮬레이션 결과를 나타낸 도면이다. 이때, 도 7a은 예시 모델의 연결 패턴(343)을, 도 7b는 예시 모델의 연장 패턴(344, 345)을 보여주고 있다.
도 7c에는 본 발명에 따라 연장 패턴을 더 구비한 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 경우(도 7c의 식별번호 21번 참조)와 동일 디지안 조건으로 설계되되 단지 연장 패턴만을 구비하고 있지 않은 스티칭 비아를 포함하는 비교 대상으로서의 전자기 밴드갭 구조물의 경우(도 7c의 식별번호 11번 참조)의 주파수 특성 그래프가 도시되고 있다.
도 7c를 참조하면, 본 발명에 따른 전자기 밴드갭 구조물의 경우 차폐율 -50 dB를 기준으로 그 밴드갭 주파수(bandgap frequency)가 약 2.3 ~ 5 GHz 대역을 갖는 것을 확인할 수 있다. 이에 비하여 동일 디지인 조건의 비교 대상으로서의 전자기 밴드갭 구조물의 경우에는 차폐율 -50 dB를 기준으로 할 때의 하한 주파수가 약 4.3 GHz에서 형성되고 있음은 확인할 수 있다. 이는 본 발명의 전자기 밴드갭 구조물의 경우 스티칭 비아의 연장 패턴에 의해 비교 대상보다 인덕턴스 값을 그만큼 더 확보할 수 있었던 이유로 밴드갭 주파수의 하한 값이 상당히 많이 내려갔다는 것을 증명하고 있는 것이다.
도 7c의 시뮬레이션 결과에서는 본 발명의 밴드갭 주파수가 약 2.3 ~ 5 GHz 대역을 갖는 것으로 나타나고 있지만, 이는 스티칭 비아(340)를 구성하는 제1 비아, 제2 비아, 연결 패턴, 연장 패턴의 형상, 길이, 면적, 폭 등의 설계치 변화에 따라 달라질 수 있음은 물론이다. 이와 더불어 금속판의 크기, 면적, 형상 등, 유전층을 구성하는 유전 물질의 유전율 등의 설계치 변화에 따라서도 밴드갭 주파수 및 그 차폐율이 상이해질 수 있음은 자명하다.
상술한 바와 같이 본 발명은 연장 패턴에 의해 길이 확장된 스티칭 비아를 포함하는 전자가 밴드갭 구조물을 이용함으로써 목적하는 주파수 대역의 전자파를 차폐할 수 있다. 또한, 본 발명은 전자기 밴드갭 구조물을 설계 또는 인쇄회로기판 내에 배치시키는 데 있어 그 디자인적 제한, 배치상의 어려움을 크게 개선시킬 수 있으며, 신호 무결성의 측면에서도 상당한 이점을 가지고 있음을 쉽게 이해할 수 있을 것이다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도.
도 2a는 본 발명의 비교 대상으로서 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 일 형태를 예시한 입체 사시도.
도 2b는 본 발명의 비교 대상으로서 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 다른 형태를 예시한 입체 사시도.
도 2c는 도 2a에 도시된 전자기 밴드갭 구조물의 등가 회로도.
도 3은 본 발명의 일 실시예에 따른 스티칭 비아를 포함하는 전자기 밴드갭 구조물을 나타낸 입체 사시도.
도 4a는 도 3에 도시된 전자기 밴드갭 구조물에서 연결 패턴을 나타낸 도면.
도 4b는 도 3에 도시된 전자기 밴드갭 구조물에서 연장 패턴을 나타낸 도면.
도 5a 내지 도 5c는 본 발명의 제2 내지 제4 실시예에 따른 전자기 밴드갭 구조물을 나타낸 평면도.
도 6a는 사각형 형상의 금속판을 포함하는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.
도 6b는 삼각형 형상의 금속판을 포함하는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.
도 6c는 전자기 밴드갭 구조물의 띠 모양의 배열 구조를 나타낸 평면도.
도 6d 및 도 6e는 사이즈를 달리하는 복수개의 그룹의 금속판들로 이루어진 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 노이즈 차폐 가능성을 확인하기 위한 예시 모델을 나타낸 도면.
도 7c는 도 7a 및 도 7b에 도시된 예시 모델을 적용하였을 때의 시뮬레이션 결과를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
310 : 금속층 320 : 유전층
330 : 금속판 340 : 스티칭 비아
341 : 제1 비아 342 : 제2 비아
343 : 연결 패턴 344 : 제1 연장 패턴
345 : 제2 연장 패턴 350 : 클리어런스 홀

Claims (19)

  1. 유전층과, 복수개의 전도판과, 상기 전도판들 중 어느 2개의 전도판 간을 각각 전기적으로 연결하는 스티칭 비아를 포함하되,
    상기 스티칭 비아는,
    상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 어느 하나와 동일 평면 상에 위치하는 제1 비아;
    상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 다른 하나와 동일 평면 상에 위치하는 제2 비아;
    일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴; 및
    상기 어느 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 상기 일단과 연결되고 타단이 상기 어느 하나의 전도판과 연결되는 제1 연장 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  2. 제1항에 있어서,
    전도층을 더 포함하되,
    상기 전도층과 상기 전도판들 사이에 상기 유전층이 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  3. 제2항에 있어서,
    상기 전도층은 클리어런스 홀이 구비되어 있고,
    상기 연결 패턴은 상기 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.
  4. 제1항에 있어서,
    상기 스티칭 비아는,
    상기 다른 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제2 비아의 상기 일단과 연결되고 타단이 상기 다른 하나의 전도판과 연결되는 제2 연장 패턴을 더 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  5. 제1항에 있어서,
    상기 전도판들은 동일 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  6. 제1항에 있어서,
    상기 전도판들은 각각 동일 크기를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.
  7. 제1항에 있어서,
    상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분되는 것을 특징으로 하는 전자기 밴드갭 구조물.
  8. 제1항에 있어서,
    상기 전도판은 다각형, 원형 또는 타원형의 형상을 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.
  9. 인쇄회로기판에 있어서,
    유전층과, 복수개의 전도판과, 상기 전도판들 중 어느 2개의 전도판 간을 각각 전기적으로 연결하는 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 인쇄회로기판에 배치되되,
    상기 스티칭 비아는,
    상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 어느 하나와 동일 평면 상에 위치하는 제1 비아;
    상기 유전층을 관통하고, 일단이 상기 2개의 전도판 중 다른 하나와 동일 평면 상에 위치하는 제2 비아;
    일단이 상기 제1 비아의 타단과 연결되고 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴; 및
    상기 어느 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 상기 일단과 연결되고 타단이 상기 어느 하나의 전도판과 연결되는 제1 연장 패턴을 포함하는 것을 특징으로 하는 인쇄회로기판.
  10. 제9항에 있어서,
    전도층을 더 포함하되,
    상기 전도층과 상기 전도판들 사이에 상기 유전층이 위치하는 것을 특징으로 하는 인쇄회로기판.
  11. 제10항에 있어서,
    상기 전도층은 클리어런스 홀이 구비되어 있고,
    상기 연결 패턴은 상기 클리어런스 홀 내에 수용되는 것을 특징으로 하는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 전도층은 접지층(ground layer) 및 전원층(power layer) 중 어느 하나이고, 상기 전도판들은 다른 하나와 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  13. 제11항에 있어서,
    상기 전도층은 접지층(ground layer)이고, 상기 전도판들은 신호층(signal layer)과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  14. 제9항에 있어서,
    상기 스티칭 비아는,
    상기 다른 하나의 전도판과 동일 평면 상에 위치하며, 일단이 상기 제2 비아의 상기 일단과 연결되고 타단이 상기 다른 하나의 전도판과 연결되는 제2 연장 패턴을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  15. 제9항에 있어서,
    상기 인쇄회로기판에는 상호간 동작 주파수를 달리하는 2개의 전자회로가 탑재되되,
    상기 인쇄회로기판에서 상기 2개의 전자회로가 탑재될 각각의 위치 중 어느 하나는 노이즈 근원지에 대응되고 다른 하나는 노이즈 차폐 목적지에 대응되되,
    상기 전자기 밴드갭 구조물은 상기 노이즈 근원지와 상기 노이즈 차폐 목적지 사이에 형성되는 노이즈 전달 가능 경로에 배치되는 것을 특징으로 하는 인쇄회로기판.
  16. 제9항에 있어서,
    상기 전도판들은 동일 평면 상에 위치하는 것을 특징으로 하는 인쇄회로기판.
  17. 제9항에 있어서,
    상기 전도판들은 각각 동일 크기를 갖는 것을 특징으로 하는 인쇄회로기판.
  18. 제9항에 있어서,
    상기 전도판들은 상기 전도판의 크기가 상이한 복수의 그룹으로 구분되는 것을 특징으로 하는 인쇄회로기판.
  19. 제9항에 있어서,
    상기 전도판은 다각형, 원형 또는 타원형의 형상을 갖는 것을 특징으로 하는 인쇄회로기판.
KR1020080057443A 2007-12-07 2008-06-18 전자기 밴드갭 구조물 및 인쇄회로기판 KR100998720B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102008045055A DE102008045055A1 (de) 2007-12-07 2008-08-26 Elektromagnetische Bandgap-Struktur und Leiterplatte
US12/230,871 US8420949B2 (en) 2007-12-07 2008-09-05 Electromagnetic bandgap structure and printed circuit board
TW097134239A TWI374692B (en) 2007-12-07 2008-09-05 Electromagnetic bandgap structure and printed circuit board
JP2008241772A JP4808755B2 (ja) 2007-12-07 2008-09-19 電磁気バンドギャップ構造物及び印刷回路基板
CN2008101695549A CN101453828B (zh) 2007-12-07 2008-10-08 电磁带隙结构与印刷电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070126760 2007-12-07
KR1020070126760 2007-12-07

Publications (2)

Publication Number Publication Date
KR20090060117A KR20090060117A (ko) 2009-06-11
KR100998720B1 true KR100998720B1 (ko) 2010-12-07

Family

ID=40735770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057443A KR100998720B1 (ko) 2007-12-07 2008-06-18 전자기 밴드갭 구조물 및 인쇄회로기판

Country Status (3)

Country Link
KR (1) KR100998720B1 (ko)
CN (1) CN101453828B (ko)
TW (1) TWI374692B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125466A1 (ko) * 2019-12-17 2021-06-24 국방기술품질원 전자기 밴드갭 구조물

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009152B1 (ko) * 2009-06-23 2011-01-18 삼성전기주식회사 인쇄회로기판
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101092590B1 (ko) 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101044203B1 (ko) * 2009-11-18 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
KR101044789B1 (ko) * 2010-01-04 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
CN102131343A (zh) * 2011-03-17 2011-07-20 南京大学 抑制高速电路/微波电路地弹噪声的超宽带电磁带隙结构
CN102856304B (zh) * 2011-06-27 2015-06-24 成都锐华光电技术有限责任公司 一种半导体芯片封装结构
CN102395245B (zh) * 2011-07-22 2013-06-12 西安电子科技大学 具有低频同时开关噪声抑制作用的u型电磁带隙电路板
TWI616134B (zh) * 2013-03-20 2018-02-21 電路板高頻焊墊區之接地圖型結構
TWI578870B (zh) * 2013-04-26 2017-04-11 Anti - wear and grounding pattern structure of soft circuit board pad area
US11270951B2 (en) * 2018-12-13 2022-03-08 Qualcomm Incorporated Substrate comprising at least one patterned ground plane for shielding
EP3982480A4 (en) * 2019-06-27 2022-05-25 Huawei Technologies Co., Ltd. COST-EFFECTIVE FILTER
CN110690179B (zh) * 2019-09-29 2020-11-24 航天科工微电子系统研究院有限公司 一种层叠式的低损耗芯片集成波导的封装结构
CN113518515B (zh) * 2021-03-15 2023-09-08 江西宇睿电子科技有限公司 断节金属化边制作方法和电路板
TWI756136B (zh) * 2021-06-01 2022-02-21 國立臺灣大學 電源雜訊抑制電路
CN115250570B (zh) * 2022-07-20 2024-02-02 苏州浪潮智能科技有限公司 一种电磁带隙单元及印刷电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224912A1 (en) * 2004-03-17 2005-10-13 Rogers Shawn D Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
US20060076160A1 (en) 2004-10-09 2006-04-13 Hon Hai Precision Industry Co., Ltd. Multilayer printed circuit board
JP2006108434A (ja) 2004-10-06 2006-04-20 Toshiba Matsushita Display Technology Co Ltd 駆動回路基板
KR100838246B1 (ko) 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물이 구비된 인쇄회로기판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215301B2 (en) * 2004-09-08 2007-05-08 Georgia Tech Research Corporation Electromagnetic bandgap structure for isolation in mixed-signal systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224912A1 (en) * 2004-03-17 2005-10-13 Rogers Shawn D Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
JP2006108434A (ja) 2004-10-06 2006-04-20 Toshiba Matsushita Display Technology Co Ltd 駆動回路基板
US20060076160A1 (en) 2004-10-09 2006-04-13 Hon Hai Precision Industry Co., Ltd. Multilayer printed circuit board
KR100838246B1 (ko) 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물이 구비된 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125466A1 (ko) * 2019-12-17 2021-06-24 국방기술품질원 전자기 밴드갭 구조물

Also Published As

Publication number Publication date
TW200926911A (en) 2009-06-16
KR20090060117A (ko) 2009-06-11
TWI374692B (en) 2012-10-11
CN101453828A (zh) 2009-06-10
CN101453828B (zh) 2011-03-16

Similar Documents

Publication Publication Date Title
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100998723B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100956689B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8077000B2 (en) Electromagnetic bandgap structure and printed circuit board
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US20110163823A1 (en) Electromagnetic bandgap structure and circuit board
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8289099B2 (en) Electromagnetic bandgap structure and circuit board
US20120138338A1 (en) Printed circuit board having stepped conduction layer
KR101018796B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101092590B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8076998B2 (en) Electromagnetic bandgap structure and printed circuit board
KR101018785B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100956891B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9