KR100838246B1 - 전자기 밴드갭 구조물이 구비된 인쇄회로기판 - Google Patents

전자기 밴드갭 구조물이 구비된 인쇄회로기판 Download PDF

Info

Publication number
KR100838246B1
KR100838246B1 KR1020070061833A KR20070061833A KR100838246B1 KR 100838246 B1 KR100838246 B1 KR 100838246B1 KR 1020070061833 A KR1020070061833 A KR 1020070061833A KR 20070061833 A KR20070061833 A KR 20070061833A KR 100838246 B1 KR100838246 B1 KR 100838246B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit board
region
printed circuit
Prior art date
Application number
KR1020070061833A
Other languages
English (en)
Inventor
김한
김학선
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070061833A priority Critical patent/KR100838246B1/ko
Application granted granted Critical
Priority to US12/213,291 priority patent/US7943864B2/en
Publication of KR100838246B1 publication Critical patent/KR100838246B1/ko
Priority to DE102008002507A priority patent/DE102008002507B4/de
Priority to JP2008162568A priority patent/JP4722967B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결한 전자기 밴드갭 구조물이 구비된 인쇄회로기판이 개시된다. 일 실시예에 따른 인쇄회로기판은, 어느 하나가 전원층(power layer)이고 다른 하나가 접지층(ground layer)인 제1 금속층과 제2 금속층; 상기 제1 금속층과 상기 제2 금속층 사이에 적층된 제3 금속층; 및 상기 제3 금속층의 패턴 중 빈 공간 내에 금속판이 배열되고, 상기 금속판과 연결되는 비아를 구비한 버섯형 구조물을 포함한다. 이에 의하면, 전자기 밴드갭 구조물을 구비한 인쇄회로기판은 층수의 증가 없이 전원층 또는 접지층과 동일층 상에 전자기 밴드갭 구조물을 구현할 수 있다.
아날로그 회로, 디지털 회로, 인쇄회로기판, 혼합 신호

Description

전자기 밴드갭 구조물이 구비된 인쇄회로기판{Printed circuit board having electromagnetic bandgap structure}
도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도.
도 2는 본 발명의 일 실시예에 따른 아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결하는 전자기 밴드갭 구조물의 입체 사시도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.
도 4는 도 3에 도시된 A-A'에 따른 단면도.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배치를 나타내는 단면도.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.
도 7은 도 6에 도시된 D-D'에 따른 단면도.
도 8은 도 6에 도시된 E-E'에 따른 단면도.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 띠 구조로 배치된 전자기 밴드갭 구조물을 적용한 인쇄회로기판의 다양한 예시도.
<도면의 주요부분에 대한 부호의 설명>
100 : 인쇄회로기판
130 : 디지털 회로 140 : 아날로그 회로
200 : 전자기 밴드갭 구조물
210-1, 210-2 : 금속층
230 : 버섯형 구조물
232 : 금속판 234 : 비아
220a, 220b, 220 : 유전층
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 아날로그 회로와 디지털 회로 사이의 혼합 신호(mixed signal) 문제를 해결하기 위한 전자기 밴드갭 구조물이 구비된 인쇄회로기판에 관한 것이다.
이동성이 중요시되는 최근 경향에 따라 무선 통신이 가능한 이동 통신 단말, PDA(Personal Digital Assistants), 노트북, DMB(Digital Multimedia Broadcasting) 기기 등 다양한 기기들이 출시되고 있다.
이러한 기기들은 무선 통신을 위해 아날로그 회로(analog circuit)(예를 들 어, RF 회로)와 디지털 회로(digital circuit)가 복합적으로 구성되어 있는 인쇄회로기판(printed circuit board)을 포함하고 있다.
도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도이다. 4층 구조를 가지는 인쇄회로기판(100)이 도시되어 있으나, 그 외 2층, 6층 등 다양한 구조의 인쇄회로기판도 적용가능하다. 여기서, 아날로그 회로는 RF 회로인 것으로 가정한다.
인쇄회로기판(100)은 금속층(metal layer)(110-1, 110-2, 110-3, 110-4, 이하 110이라 약칭함)과, 금속층(110) 사이에 적층된 유전층(dielectric layer)(120)(120-1, 120-2, 120-3으로 구분됨)과, 최상위 금속층(110-1) 상에 장착된 디지털 회로(130)와, RF 회로(140)를 포함한다.
참조번호 110-2의 금속층을 접지층(ground layer), 110-3의 금속층을 전원층(power layer)라고 가정하면, 접지층(110-2)과 전원층(110-3) 사이에 연결된 비아(160)를 통해 전류가 흐르고, 인쇄회로기판(100)은 미리 정해진 동작 또는 기능을 수행한다.
여기서, 디지털 회로(130)의 동작 주파수와 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)(150)가 RF 회로(140)로 전달되어 혼합 신호(mixed signal) 문제를 발생시킨다. 혼합 신호 문제는 디지털 회로(130)에서의 전자파가 RF 회로(140)가 동작하는 주파수 대역 내의 주파수를 가짐으로 인해 RF 회로(140)의 정확한 동작을 방해하는 것을 의미한다. 예를 들어, RF 회로(140)가 소정 주파수 대역의 신호를 수신함에 있어서, 해당 주파수 대역 내에 신호를 포함하는 전자 파(150)가 디지털 회로(130)로부터 전달됨으로 인해 해당 주파수 대역 내에서 정확한 신호의 수신이 어려울 수 있다.
이러한 혼합 신호 문제는 전자 기기가 복잡해짐에 따라 디지털 회로(130)의 동작 주파수가 증가하고, 점점 복잡해짐에 따라 해결이 어려워지고 있다.
전원 노이즈(power noise)의 전형적인 해결책인 디커플링 커패시터(decoupling capacitor)에 의한 방법도 고주파수에서는 적절한 해결책이 되지 못하는 바, RF 회로와 디지털 회로 사이에 고주파수의 노이즈를 차단하는 구조물 및 그 구조물의 인쇄회로기판 내에서의 배치에 관련된 연구가 필요한 실정이다.
따라서, 본 발명은 전원층 또는 접지층과 동일층에 구성되어 인쇄회로기판의 층수의 증가없이 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가지는 전자기 밴드갭 구조물이 구비된 인쇄회로기판을 제공하는 것이다.
또한, 본 발명은 RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결한 전자기 밴드갭 구조물이 구비된 인쇄회로기판을 제공하는 것이다.
또한, 본 발명은 특정 주파수의 노이즈를 통과시키지 않는 전자기 밴드갭 구조물이 구비된 인쇄회로기판을 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 아날로그 회로와 디지털 회로를 포함하고 디지털 회로로부터 아날로그 회로로의 소정 주파수 대역의 신호 전달을 억제하는 인쇄회로기판이 제공된다.
일 실시예에 따른 인쇄회로기판은, 어느 하나가 전원층(power layer)이고 다른 하나가 접지층(ground layer)인 제1 금속층과 제2 금속층; 상기 제1 금속층과 상기 제2 금속층 사이에 적층된 제3 금속층; 및 상기 제3 금속층의 패턴 중 빈 공간 내에 금속판이 배열되고, 상기 금속판과 연결되는 비아를 구비한 버섯형 구조물을 포함한다.
여기서, 상기 버섯형 구조물의 금속판과 상기 제3 금속층은 동일한 층을 형성할 수 있다.
그리고 상기 비아의 일단이 상기 금속판에 연결되고 타단이 상기 제1 금속층에 연결될 수 있다.
또한, 상기 제1 금속층과, 상기 제2 금속층과, 상기 제1 금속층 및 상기 제2 금속층 사이에 형성된 버섯형 구조물이 전자기 밴드갭 구조물(electromagnetic bandgap structure)을 형성할 수 있다.
그리고 상기 버섯형 구조물은 상기 제1 금속층과 상기 제2 금속층 사이에 복수개 존재하며, 띠 구조로 배열되어 있을 수 있다.
상기 제3 금속층은 복수의 상기 버섯형 구조물의 금속판에 의해 제1 패턴 영 역과 제2 패턴 영역으로 구분되고, 상기 제1 패턴 영역과 상기 제2 패턴 영역 중 어느 하나가 상기 디지털 회로를 포함하고 다른 하나가 상기 아날로그 회로를 포함할 수 있다. 여기서, 상기 제1 패턴 영역과 상기 제2 패턴 영역은 영역 비아를 통해 상기 제2 금속층과 연결될 수 있다.
또한, 상기 띠 구조는 상기 디지털 회로 영역과 상기 아날로그 회로 영역 중 하나 이상을 둘러싸고 있을 수 있다. 여기서, 상기 띠 구조는 폐곡선(closed loop) 형태, 'ㄷ'자 형태 또는 'L'자 형태 중 어느 하나이거나 상기 디지털 회로 영역과 상기 아날로그 회로 영역 사이의 빈 공간을 가로지르는 하나 이상의 직선 형태일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결하는 전자기 밴드갭 구조물의 입체 사시도이다.
일 실시예에 따른 전자기 밴드갭 구조물(electromagnetic bandgap structure)(200)은 제1 금속층(210-1), 제2 금속층(210-2), 제1 유전층(220a), 제2 유전층(220b), 금속판(232) 및 비아(via)(234)를 포함한다.
제1 금속층(210-1)과 금속판(232)은 비아(234)를 통해 연결되어 있으며, 금속판(232) 및 비아(234)는 버섯형(mushroom type) 구조물(230)을 형성한다.
제1 금속층(210-1)과 금속판(232) 사이에는 제1 유전층(220a)이 형성되어 있다. 그리고 금속판(232)과 제2 금속층(210-2) 사이에는 제2 유전층(220b)이 형성되어 있다. 유전층(220)은 금속판(232)을 기준으로 형성 시기에 따라 제1 유전 층(220a)과 제2 유전층(220b)으로 구분된다.
제1 금속층(210-1), 제2 금속층(210-2), 금속판(232) 및 비아(234)는 전원이 공급되어 신호가 전달될 수 있는 금속 물질(예를 들어, 구리(Cu) 등)로 구성된다.
제1 유전층(220a)과 제2 유전층(220b)은 동일한 유전 물질 또는 유전율이 동일하거나 서로 다른 유전 물질로 구성될 수 있다.
제1 금속층(210-1)이 접지층(ground layer)인 경우 제2 금속층(210-2)은 전원층(power layer)이며, 제1 금속층(210-1)이 전원층인 경우 제2 금속층(210-2)은 접지층이다. 즉, 제1 금속층(210-1)과 제2 금속층(210-2)은 유전층(220)을 사이에 두고 인접하고 있는 접지층과 전원층으로 구성된다.
금속판(232)은 정사각형 모양을 가지는 것으로 도시되어 있으나, 그 외 다각형, 원형, 타원형 등의 다양한 형태를 가질 수 있다.
전자기 밴드갭 구조물(200)을 형성하는 방법은 다음과 같다.
제1 금속층(210-1) 및 제1 유전층(220a)을 순차적으로 적층한다. 제1 유전층(220a) 상에 적층될 금속판(232)과 제1 금속층(210-1)이 전기적으로 연결될 수 있도록 드릴링 공정을 통해서 제1 유전층(220a)을 관통하는 비아(via)를 형성한다.
비아의 형성 이후 금속판(232)과 제1 금속층(210-1) 간의 전기적 연결을 위해 비아의 내벽에 도금층이 형성되도록 도금 공정을 실시한다. 도금 공정에 따라 비아의 내부 중 중심 부분이 비고 비아 내벽에만 도금층이 형성되거나 혹은 비아의 내부가 모두 채워질 수 있다. 비아의 내부 중 중심 부분이 비는 경우 중심 부분에는 유전 물질 또는 공기(air)가 채워질 수 있다. 이러한 비아의 형성은 해당 기술 분야에서 통상의 지식을 가진 자에게는 자명한 것으로 상세한 설명은 생략한다.
비아(234)의 일단은 금속판(232)에 연결되어 있으며, 비아(234)의 타단은 제1 금속층(210-1)에 연결된다.
그 후 비아(234)와 연결되도록 금속판(232)을 제1 유전층(220a) 상에 형성하고, 제1 유전층(220a) 및 금속판(232) 상에 제2 유전층(220b)과 제2 금속층(210-2)을 순차적으로 적층한다. 금속판(232)은 일반적으로 사용하는 마스킹, 노광, 에칭, 현상 등의 인쇄회로기판 제조방법을 이용하여 형성된다.
금속판(232)과 비아(234)을 포함하는 버섯형 구조물(230)은 제1 금속층(210-1)과 제2 금속층(210-2) 사이에 하나 이상이 형성되어 있을 수 있다.
복수의 버섯형 구조물(230)의 금속판(232)은 제1 금속층(210-1)과 제2 금속층(210-2) 사이의 동일 평면 상 또는 서로 다른 평면 상에 배치될 수 있다. 또한, 도 2에서는 버섯형 구조물(230)의 비아(234)가 제1 금속층(210-1)에 연결되어 있으나, 반대로 제2 금속층(210-2)에 연결되어 있을 수도 있다.
또한, 다수의 버섯형 구조물(230)의 비아(234)가 모두 제1 금속층(210-1) 또는 제2 금속층(210-2)에 연결되어 있거나, 혹은 일부 버섯형 구조물(230)의 비아(234)는 제1 금속층(210-1)에 연결되고 나머지 버섯형 구조물(230)의 비아(234)는 제2 금속층(210-2)에 연결될 수도 있다.
즉, 접지층과 전원층 사이에 금속판(232) 및 비아(234)로 이루어진 버섯형 구조물(230)을 반복하여 배열함으로써, 특정 주파수 대역에 포함되는 신호를 통과시키지 않는 밴드갭(bandgap) 구조를 가지게 된다.
특정 주파수 대역에 포함되는 신호를 통과시키지 않는 기능은 제1 금속층(210-1), 금속판(232), 제2 금속층(210-2) 및 비아(234) 상호 간의 저항(resistance)(RE, RP), 인덕턴스(inductance)(LE, LP), 커패시턴스(capacitance)(CE, CP, CG), 컨덕턴스(conductance)(GP, GE) 성분에 의한 것이다.
본 발명의 전자기 밴드갭 구조물(200)에 의해 그 일측(디지털 회로에 가까운 측)에서 타측(아날로그 회로에 가까운 측)으로 진행되는 전자파 중 특정 주파수 대역에 해당하는 전자파는 전달이 억제된다. 밴드갭 주파수는 전자기 밴드갭 구조물(200)의 일측에서 타측으로 진행되는 전자파 중 전달이 억제되는 주파수를 의미한다. 본 발명의 실시예에서는 이동 통신 단말의 RF 회로에서의 동작 주파수 영역인 0.8~2.0 GHz 영역이 밴드갭 주파수 영역에 해당한다. 전자기 밴드갭 구조물(200)의 크기, 각 구성부의 두께, 유전율, 배치 형태 등의 다양한 조건들을 적절히 조정함으로써 의도하는 밴드갭 주파수 대역을 갖도록 설계할 수 있음은 물론이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이다. 도 3에 도시된 평면도는 금속판(232)이 포함된 층에 대한 평면도이다. 그리고 도 4는 도 3에 도시된 A-A'에 따른 단면도이다.
도 3을 참조하면, 인쇄회로기판 중 일부가 도시되어 있으며, 인쇄회로기판은 세로로 1열 배열된 전자기 밴드갭 구조물(200)에 의해 제1 패턴 영역(310a)과 제2 패턴 영역(310b)으로 구분된다. 제1 패턴 영역(310a) 또는 제2 패턴 영역(310b) 중 어느 하나는 도 1에 도시된 디지털 회로 영역에 대응되며, 다른 하나는 아날로그 회로 영역에 대응된다. 제1 패턴 영역(310a), 제2 패턴 영역(310b) 및 버섯형 구조물(230)의 금속판(232)는 모두 동일 평면 상에 위치하며, 인쇄회로기판의 제조 공정 중 동일 공정에 의해 함께 형성된다.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배치를 나타내는 단면도이다.
도 5를 참조하면, 인쇄회로기판은 최외곽의 솔더층(555)(solder layer)을 제외하고, 6층 구조의 금속층(550-1 내지 550-6)을 포함한다.
참조번호 500 위치를 기준으로 B 측이 디지털 회로 영역, C 측이 아날로그 회로 영역이라 가정한다. 이 경우 B 측의 디지털 회로 영역에서 C 측의 아날로그 회로로의 특정 주파수 전달을 최소화화기 위하여 전자기 밴드갭 구조물을 인쇄회로기판 내에 배치해야 한다.
이 경우 가장 인접한 두 금속층(550-3 및 550-4) 사이에 전자기 밴드갭 구조물을 설치하고자 하는 경우 버섯형 구조물의 금속판으로 인해 인쇄회로기판 내에 1개 층이 더 늘어나게 된다. 전자기 밴드갭 구조물을 형성하기 위해 인쇄회로기판의 전체 층이 1개 더 늘어남에 따라 제조 공정 수가 증가하고 제조 비용이 증가하는 문제점이 있다.
따라서, 본 발명의 실시예에서는 가장 인접한 두 금속층(550-3 및 550-4) 사 이가 아니고, 그 사이에 하나의 금속층(550-3)을 포함하는 두 금속층(550-2 및 550-4) 사이에 전자기 밴드갭 구조물을 설치한다.
이 때 전자기 밴드갭 구조물의 버섯형 구조물(230)의 금속판(232)은 두 금속층(550-2 및 550-4) 사이에 위치하는 금속층(550-3)과 동일 평면 상에 위치하게 되고, 전체 인쇄회로기판 제조 공정 중 해당 금속층(550-3)을 형성할 때 함께 형성하는 것이 가능하여 제조 공정 수를 증가시키지 않는 효과가 있다.
참조번호 500을 참조하면, 내부에 금속판(232)과 비아(234)로 구성되는 버섯형 구조물(230)을 포함하고 있으며, 인쇄회로기판의 두 금속층(550-2 및 550-4)의 일부인 금속층(520 및 510)이 버섯형 구조물(230)의 상하에 배치되어 있어 도 2에 도시된 것과 같은 전자기 밴드갭 구조물을 형성하고 있다.
따라서, 본 발명의 실시예에서는 인쇄회로기판의 금속층 중에서 디지털 회로 영역(B 측)과 아날로그 회로 영역(C 측) 사이의 빈 공간 내에 상술한 것과 같이 전자기 밴드갭 구조물을 배열하여 혼합 신호 문제를 해결한다.
그리고 전자기 밴드갭 구조물은 디지털 회로 영역(B 측)과 아날로그 회로 영역(C 측) 사이의 빈 공간 내에 도 3에 도시된 것과 같이 띠 구조로 일렬로 배열된다. 일렬 배열로 인해 디지털 회로 영역(B 측)에서 아날로그 회로 영역(C 측)으로 진행하는 전자파가 최소한 1개의 전자기 밴드갭 구조물을 거치게 되어 특정 주파수 대역의 신호 전달을 최소화한다.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판 내에서의 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도이다. 도 6에 도시된 평면도는 금속판(232)이 포함된 층에 대한 평면도이다. 그리고 도 7은 도 6에 도시된 D-D'에 따른 단면도이고, 도 8은 도 6에 도시된 E-E'에 따른 단면도이다.
전자기 밴드갭 구조물(200)은 인쇄회로기판의 소정 금속층 중 제1 패턴 영역(310a)과 제2 패턴 영역(310b) 사이의 빈 공간에 띠 구조로 배열된다. 여기서, 빈 공간이라 함은 소정 금속층 상에 형성된 회로 패턴 사이의 공간으로, 인쇄회로기판의 여러 기능을 수행함에 있어서 활용되지 않는 공간을 의미한다. 제1 패턴 영역(310a)과 제2 패턴 영역(310b) 중 어느 하나는 디지털 회로 영역에 대응되고, 다른 하나는 아날로그 회로 영역에 대응된다. 그리고 제1 패턴 영역(310a)은 제1 영역 비아(610a)를 통해 제2 금속층(210-2)에 연결되고, 제2 패턴 영역(310b)은 제2 영역 비아(610b)를 통해 제2 금속층(210-2)에 연결된다.
여기서, 제1 금속층(210-1)이 전원층이고 제2 금속층(210-2)이 접지층인 경우 버섯형 구조물의 비아(234)는 제1 금속층(210-1)과 연결되는 전원 비아(power via)에 해당하고, 제1 영역 비아(610a) 및 제2 영역 비아(610b)는 그라운드 비아(ground via)에 해당한다. 또한, 이와 반대로 제1 금속층(210-1)이 접지층이고 제2 금속층(210-2)이 전원층인 경우 버섯형 구조물의 비아(234)는 제1 금속층(210-1)과 연결되는 그라운드 비아에 해당하고, 제1 영역 비아(610a) 및 제2 영역 비아(610b)는 전원 비아에 해당한다. 즉, 버섯형 구조물의 비아(234)와, 제1 영역 비아(610a) 및 제2 영역 비아(610b)는 그 성격을 달리 하는 비아이다.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 띠 구조로 배치된 전자기 밴드갭 구조물을 적용한 인쇄회로기판의 다양한 예시도이다.
디지털 회로와 아날로그 회로를 모두 포함하는 인쇄회로기판(900)의 대표적인 예는 핸드폰 기판이다. 핸드폰은 외부로부터 무선 신호를 수신하거나 외부로 무선 신호를 송신하기 위한 무선 수신부를 구비하고 있으며, 이러한 무선 수신부가 아날로그 회로에 해당한다. 그리고 수신한 무선 신호를 디지털 변환하여 처리하고, 영상이나 음성 등의 처리를 위해 디지털 회로를 구비하고 있다. 따라서, 핸드폰 기판은 디지털 회로와 아날로그 회로를 모두 구비하고 있는 바 본 발명의 실시예에 따른 띠 구조로 배치된 전자기 밴드갭 구조물을 적용한 인쇄회로기판의 일례에 해당한다. 핸드폰 기판 이외에도 디지털 회로와 아날로그 회로를 모두 구비하고 있어 디지털 회로로부터 아날로그 회로로의 특정 주파수 대역의 신호 전송을 최소화하고자 하는 인쇄회로기판에는 이하 내용이 모두 적용가능함은 물론이다.
인쇄회로기판(900)은 디지털 회로 영역(900a)과 아날로그 회로 영역(900b)을 모두 구비하고 있다. 디지털 회로 영역(900a)과 아날로그 회로 영역(900b)은 일정 간격 이격되어 있으며, 디지털 회로 영역(900a)으로부터 아날로그 회로 영역(900b)으로 다양한 경로를 통해 혼합 신호가 전달된다. 따라서, 이러한 혼합 신호의 전달을 막기 위해 전자기 밴드갭 구조물(200)을 띠 구조로 배치하는 방법이 도 9a 내지 도 9e에 도시되어 있다.
도 9a를 참조하면, 디지털 회로 영역(900a)과 아날로그 회로 영역(900b)을 폐곡선인 제1 배열(910)과 제2 배열(920) 형태를 가지는 전자기 밴드갭 구조물(200)의 배열로 둘러싼다. 디지털 회로 영역(900a)에서의 전자파가 아날로그 회로 영역(900b)으로 전달되기 위해서는 폐곡선 형태의 제1 배열(910)과 제2 배 열(920)을 거쳐야 하며 최소한 2개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
여기서, 제1 배열(910) 만으로 구성되고 제2 배열(920)이 없거나 또는 제2 배열(920) 만으로 구성되고 제1 배열(910)이 없을 수도 있다. 이 경우 디지털 회로 영역(900a)에서의 전자파가 아날로그 회로 영역(900b)으로 전달되기 위해서는 폐곡선 형태의 제1 배열(910) 또는 제2 배열(920) 중 어느 하나를 거쳐야 하며 최소한 1개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
도 9b를 참조하면, 디지털 회로 영역(900a)과 아날로그 회로 영역(900b) 사이의 빈 공간을 가로지르는 직선인 제3 배열(930) 형태로 전자기 밴드갭 구조물(200)이 배열되어 있다. 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로 전자파가 전달되기 위해서는 직선 형태의 제3 배열(930)을 거쳐야 하며, 최소한 1개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
도 9c를 참조하면, 디지털 회로 영역(900a)과 아날로그 회로 영역(900b) 사이의 빈 공간 내에 'ㄷ'자 형태로 전자기 밴드갭 구조물(200)이 제4 배열(940)과 제5 배열(950)과 같이 배열된다. 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로 전달되는 대부분의 신호가 'ㄷ'자 형태 배열을 거쳐야 하며, 최소한 2개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
여기서, 제4 배열(940) 만으로 구성되고 제5 배열(950)이 없거나 또는 제5 배열(950) 만으로 구성되고 제4 배열(940)이 없을 수도 있다. 이 경우 디지털 회로 영역(900a)에서의 전자파가 아날로그 회로 영역(900b)으로 전달되기 위해서는 폐곡선 형태의 제4 배열(940) 또는 제5 배열(950) 중 어느 하나를 거쳐야 하며 최소한 1개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
도 9d를 참조하면, 디지털 회로 영역(900a)과 아날로그 회로 영역(900b) 사이의 빈 공간을 가로지르는 2개의 직선인 제6 배열(960)과 제7 배열(970) 형태로 전자기 밴드갭 구조물(200)이 배열되어 있다. 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로 전자파가 전달되기 위해서는 직선 형태의 제6 배열(960)과 제7 배열(970)을 거쳐야 하며, 최소한 2개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
도 9e를 참조하면, 디지털 회로 영역(900a)과 아날로그 회로 영역(900b) 사이의 빈 공간 내에 'L'자 형태로 전자기 밴드갭 구조물(200)이 제8 배열(980)과 제9 배열(990)과 같이 배열된다. 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로 전달되는 대부분의 신호가 'L'자 형태 배열을 거쳐야 하며, 최소한 2개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
여기서, 제8 배열(980) 만으로 구성되고 제9 배열(990)이 없거나 또는 제9 배열(990) 만으로 구성되고 제8 배열(980)이 없을 수도 있다. 이 경우 디지털 회로 영역(900a)에서의 전자파가 아날로그 회로 영역(900b)으로 전달되기 위해서는 폐곡선 형태의 제8 배열(980) 또는 제9 배열(990) 중 어느 하나를 거쳐야 하며 최소한 1개의 전자기 밴드갭 구조물(200)을 통과해야 한다.
도 9a 내지 도 9e에 도시된 것과 같은 띠 구조로 전자기 밴드갭 구조물(200)이 배열됨에 따라 앞서 설명한 바와 같이 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로의 전자파 중 밴드갭 주파수 대역 내의 신호는 그 전달이 억제되 고, 아날로그 회로에서의 혼합 신호 문제를 발생시키지 않는다.
또한, 상술한 띠 구조 이외에 디지털 회로 영역(900a)에서 아날로그 회로 영역(900b)으로의 신호 전달을 차폐할 수 있는 배열 구조라면 본 발명의 권리범위에 속함을 당업자는 이해해야 할 것이다.
또한, 이상에서는 도 2에 도시된 전자기 밴드갭 구조물(200)을 중심으로 설명하였으나, 그 외에도 일측에서 타측으로 특정 주파수의 신호가 전달되는 것을 최소화하는 기능을 가진 구조물이라면 본 발명에 적용가능하다.
본 발명의 일 실시예에 따른 인쇄회로기판은 아날로그 회로와 디지털 회로를 포함한다. 아날로그 회로는 외부로부터 무선 신호(RF 신호)를 수신하는 안테나와 같은 RF 회로일 수 있다.
상술한 전자기 밴드갭 구조물(300, 400)이 내부에 배치됨으로 인해 아날로그 회로와 디지털 회로가 동시에 구현되어 사용되는 인쇄회로기판은 디지털 회로로부터 아날로그 회로로 전달되는 전자파 중 특정 주파수 영역(예를 들어, 0.8~2.0 GHz)의 전자파의 전달을 억제할 수 있다.
즉, 작은 구조물 크기에도 불구하고 RF 회로에서 노이즈에 해당하는 특정 주파수 영역의 전자파의 전달을 방지함으로써 앞서 상술하였던 혼합 신호 문제를 해결하는 것이 가능하다.
상술한 바와 같이, 본 발명에 따른 전자기 밴드갭 구조물을 구비한 인쇄회로 기판은 전원층 또는 접지층과 동일층에 구성되어 인쇄회로기판의 층수의 증가없이 전자기 밴드갭 구조를 적용할 수 있다. 이를 위해서 버섯형 구조물이 띠구조로 구성되어 있다.
또한, RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결하는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판에 있어서,
    어느 하나가 전원층(power layer)이고 다른 하나가 접지층(ground layer)인 제1 금속층과 제2 금속층;
    상기 제1 금속층과 상기 제2 금속층 사이에 적층된 제3 금속층; 및
    상기 제3 금속층의 회로 패턴 사이의 공간 내에 금속판이 배열되고, 상기 금속판과 연결되는 비아를 구비한 버섯형 구조물을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 버섯형 구조물의 금속판과 상기 제3 금속층은 동일한 층을 형성하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 비아의 일단이 상기 금속판에 연결되고 타단이 상기 제1 금속층에 연결되는 것을 특징으로 하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1 금속층과, 상기 제2 금속층과, 상기 제1 금속층 및 상기 제2 금속층 사이에 형성된 버섯형 구조물이 전자기 밴드갭 구조물(electromagnetic bandgap structure)을 형성하는 것을 특징으로 하는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 버섯형 구조물은 상기 제1 금속층과 상기 제2 금속층 사이에 복수개 존재하며, 띠 구조로 배열되어 있는 것을 특징으로 하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 제3 금속층은 복수의 상기 버섯형 구조물의 금속판에 의해 제1 패턴 영역과 제2 패턴 영역으로 구분되고,
    상기 제1 패턴 영역과 상기 제2 패턴 영역 중 어느 하나가 상기 디지털 회로를 포함하고 다른 하나가 상기 아날로그 회로를 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 제1 패턴 영역과 상기 제2 패턴 영역은 영역 비아를 통해 상기 제2 금속층과 연결되는 것을 특징으로 하는 인쇄회로기판.
  8. 제5항에 있어서,
    상기 띠 구조는 상기 디지털 회로 영역과 상기 아날로그 회로 영역 중 하나 이상을 둘러싸고 있는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 띠 구조는 폐곡선(closed loop) 형태, 'ㄷ'자 형태 또는 'L'자 형태 중 어느 하나인 것을 특징으로 하는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 띠 구조는 상기 디지털 회로 영역과 상기 아날로그 회로 영역 사이의 빈 공간을 가로지르는 하나 이상의 직선 형태인 것을 특징으로 하는 인쇄회로기판.
KR1020070061833A 2007-06-22 2007-06-22 전자기 밴드갭 구조물이 구비된 인쇄회로기판 KR100838246B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070061833A KR100838246B1 (ko) 2007-06-22 2007-06-22 전자기 밴드갭 구조물이 구비된 인쇄회로기판
US12/213,291 US7943864B2 (en) 2007-06-22 2008-06-17 Printed circuit board having electromagnetic bandgap structure
DE102008002507A DE102008002507B4 (de) 2007-06-22 2008-06-18 Leiterplatte mit elektromagnetischer Bandabstandstruktur
JP2008162568A JP4722967B2 (ja) 2007-06-22 2008-06-20 電磁気バンドギャップ構造物を備えた印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061833A KR100838246B1 (ko) 2007-06-22 2007-06-22 전자기 밴드갭 구조물이 구비된 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100838246B1 true KR100838246B1 (ko) 2008-06-17

Family

ID=39771394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061833A KR100838246B1 (ko) 2007-06-22 2007-06-22 전자기 밴드갭 구조물이 구비된 인쇄회로기판

Country Status (4)

Country Link
US (1) US7943864B2 (ko)
JP (1) JP4722967B2 (ko)
KR (1) KR100838246B1 (ko)
DE (1) DE102008002507B4 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956689B1 (ko) 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100965264B1 (ko) 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101018807B1 (ko) 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101046716B1 (ko) 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101066419B1 (ko) 2009-05-22 2011-09-23 한국조폐공사 전자기 밴드갭 패턴, 그 제조방법 및 전자기 밴드갭 패턴을 이용한 보안제품
KR101077439B1 (ko) * 2009-06-24 2011-10-26 삼성전기주식회사 전자기밴드갭 구조물을 구비한 인쇄회로기판
US8711055B2 (en) 2009-06-24 2014-04-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including electromagnetic bandgap structure

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR20100072382A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 전자파 저감 장치 및 방사체에서 전자파 저감 방법
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 ｅｍｉ 노이즈 저감 기판
JP5326649B2 (ja) 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
JP5556162B2 (ja) * 2009-12-14 2014-07-23 日本電気株式会社 電子装置及びノイズ抑制方法
JP2012129271A (ja) * 2010-12-14 2012-07-05 Nec Corp ノイズ抑制構造
US10791622B2 (en) * 2016-07-27 2020-09-29 National University Corporation Okayama University Printed wiring board
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127387A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP2002117726A (ja) * 2000-10-06 2002-04-19 Canon Inc フレキシブルケーブル
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP3121544U (ja) * 2006-02-28 2006-05-18 亞旭電腦股▲分▼有限公司 電磁波干渉防止用回路板装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
JPH10190167A (ja) * 1996-12-27 1998-07-21 Olympus Optical Co Ltd 回路基板
US6262495B1 (en) * 1998-03-30 2001-07-17 The Regents Of The University Of California Circuit and method for eliminating surface currents on metals
US6437991B1 (en) * 1998-07-20 2002-08-20 Samsung Electronics Company, Ltd. Radioelectronic unit
JP2000164999A (ja) * 1998-11-27 2000-06-16 Murata Mach Ltd 印刷回路基板
JP2002289990A (ja) 2001-03-23 2002-10-04 Denso Corp プリント回路板
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
WO2002103846A1 (en) * 2001-06-15 2002-12-27 E-Tenna Corporation Aperture antenna having a high-impedance backing
US6787895B1 (en) * 2001-12-07 2004-09-07 Skyworks Solutions, Inc. Leadless chip carrier for reduced thermal resistance
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US20050205292A1 (en) 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7066351B2 (en) * 2004-03-19 2006-06-27 Kil Jae Chang Sanitized dispensing mechanism
JP4676238B2 (ja) 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
US7626216B2 (en) 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
DE102006024230B4 (de) * 2006-05-23 2016-01-28 Epcos Ag Elektrisches Bauelement
KR101265245B1 (ko) * 2006-11-01 2013-05-16 에이전시 포 사이언스, 테크놀로지 앤드 리서치 이중적층형 ｅｂｇ 구조체
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127387A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP2002117726A (ja) * 2000-10-06 2002-04-19 Canon Inc フレキシブルケーブル
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP3121544U (ja) * 2006-02-28 2006-05-18 亞旭電腦股▲分▼有限公司 電磁波干渉防止用回路板装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100956689B1 (ko) 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100965264B1 (ko) 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101046716B1 (ko) 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101066419B1 (ko) 2009-05-22 2011-09-23 한국조폐공사 전자기 밴드갭 패턴, 그 제조방법 및 전자기 밴드갭 패턴을 이용한 보안제품
US8289109B2 (en) 2009-05-22 2012-10-16 Korea Minting, Security Printing & Id Card Operating Corp. Electromagnetic bandgap pattern structure, method of manufacturing the same, and security product using the same
KR101077439B1 (ko) * 2009-06-24 2011-10-26 삼성전기주식회사 전자기밴드갭 구조물을 구비한 인쇄회로기판
US8711055B2 (en) 2009-06-24 2014-04-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including electromagnetic bandgap structure

Also Published As

Publication number Publication date
JP2009004790A (ja) 2009-01-08
DE102008002507B4 (de) 2012-11-22
US20080314635A1 (en) 2008-12-25
US7943864B2 (en) 2011-05-17
DE102008002507A1 (de) 2009-01-02
JP4722967B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
KR100838246B1 (ko) 전자기 밴드갭 구조물이 구비된 인쇄회로기판
KR100851065B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851075B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851076B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4659053B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US8368488B2 (en) Electromagnetic bandgap structure and printed circuit board
KR100867150B1 (ko) 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
US7944320B2 (en) Electromagnetic bandgap structure and printed circuit board including multi-via
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
KR100848848B1 (ko) 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
US20070001926A1 (en) Method and apparatus for a dual band gap wideband interference suppression
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100914440B1 (ko) 단차가 형성된 전도층을 갖는 인쇄회로기판
KR100945289B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
KR100871347B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12