JP2001144091A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2001144091A JP2001144091A JP32095399A JP32095399A JP2001144091A JP 2001144091 A JP2001144091 A JP 2001144091A JP 32095399 A JP32095399 A JP 32095399A JP 32095399 A JP32095399 A JP 32095399A JP 2001144091 A JP2001144091 A JP 2001144091A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- shield
- shielding
- shielded
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】高精度が要求される信号処理回路を含む半導体
集積回路、特にアナログ・ディジタル混在半導体集積回
路の対ノイズ耐性を高める配線シールド技術を提供する
ことにある。 【解決手段】同層に存在するシールド対象信号線１（例
えばアナログ信号線）とノイズ源となる信号線２（例え
ばディジタル信号線）との間にシールド用の信号線３
（例えば、電源線）を配置する。また、シールド対象信
号線１およびシールド用信号線３の上方にシールド用信
号線５（例えば電源線）を配置する。また、シールド用
信号線５とシールド用信号線３の間にシールド領域全体
に亘って、シールド用のコンタクト壁１７を形成するこ
とにより、シールド対象信号線１とノイズ源となる信号
線２との間に存在するノイズ干渉経路を遮断する。
集積回路、特にアナログ・ディジタル混在半導体集積回
路の対ノイズ耐性を高める配線シールド技術を提供する
ことにある。 【解決手段】同層に存在するシールド対象信号線１（例
えばアナログ信号線）とノイズ源となる信号線２（例え
ばディジタル信号線）との間にシールド用の信号線３
（例えば、電源線）を配置する。また、シールド対象信
号線１およびシールド用信号線３の上方にシールド用信
号線５（例えば電源線）を配置する。また、シールド用
信号線５とシールド用信号線３の間にシールド領域全体
に亘って、シールド用のコンタクト壁１７を形成するこ
とにより、シールド対象信号線１とノイズ源となる信号
線２との間に存在するノイズ干渉経路を遮断する。
Description
【０００１】
【発明の属する技術分野】本発明は、高精度が要求され
るアナログ信号を処理する回路を含む半導体回路、特に
アナログ・ディジタル混在回路における信号シールド技
術に関するものである。
るアナログ信号を処理する回路を含む半導体回路、特に
アナログ・ディジタル混在回路における信号シールド技
術に関するものである。
【０００２】
【従来の技術】アナログ・ディジタル混在回路では、数
ｍＶ単位の信号精度を要求されるアナログ回路とＨレベ
ル（例えば、電源電圧レベル）、および、Ｌレベル（例
えば、接地電圧レベル）のディジタル２値信号を処理す
るディジタル回路が混在する。従来、アナログ信号処理
回路とディジタル信号処理回路はそれぞれ別チップで構
成されていたが微細化の進展によるＬＳＩの大規模化に
伴い、１チップに混在させることが一般的になりつつあ
る。このアナログ・ディジタル混在回路の内部では、高
精度を要求されるアナログ信号線と２値ディジタル信号
が隣接して配線される場合があり、アナログ信号線とデ
ィジタル信号線間に容量によるノイズ干渉経路が存在す
る。ディジタル信号は一般的に数Ｖの振幅を有し、高速
に遷移するため、この配線間の容量を介してアナログ信
号線にノイズが混入し、アナログ信号を正確に処理でき
ないという問題が生じる。したがって、アナログ・ディ
ジタル混在回路では、このようなノイズ混入を低減する
手段が必要となる。
ｍＶ単位の信号精度を要求されるアナログ回路とＨレベ
ル（例えば、電源電圧レベル）、および、Ｌレベル（例
えば、接地電圧レベル）のディジタル２値信号を処理す
るディジタル回路が混在する。従来、アナログ信号処理
回路とディジタル信号処理回路はそれぞれ別チップで構
成されていたが微細化の進展によるＬＳＩの大規模化に
伴い、１チップに混在させることが一般的になりつつあ
る。このアナログ・ディジタル混在回路の内部では、高
精度を要求されるアナログ信号線と２値ディジタル信号
が隣接して配線される場合があり、アナログ信号線とデ
ィジタル信号線間に容量によるノイズ干渉経路が存在す
る。ディジタル信号は一般的に数Ｖの振幅を有し、高速
に遷移するため、この配線間の容量を介してアナログ信
号線にノイズが混入し、アナログ信号を正確に処理でき
ないという問題が生じる。したがって、アナログ・ディ
ジタル混在回路では、このようなノイズ混入を低減する
手段が必要となる。
【０００３】図１３に従来の信号シールド技術を示す。
シールド対象信号線１（例えばアナログ信号線）と同層
のノイズ源となる信号線２（例えば、ディジタル信号
線）との間に信号線２が遷移しても電位が変動しないシ
ールド用信号線３（例えば電源線）を配置する。また、
信号線１と異層のノイズ源となる信号線４との間にシー
ルド用信号線５（例えば電源線）を配置する。また、信
号線１と異層のノイズ源となる信号線６との間にシール
ド用信号線７（例えば電源線）を配置する。このように
シールド用信号線を配置することによって、ノイズ干渉
経路であるシールド対象信号線１とノイズ源となる信号
線２との間の同層配線間容量は、信号線１と信号線３間
容量８と信号線２と信号線３間の容量９に分割される。
また、信号線１と信号線４の異層配線間容量は信号線１
と信号線５間容量１０と信号線４と信号線５間容量１１
に分割される。また、信号線１と信号線６の異層配線間
容量は信号線１と信号線７間容量１２と信号線６と信号
線７間容量１３に分割される。同層のシールド用信号線
３、および、上層のシールド用信号線５、および、下層
のシールド用信号線７はノイズ源となる信号線２、４、
６が遷移しても電位が変動しないため、シールド対象信
号線１へのノイズ干渉を低減することが可能となる。
シールド対象信号線１（例えばアナログ信号線）と同層
のノイズ源となる信号線２（例えば、ディジタル信号
線）との間に信号線２が遷移しても電位が変動しないシ
ールド用信号線３（例えば電源線）を配置する。また、
信号線１と異層のノイズ源となる信号線４との間にシー
ルド用信号線５（例えば電源線）を配置する。また、信
号線１と異層のノイズ源となる信号線６との間にシール
ド用信号線７（例えば電源線）を配置する。このように
シールド用信号線を配置することによって、ノイズ干渉
経路であるシールド対象信号線１とノイズ源となる信号
線２との間の同層配線間容量は、信号線１と信号線３間
容量８と信号線２と信号線３間の容量９に分割される。
また、信号線１と信号線４の異層配線間容量は信号線１
と信号線５間容量１０と信号線４と信号線５間容量１１
に分割される。また、信号線１と信号線６の異層配線間
容量は信号線１と信号線７間容量１２と信号線６と信号
線７間容量１３に分割される。同層のシールド用信号線
３、および、上層のシールド用信号線５、および、下層
のシールド用信号線７はノイズ源となる信号線２、４、
６が遷移しても電位が変動しないため、シールド対象信
号線１へのノイズ干渉を低減することが可能となる。
【０００４】
【発明が解決しようとする課題】従来の技術を適用する
ことにより、ノイズ干渉の低減は可能である。しかしな
がら、図１３に示すように、この構成では異層配線間を
回り込むノイズ干渉経路１４、１５、１６が存在する。
微細加工技術の進展により、配線間領域が縮小傾向にあ
り、このような回り込みによるノイズ干渉はより顕著と
なる傾向にある。このような状況の中、高精度が要求さ
れる回路、特に高性能なアナログ・ディジタル混在回路
を実現するためには、更に効果的なノイズ干渉低減、ま
たは、干渉経路遮断などの配線シールド技術を駆使し、
信号の対ノイズ耐性を向上させる必要がある。
ことにより、ノイズ干渉の低減は可能である。しかしな
がら、図１３に示すように、この構成では異層配線間を
回り込むノイズ干渉経路１４、１５、１６が存在する。
微細加工技術の進展により、配線間領域が縮小傾向にあ
り、このような回り込みによるノイズ干渉はより顕著と
なる傾向にある。このような状況の中、高精度が要求さ
れる回路、特に高性能なアナログ・ディジタル混在回路
を実現するためには、更に効果的なノイズ干渉低減、ま
たは、干渉経路遮断などの配線シールド技術を駆使し、
信号の対ノイズ耐性を向上させる必要がある。
【０００５】本発明は上記問題点を解決するためになさ
れたものであり、その目的は高精度が要求される信号処
理回路を含む半導体集積回路において対ノイズ耐性を高
めることにある。
れたものであり、その目的は高精度が要求される信号処
理回路を含む半導体集積回路において対ノイズ耐性を高
めることにある。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、シールド対象信号線とノイズ源となる信号線との間
に第１のシールド用信号線を配置し、前記第１のシール
ド用信号線の上方に第２のシールド用信号線を配置し、
更に、前記第１のシールド用信号線と前記第２のシール
ド用信号線間を接続するコンタクトを、シールド領域全
体に亘って形成することにより、シールド対象信号線と
ノイズ源となる信号線間に存在するノイズ干渉経路を遮
断することを要旨とする。
は、シールド対象信号線とノイズ源となる信号線との間
に第１のシールド用信号線を配置し、前記第１のシール
ド用信号線の上方に第２のシールド用信号線を配置し、
更に、前記第１のシールド用信号線と前記第２のシール
ド用信号線間を接続するコンタクトを、シールド領域全
体に亘って形成することにより、シールド対象信号線と
ノイズ源となる信号線間に存在するノイズ干渉経路を遮
断することを要旨とする。
【０００７】請求項２に記載の発明は、シールド対象信
号線とノイズ源となる信号線との間に第１のシールド用
信号線を配置し、前記第１のシールド用信号線の下方に
第３のシールド用信号線を配置し、更に、前記第１のシ
ールド用信号線と前記第３のシールド用信号線間を接続
するコンタクトを、シールド領域全体に亘って形成する
ことにより、シールド対象信号線とノイズ源となる信号
線間に存在するノイズ干渉経路を遮断することを要旨と
する。
号線とノイズ源となる信号線との間に第１のシールド用
信号線を配置し、前記第１のシールド用信号線の下方に
第３のシールド用信号線を配置し、更に、前記第１のシ
ールド用信号線と前記第３のシールド用信号線間を接続
するコンタクトを、シールド領域全体に亘って形成する
ことにより、シールド対象信号線とノイズ源となる信号
線間に存在するノイズ干渉経路を遮断することを要旨と
する。
【０００８】請求項３に記載の発明は、請求項１または
２に記載の半導体集積回路において、前記コンタクトを
シールド領域全体に亘って、壁状に形成することを要旨
とする。請求項４に記載の発明は、請求項１または２に
記載の半導体集積回路において、前記コンタクトを、シ
ールド領域全体に亘って、任意の間隔で配置することを
要旨とする。
２に記載の半導体集積回路において、前記コンタクトを
シールド領域全体に亘って、壁状に形成することを要旨
とする。請求項４に記載の発明は、請求項１または２に
記載の半導体集積回路において、前記コンタクトを、シ
ールド領域全体に亘って、任意の間隔で配置することを
要旨とする。
【０００９】請求項５に記載の発明は、請求項１または
２に記載の半導体集積回路において、前記コンタクト
を、シールド領域全体に亘って、千鳥状に配置すること
を要旨とする。請求項６に記載の発明は、請求項１〜４
に記載の半導体集積回路において、シールド対象信号線
とノイズ源となる信号線との間に第１のシールド用信号
線を配置し、前記第１のシールド用信号線の上方に第２
のシールド用信号線を配置し、シールド対象信号線と前
記第２のシールド用信号線の上方に第４のシールド配線
を配置し、前記第１のシールド用信号線と前記第２のシ
ールド用信号線間および、前記第２のシールド用信号線
と前記第４のシールド用信号線間を接続するコンタクト
をシールド領域全体に亘って、配置することによって、
シールド対象信号線とノイズ源となる信号線間に存在す
るノイズ干渉経路を遮断することを要旨とする。
２に記載の半導体集積回路において、前記コンタクト
を、シールド領域全体に亘って、千鳥状に配置すること
を要旨とする。請求項６に記載の発明は、請求項１〜４
に記載の半導体集積回路において、シールド対象信号線
とノイズ源となる信号線との間に第１のシールド用信号
線を配置し、前記第１のシールド用信号線の上方に第２
のシールド用信号線を配置し、シールド対象信号線と前
記第２のシールド用信号線の上方に第４のシールド配線
を配置し、前記第１のシールド用信号線と前記第２のシ
ールド用信号線間および、前記第２のシールド用信号線
と前記第４のシールド用信号線間を接続するコンタクト
をシールド領域全体に亘って、配置することによって、
シールド対象信号線とノイズ源となる信号線間に存在す
るノイズ干渉経路を遮断することを要旨とする。
【００１０】請求項７に記載の発明は、請求項１〜４に
記載の半導体集積回路において、シールド対象信号線と
ノイズ源となる信号線との間に第１のシールド用信号線
を配置し、前記第１のシールド用信号線の下方に第３の
シールド用信号線を配置し、シールド対象信号線と前記
第３のシールド用信号線の下方に第５のシールド配線を
配置し、前記第１のシールド用信号線と前記第３のシー
ルド用信号線間および、前記第３のシールド用信号線と
前記第５のシールド用信号線間を接続するコンタクトを
シールド領域全体に亘って、配置することによって、シ
ールド対象信号線とノイズ源となる信号線間に存在する
ノイズ干渉経路を遮断することを要旨とする。
記載の半導体集積回路において、シールド対象信号線と
ノイズ源となる信号線との間に第１のシールド用信号線
を配置し、前記第１のシールド用信号線の下方に第３の
シールド用信号線を配置し、シールド対象信号線と前記
第３のシールド用信号線の下方に第５のシールド配線を
配置し、前記第１のシールド用信号線と前記第３のシー
ルド用信号線間および、前記第３のシールド用信号線と
前記第５のシールド用信号線間を接続するコンタクトを
シールド領域全体に亘って、配置することによって、シ
ールド対象信号線とノイズ源となる信号線間に存在する
ノイズ干渉経路を遮断することを要旨とする。
【００１１】尚、以下に説明する実施形態において、シ
ールド用信号線３は本発明における「第１のシールド用
信号線」に相当し、シールド用信号線５は本発明におけ
る「第２のシールド用信号線」に相当し、シールド用信
号線７は本発明における「第３のシールド用信号線」に
相当し、シールド用信号線２４は本発明における「第４
のシールド用信号線」に相当し、シールド用信号線２６
本発明における「第５のシールド用信号線」に相当す
る。
ールド用信号線３は本発明における「第１のシールド用
信号線」に相当し、シールド用信号線５は本発明におけ
る「第２のシールド用信号線」に相当し、シールド用信
号線７は本発明における「第３のシールド用信号線」に
相当し、シールド用信号線２４は本発明における「第４
のシールド用信号線」に相当し、シールド用信号線２６
本発明における「第５のシールド用信号線」に相当す
る。
【００１２】
【発明の実施の形態】（第１実施形態）本発明を具体化
した第１実施形態を図面に基づいて説明する。尚、従来
例と同様の構成には同じ符号を用い、その詳細な説明は
省略する。図１は本発明の第１実施形態にかかる半導体
集積回路の断面斜視図、図２は本発明の実施形態にかか
る半導体集積回路の上から見た図である。
した第１実施形態を図面に基づいて説明する。尚、従来
例と同様の構成には同じ符号を用い、その詳細な説明は
省略する。図１は本発明の第１実施形態にかかる半導体
集積回路の断面斜視図、図２は本発明の実施形態にかか
る半導体集積回路の上から見た図である。
【００１３】第１実施形態では、同層に存在するシール
ド対象信号線１（例えばアナログ信号線）とノイズ源と
なる信号線２（例えばディジタル信号線）との間にシー
ルド用の信号線３（例えば、電源線）を配置する。ま
た、シールド対象信号線１およびシールド用信号線３の
上方にシールド用信号線５（例えば電源線）を配置す
る。また、シールド用信号線５とシールド用信号線３の
間にシールド領域全体に亘って、シールド用のコンタク
ト壁１７を形成する。
ド対象信号線１（例えばアナログ信号線）とノイズ源と
なる信号線２（例えばディジタル信号線）との間にシー
ルド用の信号線３（例えば、電源線）を配置する。ま
た、シールド対象信号線１およびシールド用信号線３の
上方にシールド用信号線５（例えば電源線）を配置す
る。また、シールド用信号線５とシールド用信号線３の
間にシールド領域全体に亘って、シールド用のコンタク
ト壁１７を形成する。
【００１４】第１実施形態のようなシールドを施すこと
で、従来の技術で遮断できなかったシールド用信号線３
と５の層間に存在するノイズ経路を遮断することが可能
となり、信号の対ノイズ耐性を向上させることが可能と
なる。したがって、高精度が要求される回路、特に高精
度が要求されるアナログ回路とノイズを発生するディジ
タル回路とが混在するアナログ・ディジタル混在回路の
高性能化が可能となる。 （第２実施形態）本発明を具体化した第２実施形態を図
面に基づいて説明する。尚、従来例と同様の構成には同
じ符号を用い、その詳細な説明は省略する。
で、従来の技術で遮断できなかったシールド用信号線３
と５の層間に存在するノイズ経路を遮断することが可能
となり、信号の対ノイズ耐性を向上させることが可能と
なる。したがって、高精度が要求される回路、特に高精
度が要求されるアナログ回路とノイズを発生するディジ
タル回路とが混在するアナログ・ディジタル混在回路の
高性能化が可能となる。 （第２実施形態）本発明を具体化した第２実施形態を図
面に基づいて説明する。尚、従来例と同様の構成には同
じ符号を用い、その詳細な説明は省略する。
【００１５】図３は本発明の第２実施形態にかかる半導
体集積回路の断面斜視図、図４は本発明の第２実施形態
にかかる半導体集積回路の上から見た図である。第２実
施形態では、同層に存在するシールド対象信号線１（例
えばアナログ信号線）とノイズ源となる信号線２（例え
ばディジタル信号線）との間にシールド用の信号線３
（例えば、電源線）を配置する。また、シールド対象信
号線１およびシールド用信号線３の下方にシールド用信
号線７（例えば電源線）を配置する。また、シールド用
信号線７とシールド用信号線３の間にシールド領域全体
に亘って、シールド用のコンタクト壁１８を形成する。
体集積回路の断面斜視図、図４は本発明の第２実施形態
にかかる半導体集積回路の上から見た図である。第２実
施形態では、同層に存在するシールド対象信号線１（例
えばアナログ信号線）とノイズ源となる信号線２（例え
ばディジタル信号線）との間にシールド用の信号線３
（例えば、電源線）を配置する。また、シールド対象信
号線１およびシールド用信号線３の下方にシールド用信
号線７（例えば電源線）を配置する。また、シールド用
信号線７とシールド用信号線３の間にシールド領域全体
に亘って、シールド用のコンタクト壁１８を形成する。
【００１６】第２実施形態のようなシールドを施すこと
で、従来の技術で遮断できなかったシールド用信号線３
と７の層間に存在するノイズ経路を遮断することが可能
となり、信号の対ノイズ耐性を向上させることが可能と
なる。したがって、高精度が要求される回路、特に高精
度が要求されるアナログ回路とノイズを発生するディジ
タル回路とが混在するアナログ・ディジタル混在回路の
高性能化が可能となる。 （第３実施形態）本発明を具体化した第３実施形態を図
面に基づいて説明する。
で、従来の技術で遮断できなかったシールド用信号線３
と７の層間に存在するノイズ経路を遮断することが可能
となり、信号の対ノイズ耐性を向上させることが可能と
なる。したがって、高精度が要求される回路、特に高精
度が要求されるアナログ回路とノイズを発生するディジ
タル回路とが混在するアナログ・ディジタル混在回路の
高性能化が可能となる。 （第３実施形態）本発明を具体化した第３実施形態を図
面に基づいて説明する。
【００１７】図５は本発明の第３実施形態にかかる半導
体集積回路の断面斜視図および図６は本発明の第３実施
形態にかかる半導体集積回路を上から見た図である。第
１実施形態および第２実施形態と同じ構成部材において
は同じ符号を用いてその詳細な説明を省略する。前記第
１実施形態では、異層配線間を通過するノイズ経路を遮
断するためにコンタクト壁１７を作成した。また、前記
第２実施形態では、異層配線間を通過するノイズ経路を
遮断するためにコンタクト壁１８を作成した。しかし、
微細化の進展に伴い、加工技術の問題から使用できるコ
ンタクトの形状が制限され、１種類の形状のコンタクト
だけが使用可能とされる傾向にある。なお、その形状は
微細加工技術の限界によって決まる形状（例えば、コン
タクトの微細加工限界の長さを一辺とした正方形）のみ
に制限されることが一般的である。
体集積回路の断面斜視図および図６は本発明の第３実施
形態にかかる半導体集積回路を上から見た図である。第
１実施形態および第２実施形態と同じ構成部材において
は同じ符号を用いてその詳細な説明を省略する。前記第
１実施形態では、異層配線間を通過するノイズ経路を遮
断するためにコンタクト壁１７を作成した。また、前記
第２実施形態では、異層配線間を通過するノイズ経路を
遮断するためにコンタクト壁１８を作成した。しかし、
微細化の進展に伴い、加工技術の問題から使用できるコ
ンタクトの形状が制限され、１種類の形状のコンタクト
だけが使用可能とされる傾向にある。なお、その形状は
微細加工技術の限界によって決まる形状（例えば、コン
タクトの微細加工限界の長さを一辺とした正方形）のみ
に制限されることが一般的である。
【００１８】第３実施形態では、シールド領域全体に亘
って、制限された形状のコンタクト１９を一列に配置し
て、シールドする。第３実施形態では図６に図示したよ
うにコンタクト間を通過するノイズ干渉経路２０が存在
するが、従来の技術との比較ではシールド効率が向上し
ていることは明らかである。したがって、高精度が要求
される回路、特に、高精度が要求されるアナログ回路と
ノイズを発生するディジタル回路とが混在するアナログ
・ディジタル混在回路の高性能化が可能となる。 （第４実施形態）本発明を具体化した第４実施形態を図
面に基づいて説明する。
って、制限された形状のコンタクト１９を一列に配置し
て、シールドする。第３実施形態では図６に図示したよ
うにコンタクト間を通過するノイズ干渉経路２０が存在
するが、従来の技術との比較ではシールド効率が向上し
ていることは明らかである。したがって、高精度が要求
される回路、特に、高精度が要求されるアナログ回路と
ノイズを発生するディジタル回路とが混在するアナログ
・ディジタル混在回路の高性能化が可能となる。 （第４実施形態）本発明を具体化した第４実施形態を図
面に基づいて説明する。
【００１９】図７は本発明の第４実施形態にかかる半導
体集積回路の断面斜視図および図８は本発明の第４実施
形態にかかる半導体集積回路を上から見た図である。第
１実施形態、第２実施形態および第３実施形態と同じ構
成部材においては同じ符号を用いてその詳細な説明を省
略する。前記第３実施形態にあるように一列にコンタク
トを配置した場合、配置したコンタクト間を通過するに
ノイズ干渉経路が存在する。そこで、第４実施形態で
は、コンタクト列１９を構成するコンタクトの間に存在
するノイズ干渉経路を遮断するため、新たなコンタクト
列２１を配置する。このコンタクト列２１は微細加工技
術の限界を超えないように、コンタクト列１９をシール
ド対象信号線１または、ノイズ源となる信号線２の方向
へずらし、かつ、コンタクト列におけるコンタクト配置
のピッチより短い距離（たとえば、配置ピッチの半分）
だけ、コンタクト列の方向へずらした位置に配置する。
体集積回路の断面斜視図および図８は本発明の第４実施
形態にかかる半導体集積回路を上から見た図である。第
１実施形態、第２実施形態および第３実施形態と同じ構
成部材においては同じ符号を用いてその詳細な説明を省
略する。前記第３実施形態にあるように一列にコンタク
トを配置した場合、配置したコンタクト間を通過するに
ノイズ干渉経路が存在する。そこで、第４実施形態で
は、コンタクト列１９を構成するコンタクトの間に存在
するノイズ干渉経路を遮断するため、新たなコンタクト
列２１を配置する。このコンタクト列２１は微細加工技
術の限界を超えないように、コンタクト列１９をシール
ド対象信号線１または、ノイズ源となる信号線２の方向
へずらし、かつ、コンタクト列におけるコンタクト配置
のピッチより短い距離（たとえば、配置ピッチの半分）
だけ、コンタクト列の方向へずらした位置に配置する。
【００２０】この場合、図８に示すようなコンタクト間
を通過するノイズ干渉経路２２が存在するが、第３実施
形態と比較して、その効果が向上することは明らかであ
る。また、更にノイズ干渉経路上にコンタクト列方向に
ことなる距離だけ移動した位置にコンタクトが配置され
るように、コンタクト列を配置することによって、より
効果を向上させることが可能となる。したがって、高精
度が要求される回路、特に、高精度が要求されるアナロ
グ回路とノイズを発生するディジタル回路とが混在する
アナログ・ディジタル混在回路の高性能化が可能とな
る。 （第５実施形態）本発明を具体化した第５実施形態を図
面に基づいて説明する。
を通過するノイズ干渉経路２２が存在するが、第３実施
形態と比較して、その効果が向上することは明らかであ
る。また、更にノイズ干渉経路上にコンタクト列方向に
ことなる距離だけ移動した位置にコンタクトが配置され
るように、コンタクト列を配置することによって、より
効果を向上させることが可能となる。したがって、高精
度が要求される回路、特に、高精度が要求されるアナロ
グ回路とノイズを発生するディジタル回路とが混在する
アナログ・ディジタル混在回路の高性能化が可能とな
る。 （第５実施形態）本発明を具体化した第５実施形態を図
面に基づいて説明する。
【００２１】図９は本発明の第５実施形態にかかる半導
体集積回路の断面斜視図および図１０は本発明の第５実
施形態にかかる半導体集積回路を上から見た図である。
第１〜４実施形態と同じ構成部材においては同じ符号を
用いてその詳細な説明を省略する。第５実施形態では、
シールド対象信号線とシールド用信号線との距離を拡大
することを特徴としている。
体集積回路の断面斜視図および図１０は本発明の第５実
施形態にかかる半導体集積回路を上から見た図である。
第１〜４実施形態と同じ構成部材においては同じ符号を
用いてその詳細な説明を省略する。第５実施形態では、
シールド対象信号線とシールド用信号線との距離を拡大
することを特徴としている。
【００２２】シールド対象信号線１（例えばアナログ信
号線）とノイズ源となる信号線２（例えばディジタル信
号線）との間にシールド用信号線３を配置するととも
に、シールド用信号線３の上部にシールド用信号線５配
置する。また、シールド対象信号線１およびシールド用
信号線１７の上部にシールド用信号線２３を配置する。
また、シールド領域全体に亘って、シールド用信号線３
と信号線５を接続するコンタクト壁１７を形成するとと
もに、シールド用信号線５とシールド用信号線２３を接
続するコンタクト壁２４を形成することにより、シール
ド対象信号線１をシールド用信号線３、５、２３およ
び、コンタクト壁１７、２４で包囲する。
号線）とノイズ源となる信号線２（例えばディジタル信
号線）との間にシールド用信号線３を配置するととも
に、シールド用信号線３の上部にシールド用信号線５配
置する。また、シールド対象信号線１およびシールド用
信号線１７の上部にシールド用信号線２３を配置する。
また、シールド領域全体に亘って、シールド用信号線３
と信号線５を接続するコンタクト壁１７を形成するとと
もに、シールド用信号線５とシールド用信号線２３を接
続するコンタクト壁２４を形成することにより、シール
ド対象信号線１をシールド用信号線３、５、２３およ
び、コンタクト壁１７、２４で包囲する。
【００２３】第５実施形態では上層配線によるシールド
用信号線がシールド対象信号線１の１層上層ではなく、
さらに上層の配線層を使用して構成されるため、シール
ド対象信号線１とシールド用信号線２３との配線間距離
を拡大が可能となる。したがって、シールド対象信号線
１とシールド用信号線２３との層間膜容量２５を低減す
ることが可能である。第５実施形態では、コンタクト壁
を使用しているが、前記第３実施形態および第４実施形
態に示したようなコンタクト列を使用した場合でも同様
の効果が得られる。 （第６実施形態）本発明を具体化した第６実施形態を図
面に基づいて説明する。
用信号線がシールド対象信号線１の１層上層ではなく、
さらに上層の配線層を使用して構成されるため、シール
ド対象信号線１とシールド用信号線２３との配線間距離
を拡大が可能となる。したがって、シールド対象信号線
１とシールド用信号線２３との層間膜容量２５を低減す
ることが可能である。第５実施形態では、コンタクト壁
を使用しているが、前記第３実施形態および第４実施形
態に示したようなコンタクト列を使用した場合でも同様
の効果が得られる。 （第６実施形態）本発明を具体化した第６実施形態を図
面に基づいて説明する。
【００２４】図１１は本発明の第６実施形態にかかる半
導体集積回路の断面斜視図および図１２は本発明の第６
実施形態にかかる半導体集積回路を上から見た図であ
る。第１〜５実施形態と同じ構成部材においては同じ符
号を用いてその詳細な説明を省略する。第６実施形態で
は、シールド対象信号線とシールド用信号線との距離を
拡大することを特徴としている。
導体集積回路の断面斜視図および図１２は本発明の第６
実施形態にかかる半導体集積回路を上から見た図であ
る。第１〜５実施形態と同じ構成部材においては同じ符
号を用いてその詳細な説明を省略する。第６実施形態で
は、シールド対象信号線とシールド用信号線との距離を
拡大することを特徴としている。
【００２５】シールド対象信号線１（例えばアナログ信
号線）とノイズ源となる信号線２（例えばディジタル信
号線）との間にシールド用信号線３を配置するととも
に、シールド用信号線３の下部にシールド用信号線７を
配置する。また、シールド対象信号線１およびシールド
用信号線７の下部にシールド用信号線２６を配置する。
また、シールド領域全体に亘って、シールド用信号線３
と信号線７を接続するコンタクト壁１８を形成するとと
もに、シールド用信号線７とシールド用信号線２６を接
続するコンタクト壁２７を形成することにより、シール
ド対象信号線１をシールド用信号線３、７、２６およ
び、コンタクト壁１８、２７で包囲する。
号線）とノイズ源となる信号線２（例えばディジタル信
号線）との間にシールド用信号線３を配置するととも
に、シールド用信号線３の下部にシールド用信号線７を
配置する。また、シールド対象信号線１およびシールド
用信号線７の下部にシールド用信号線２６を配置する。
また、シールド領域全体に亘って、シールド用信号線３
と信号線７を接続するコンタクト壁１８を形成するとと
もに、シールド用信号線７とシールド用信号線２６を接
続するコンタクト壁２７を形成することにより、シール
ド対象信号線１をシールド用信号線３、７、２６およ
び、コンタクト壁１８、２７で包囲する。
【００２６】第６実施形態では下層配線によるシールド
用信号線がシールド対象信号線１の１層下層ではなく、
さらに下層の配線層を使用して構成されるため、シール
ド対象信号線１とシールド用信号線２６との配線間距離
を拡大が可能となる。したがって、シールド対象信号線
１とシールド用信号線２６との層間膜容量２８を低減す
ることが可能である。第６実施形態では、コンタクト壁
を使用しているが、前記第３実施形態および第４実施形
態に示したようなコンタクト列を使用した場合でも同様
の効果が得られる。
用信号線がシールド対象信号線１の１層下層ではなく、
さらに下層の配線層を使用して構成されるため、シール
ド対象信号線１とシールド用信号線２６との配線間距離
を拡大が可能となる。したがって、シールド対象信号線
１とシールド用信号線２６との層間膜容量２８を低減す
ることが可能である。第６実施形態では、コンタクト壁
を使用しているが、前記第３実施形態および第４実施形
態に示したようなコンタクト列を使用した場合でも同様
の効果が得られる。
【００２７】尚、図面では、シールド対象信号線と同層
のシールド用配線として右側配線のみ記載されている
が、左側についても同様である。また、シールド対象信
号線とノイズ源となる信号線を入れ替えた場合でも同様
の効果が得られる。また、異層配線間のノイズ干渉に関
しても同様の効果が得られる。
のシールド用配線として右側配線のみ記載されている
が、左側についても同様である。また、シールド対象信
号線とノイズ源となる信号線を入れ替えた場合でも同様
の効果が得られる。また、異層配線間のノイズ干渉に関
しても同様の効果が得られる。
【００２８】
【発明の効果】以上、詳述したように、本発明の半導体
集積回路にあっては、効果的な信号シールドが可能とな
り、アナログ信号のノイズ耐性が向上する。
集積回路にあっては、効果的な信号シールドが可能とな
り、アナログ信号のノイズ耐性が向上する。
【図１】 本発明の第１実施形態における信号シールド
技術を適用した半導体集積回路の断面斜視図。
技術を適用した半導体集積回路の断面斜視図。
【図２】 本発明の第１実施形態における信号シールド
技術を適用した半導体集積回路を上から見た図。
技術を適用した半導体集積回路を上から見た図。
【図３】 本発明の第２実施形態における信号シールド
技術を適用した半導体集積回路の断面斜視図。
技術を適用した半導体集積回路の断面斜視図。
【図４】 本発明の第２実施形態における信号シールド
技術を適用した半導体集積回路を上から見た図。
技術を適用した半導体集積回路を上から見た図。
【図５】 本発明の第３実施形態における信号シールド
技術を適用した半導体集積回路の断面斜視図。
技術を適用した半導体集積回路の断面斜視図。
【図６】 本発明の第３実施形態における信号シールド
技術を適用した半導体集積回路を上から見た図。
技術を適用した半導体集積回路を上から見た図。
【図７】 本発明の第４実施形態における信号シールド
技術を適用した半導体集積回路の断面斜視図。
技術を適用した半導体集積回路の断面斜視図。
【図８】 本発明の第４実施形態における信号シールド
技術を適用した半導体集積回路を上から見た図。
技術を適用した半導体集積回路を上から見た図。
【図９】 本発明の第５実施形態における信号シールド
技術を適用した半導体集積回路の断面斜視図。
技術を適用した半導体集積回路の断面斜視図。
【図１０】 本発明の第５実施形態における信号シール
ド技術を適用した半導体集積回路を上から見た図。
ド技術を適用した半導体集積回路を上から見た図。
【図１１】 本発明の第６実施形態における信号シール
ド技術を適用した半導体集積回路の断面斜視図。
ド技術を適用した半導体集積回路の断面斜視図。
【図１２】 本発明の第６実施形態における信号シール
ド技術を適用した半導体集積回路を上から見た図。
ド技術を適用した半導体集積回路を上から見た図。
【図１３】 従来例における信号シールド技術を適用し
た半導体集積回路の断面斜視図。
た半導体集積回路の断面斜視図。
１ シールド対象信号線 ２ ノイズ源となる信号線 ３ シールド用信号線 ４ ノイズ源となる信号線 ５ シールド用信号線 ６ ノイズ源となる信号線 ７ シールド用信号線 ８ シールド対象信号線とシールド用信号線
間同層配線容量 ９ ノイズ源となる信号線とシールド用信号
線間同層配線容量 １０ シールド対象信号線とシールド用信号線
間異層配線容量 １１ ノイズ源となる信号線とシールド用信号
線間異層配線容量 １２ シールド対象信号線とシールド用信号線
間異層配線容量 １３ ノイズ源となる信号線とシールド用信号
線間異層配線容量 １４ 横方向ノイズ干渉経路 １５ 縦方向ノイズ干渉経路（上方向） １６ 縦方向ノイズ干渉経路（下方向） １７ シールド用コンタクト壁 １８ シールド用コンタクト壁 １９ シールド用コンタクト列 ２０ コンタクト間ノイズ干渉経路 ２１ 追加したシールド用コンタクト列 ２２ コンタクト間を回り込むノイズ干渉経路 ２３ シールド用信号線 ２４ シールド用コンタクト ２５ シールド対象信号線とシールド用異層配
線間容量 ２６ シールド用信号線 ２７ シールド用コンタクト ２８ シールド対象信号線とシールド用異層配
線間容量
間同層配線容量 ９ ノイズ源となる信号線とシールド用信号
線間同層配線容量 １０ シールド対象信号線とシールド用信号線
間異層配線容量 １１ ノイズ源となる信号線とシールド用信号
線間異層配線容量 １２ シールド対象信号線とシールド用信号線
間異層配線容量 １３ ノイズ源となる信号線とシールド用信号
線間異層配線容量 １４ 横方向ノイズ干渉経路 １５ 縦方向ノイズ干渉経路（上方向） １６ 縦方向ノイズ干渉経路（下方向） １７ シールド用コンタクト壁 １８ シールド用コンタクト壁 １９ シールド用コンタクト列 ２０ コンタクト間ノイズ干渉経路 ２１ 追加したシールド用コンタクト列 ２２ コンタクト間を回り込むノイズ干渉経路 ２３ シールド用信号線 ２４ シールド用コンタクト ２５ シールド対象信号線とシールド用異層配
線間容量 ２６ シールド用信号線 ２７ シールド用コンタクト ２８ シールド対象信号線とシールド用異層配
線間容量
Claims (7)
- 【請求項１】 シールド対象信号線とノイズ源となる信
号線との間に第１のシールド用信号線を配置し、前記第
１のシールド用信号線の上方に第２のシールド用信号線
を配置し、更に、前記第１のシールド用信号線と前記第
２のシールド用信号線間を接続するコンタクトを、シー
ルド領域全体に亘って形成することを特徴とした半導体
集積回路。 - 【請求項２】 シールド対象信号線とノイズ源となる信
号線との間に第１のシールド用信号線を配置し、前記第
１のシールド用信号線の下方に第３のシールド用信号線
を配置し、更に、前記第１のシールド用信号線と前記第
３のシールド用信号線間を接続するコンタクトを、シー
ルド領域全体に亘って形成することを特徴とした半導体
集積回路。 - 【請求項３】 前記コンタクトを、シールド領域全体に
亘って、壁状に形成することを特徴とした請求項１また
は２に記載の半導体集積回路。 - 【請求項４】 前記コンタクトを、シールド領域全体に
亘って、任意の間隔で配置することを特徴とした請求項
１または２に記載の半導体集積回路。 - 【請求項５】 前記コンタクトを、シールド領域全体に
亘って、千鳥状に配置することを特徴とした請求項１ま
たは２に記載の半導体集積回路。 - 【請求項６】 シールド対象信号線とノイズ源となる信
号線との間に第１のシールド用信号線を配置し、前記第
１のシールド用信号線の上方に第２のシールド用信号線
を配置し、シールド対象信号線と前記第２のシールド用
信号線の上方に第４のシールド配線を配置し、前記第１
のシールド用信号線と前記第２のシールド用信号線間お
よび、前記第２のシールド用信号線と前記第４のシール
ド用信号線間を接続するコンタクトをシールド領域全体
に亘って、配置することを特徴とした請求項１〜４のい
ずれかに記載の半導体集積回路。 - 【請求項７】 シールド対象信号線とノイズ源となる信
号線との間に第１のシールド用信号線を配置し、前記第
１のシールド用信号線の下方に第３のシールド用信号線
を配置し、シールド対象信号線と前記第３のシールド用
信号線の下方に第５のシールド配線を配置し、前記第１
のシールド用信号線と前記第３のシールド用信号線間お
よび、前記第３のシールド用信号線と前記第５のシール
ド用信号線間を接続するコンタクトをシールド領域全体
に亘って、配置することを特徴とした請求項１〜４のい
ずれかに記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32095399A JP2001144091A (ja) | 1999-11-11 | 1999-11-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32095399A JP2001144091A (ja) | 1999-11-11 | 1999-11-11 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144091A true JP2001144091A (ja) | 2001-05-25 |
Family
ID=18127145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32095399A Pending JP2001144091A (ja) | 1999-11-11 | 1999-11-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144091A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
| KR100838246B1 (ko) * | 2007-06-22 | 2008-06-17 | 삼성전기주식회사 | 전자기 밴드갭 구조물이 구비된 인쇄회로기판 |
| KR100848848B1 (ko) * | 2007-07-12 | 2008-07-28 | 삼성전기주식회사 | 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 |
| KR100850759B1 (ko) * | 2007-06-11 | 2008-08-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR100851065B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100851075B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100851076B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| US7432732B2 (en) | 2005-07-06 | 2008-10-07 | Seiko Epson Corporation | Integrated circuit device including interface circuit and electronic apparatus |
| US7576382B2 (en) | 2005-02-02 | 2009-08-18 | Ricoh Company, Ltd. | Semiconductor integrated device and method of providing shield interconnection therein |
| KR100956891B1 (ko) | 2008-03-19 | 2010-05-11 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100965264B1 (ko) | 2008-09-23 | 2010-06-22 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
-
1999
- 1999-11-11 JP JP32095399A patent/JP2001144091A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
| US7576382B2 (en) | 2005-02-02 | 2009-08-18 | Ricoh Company, Ltd. | Semiconductor integrated device and method of providing shield interconnection therein |
| US7432732B2 (en) | 2005-07-06 | 2008-10-07 | Seiko Epson Corporation | Integrated circuit device including interface circuit and electronic apparatus |
| KR100851065B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100851075B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100851076B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100850759B1 (ko) * | 2007-06-11 | 2008-08-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR100838246B1 (ko) * | 2007-06-22 | 2008-06-17 | 삼성전기주식회사 | 전자기 밴드갭 구조물이 구비된 인쇄회로기판 |
| KR100848848B1 (ko) * | 2007-07-12 | 2008-07-28 | 삼성전기주식회사 | 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 |
| JP2009021594A (ja) * | 2007-07-12 | 2009-01-29 | Samsung Electro-Mechanics Co Ltd | 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法 |
| KR100956891B1 (ko) | 2008-03-19 | 2010-05-11 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100965264B1 (ko) | 2008-09-23 | 2010-06-22 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| KR960011174B1 (ko) | 아날로그ㆍ디지탈 혼합탑재 반도체 집적회로 | |
| JPH0572744B2 (ja) | ||
| US6130484A (en) | Semiconductor device | |
| KR940012602A (ko) | 반도체 장치 | |
| JP2001144091A (ja) | 半導体集積回路 | |
| KR19980064367A (ko) | 집적 회로 칩 패키지용 차동 쌍 구성 | |
| KR910019209A (ko) | 반도체 집적회로 장치 | |
| KR920022431A (ko) | 반도체 장치용 패키지 | |
| JP2674553B2 (ja) | 半導体装置 | |
| JPS615549A (ja) | 半導体装置 | |
| JPH0582717A (ja) | 半導体集積回路装置 | |
| JPH03224261A (ja) | 半導体集積回路装置 | |
| JP2017220505A (ja) | プリント基板 | |
| JPS63111661A (ja) | 半導体集積回路装置 | |
| JP2008235296A (ja) | 半導体集積回路装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| US20030178706A1 (en) | Semiconductor integrated circuit | |
| JPH0153512B2 (ja) | ||
| KR870003570A (ko) | 반도체 장치 | |
| JPH09307061A (ja) | 集積回路装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| KR100243265B1 (ko) | 클럭 라인을 구비하는 반도체 칩 | |
| JPH0774252A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |