JPS63111661A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63111661A JPS63111661A JP61259020A JP25902086A JPS63111661A JP S63111661 A JPS63111661 A JP S63111661A JP 61259020 A JP61259020 A JP 61259020A JP 25902086 A JP25902086 A JP 25902086A JP S63111661 A JPS63111661 A JP S63111661A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- wiring part
- integrated circuit
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 4
- 101700004678 SLIT3 Proteins 0.000 description 3
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に、アルミ配線
のスライドおよびバッシベーションクラソクを防ぐため
の半導体集積回路装置を構成する素子の配置に関するも
のである。
のスライドおよびバッシベーションクラソクを防ぐため
の半導体集積回路装置を構成する素子の配置に関するも
のである。
第２図は、例えば特願昭５４−１４４１７６号に記載さ
れている従来の半導体集積回路装置における幅の広いア
ルミ配線部の図である。第２図において、１はアルミの
電源配線部、２はアルミのグランド配線部、３は電源配
線部１およびグランド配線部２に切り込まれたスリット
である。
れている従来の半導体集積回路装置における幅の広いア
ルミ配線部の図である。第２図において、１はアルミの
電源配線部、２はアルミのグランド配線部、３は電源配
線部１およびグランド配線部２に切り込まれたスリット
である。
このような半導体集積回路装置においては、装置をモー
ルドパッケージに収める場合、モールドから収縮応力が
加わり、これをスリット３が吸収し、アルミ配線のスラ
イド（以下「アルミ配線スライド」という）を低減する
。また、スリット数を増せばアルミ配線スライドを起こ
しにくいことが知られている。しかし、スリット３を有
するということは、アルミ配線スライドの対策には良い
が、同一配線幅のスリットのない配線部と比較した場合
に実効的な配線幅が細くなるために電流密度が増加する
という点において不利である。
ルドパッケージに収める場合、モールドから収縮応力が
加わり、これをスリット３が吸収し、アルミ配線のスラ
イド（以下「アルミ配線スライド」という）を低減する
。また、スリット数を増せばアルミ配線スライドを起こ
しにくいことが知られている。しかし、スリット３を有
するということは、アルミ配線スライドの対策には良い
が、同一配線幅のスリットのない配線部と比較した場合
に実効的な配線幅が細くなるために電流密度が増加する
という点において不利である。
このように、従来の半導体集積回路装置では、電流密度
が同じであるスリットなしの配線部と比較すると、電源
配線部１およびグランド配線部２の配線幅をより広く取
らなくてはならない。また、このスリット３のため、配
線部１．２の下部の任意の点に、外部ビンに対してドラ
イブする出力バッファトランジスタを形成することがで
きないので、半導体集積回路装置の面積が大きくなると
いう欠点がある。さらに、電流密度の増加を押さえるた
めにスリット３の互いの距離を大きく取ると、アルミ配
線スライドを起こし易い。
が同じであるスリットなしの配線部と比較すると、電源
配線部１およびグランド配線部２の配線幅をより広く取
らなくてはならない。また、このスリット３のため、配
線部１．２の下部の任意の点に、外部ビンに対してドラ
イブする出力バッファトランジスタを形成することがで
きないので、半導体集積回路装置の面積が大きくなると
いう欠点がある。さらに、電流密度の増加を押さえるた
めにスリット３の互いの距離を大きく取ると、アルミ配
線スライドを起こし易い。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、面積効率が向上し、スリットが
なくてもアルミ配線スライド等が生じることのない半導
体集積回路装置を得ることにある。
の目的とするところは、面積効率が向上し、スリットが
なくてもアルミ配線スライド等が生じることのない半導
体集積回路装置を得ることにある。
このような目的を達成するために本発明は、半導体基板
上に設けられた配線部の下層に配線部の配線方向に沿っ
て出力バッファトランジスタのゲートを形成するように
したものである。
上に設けられた配線部の下層に配線部の配線方向に沿っ
て出力バッファトランジスタのゲートを形成するように
したものである。
また別の発明として、２層アルミの製造工程で製造した
第２アルミを配線部となし、この配線部と出力バッファ
トランジスタのソースとをスルーホールを経由して接続
するようにしたものである。
第２アルミを配線部となし、この配線部と出力バッファ
トランジスタのソースとをスルーホールを経由して接続
するようにしたものである。
さらに別の発明として、半導体基板上に設けられた配線
部と半導体基板又はウェルとをスルーホールを経由した
バルクコンタクトを通して接続するようにしたものであ
る。
部と半導体基板又はウェルとをスルーホールを経由した
バルクコンタクトを通して接続するようにしたものであ
る。
本発明における半導体集積回路装置は、モールドパッケ
ージに収める場合、モールドから収縮応力が加わっても
、配線部の下層にある出力バッファトランジスタのゲー
トもしくはスルーホール等のために配線部は固定され、
アルミ配線スライドが起こらない。しかも面積効率は向
上し、電流密度を押さえることもできる。
ージに収める場合、モールドから収縮応力が加わっても
、配線部の下層にある出力バッファトランジスタのゲー
トもしくはスルーホール等のために配線部は固定され、
アルミ配線スライドが起こらない。しかも面積効率は向
上し、電流密度を押さえることもできる。
本発明に係わる半導体集積回路装置の一実施例を第１図
に示す。第１図は、半導体集積回路装置内に２層アルミ
製造工程で製造された相補形半導体集積回路装置の出カ
バソファを配設した場合を示す平面図である。第１図に
おいて、■は２層アルミ製造工程で製造された第２アル
ミの電源配線部、２は第２アルミのグランド配線部、４
は電源配線部１もしくはグランド配線部２の下層に配線
方向に沿って伸びる出力バッファトランジスタのゲート
、５は上記出力バッファトランジスタのソース（図示せ
ず）に電力を供給するために第１アルミと第２アルミを
接続し且つ第１アルミと拡散領域部とを接続するスルー
ホール及びコンタクト、６は出力バッファトランジスタ
が存在しない場合に半導体基板またはウェルに電力を供
給するためのスルーホール及びバルクコンタクトである
。
に示す。第１図は、半導体集積回路装置内に２層アルミ
製造工程で製造された相補形半導体集積回路装置の出カ
バソファを配設した場合を示す平面図である。第１図に
おいて、■は２層アルミ製造工程で製造された第２アル
ミの電源配線部、２は第２アルミのグランド配線部、４
は電源配線部１もしくはグランド配線部２の下層に配線
方向に沿って伸びる出力バッファトランジスタのゲート
、５は上記出力バッファトランジスタのソース（図示せ
ず）に電力を供給するために第１アルミと第２アルミを
接続し且つ第１アルミと拡散領域部とを接続するスルー
ホール及びコンタクト、６は出力バッファトランジスタ
が存在しない場合に半導体基板またはウェルに電力を供
給するためのスルーホール及びバルクコンタクトである
。
本装置においては、出力バッファトランジスタを電源配
線部１およびグランド配線部２の下層に形成できるよう
になったため面積が小さくて済み、電源配線部１および
グランド配線部２が下層のゲート４のため凹凸状態の上
を配線され、しかもスルーホール及びコンタクト５１ス
ルーホール及びバルクコンタクト６のため下層と固定さ
れるので、スリットがなくてもアルミ配線スライドを起
こさなくなる。そして、電源配線部１およびグランド配
線部２のアルミにスリットをいれないため電流密度を低
く押さえることができ、しかもバルクコンタクトがある
ため半導体基板およびウェルの電位を安定させることが
可能になった。
線部１およびグランド配線部２の下層に形成できるよう
になったため面積が小さくて済み、電源配線部１および
グランド配線部２が下層のゲート４のため凹凸状態の上
を配線され、しかもスルーホール及びコンタクト５１ス
ルーホール及びバルクコンタクト６のため下層と固定さ
れるので、スリットがなくてもアルミ配線スライドを起
こさなくなる。そして、電源配線部１およびグランド配
線部２のアルミにスリットをいれないため電流密度を低
く押さえることができ、しかもバルクコンタクトがある
ため半導体基板およびウェルの電位を安定させることが
可能になった。
〔発明の効果〕
以上説明したように本発明は、配線部の下層に配線方向
に沿って出力バッファトランジスタのゲートを形成した
ことにより、上記ゲートのため配線部は凹凸状態の上を
配線されることとなるので、モールドパッケージに収め
る場合でもアルミ配線スライドおよびパンシベーシジン
クラックが生じることがなく、また面積効率が向上し、
さらに電流密度を低く押さえることができる効果がある
。
に沿って出力バッファトランジスタのゲートを形成した
ことにより、上記ゲートのため配線部は凹凸状態の上を
配線されることとなるので、モールドパッケージに収め
る場合でもアルミ配線スライドおよびパンシベーシジン
クラックが生じることがなく、また面積効率が向上し、
さらに電流密度を低く押さえることができる効果がある
。
また、第２アルミの配線部と出力バッファトランジスタ
のソースとをスルーホールを経由して接続したことによ
り、又は配線部と半導体基板又はウェルとをスルーホー
ルを経由したバルクコンタクトを通して接続したことに
より、上記スルーホールのため配線部が下層に固定され
るので、上述したのと同様の効果がある。
のソースとをスルーホールを経由して接続したことによ
り、又は配線部と半導体基板又はウェルとをスルーホー
ルを経由したバルクコンタクトを通して接続したことに
より、上記スルーホールのため配線部が下層に固定され
るので、上述したのと同様の効果がある。
第１図は本発明に係わる半導体集積回路装置の一実施例
を示す平面図、第２図は従来の半導体集積回路装置を示
す平面図である。 １・・・電源配線部、２・・・グランド配線部、４・・
・ゲート、５・・・スルーホール及びコンタクト、６・
・・スルーホール及びバルクコンタクト。
を示す平面図、第２図は従来の半導体集積回路装置を示
す平面図である。 １・・・電源配線部、２・・・グランド配線部、４・・
・ゲート、５・・・スルーホール及びコンタクト、６・
・・スルーホール及びバルクコンタクト。
Claims (3)
- （１）半導体基板上に設けられた配線部の下層に前記配
線部の配線方向に沿って出力バッファトランジスタのゲ
ートを形成したことを特徴とする半導体集積回路装置。 - （２）配線部を２層アルミの製造工程で製造した第２ア
ルミによって形成し、この配線部と出力バッファトラン
ジスタのソースとをスルーホールを経由して接続したこ
とを特徴とする特許請求の範囲第１項記載の半導体集積
回路装置。 - （３）半導体基板上に設けられた配線部と半導体基板又
はウェルとをスルーホールを経由したバルクコンタクト
を通して接続したことを特徴とする半導体集積回路装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259020A JPH06101532B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体集積回路装置 |
| US07/106,880 US4908690A (en) | 1986-10-29 | 1987-10-13 | Semiconductor integrated circuit device with high reliability wiring layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259020A JPH06101532B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111661A true JPS63111661A (ja) | 1988-05-16 |
| JPH06101532B2 JPH06101532B2 (ja) | 1994-12-12 |
Family
ID=17328233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259020A Expired - Lifetime JPH06101532B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4908690A (ja) |
| JP (1) | JPH06101532B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136136A (ja) * | 1991-09-11 | 1993-06-01 | Yamaha Corp | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750708B2 (ja) * | 1989-04-26 | 1995-05-31 | 株式会社東芝 | 半導体装置 |
| JPH03142934A (ja) * | 1989-10-30 | 1991-06-18 | Mitsubishi Electric Corp | 半導体集積回路装置の配線接続構造 |
| JPH07123101B2 (ja) * | 1990-09-14 | 1995-12-25 | 株式会社東芝 | 半導体装置 |
| US5504375A (en) * | 1992-03-02 | 1996-04-02 | International Business Machines Corporation | Asymmetric studs and connecting lines to minimize stress |
| JP2006310508A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986253A (ja) * | 1982-11-02 | 1984-05-18 | Fujitsu Ltd | 半導体集積回路 |
| JPS61225837A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 半導体装置の層間接続方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851425B2 (ja) * | 1975-08-22 | 1983-11-16 | 株式会社日立製作所 | ハンドウタイソウチ |
| JPS5667937A (en) * | 1979-11-07 | 1981-06-08 | Nec Corp | Semiconductor system |
| JPS59121853A (ja) * | 1982-12-27 | 1984-07-14 | Toshiba Corp | 半導体装置 |
-
1986
- 1986-10-29 JP JP61259020A patent/JPH06101532B2/ja not_active Expired - Lifetime
-
1987
- 1987-10-13 US US07/106,880 patent/US4908690A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986253A (ja) * | 1982-11-02 | 1984-05-18 | Fujitsu Ltd | 半導体集積回路 |
| JPS61225837A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 半導体装置の層間接続方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136136A (ja) * | 1991-09-11 | 1993-06-01 | Yamaha Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4908690A (en) | 1990-03-13 |
| JPH06101532B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111661A (ja) | 半導体集積回路装置 | |
| JP2001144091A (ja) | 半導体集積回路 | |
| KR930009022B1 (ko) | 반도체장치 | |
| US6376920B1 (en) | Semiconductor chip having a low-noise ground line | |
| JP2839722B2 (ja) | 集積回路装置 | |
| KR960030442A (ko) | 파워 금속 산화막 반도체(mos) 트랜지스터 | |
| JP2890269B2 (ja) | 半導体装置 | |
| US6222266B1 (en) | Miniaturization of a semiconductor chip | |
| JPS623584B2 (ja) | ||
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| KR930010078B1 (ko) | 반도체 집적회로장치 | |
| JPH0576783B2 (ja) | ||
| JP2913766B2 (ja) | 半導体装置 | |
| KR940008023A (ko) | 집적 회로 디바이스의 전기적 잡음을 감소시키기 위한 구조물 및 이의 감소 방법 | |
| JPH02165678A (ja) | Ｍｏｓトランジスタ | |
| JP2520473B2 (ja) | 半導体集積回路 | |
| JPH07115126A (ja) | 半導体集積回路装置 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPH02248049A (ja) | 半導体集積回路 | |
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JPS59127865A (ja) | 半導体装置 | |
| JPH11330434A (ja) | 半導体装置 | |
| JPS62237746A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |