KR100848848B1 - 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 - Google Patents

전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 Download PDF

Info

Publication number
KR100848848B1
KR100848848B1 KR1020070070001A KR20070070001A KR100848848B1 KR 100848848 B1 KR100848848 B1 KR 100848848B1 KR 1020070070001 A KR1020070070001 A KR 1020070070001A KR 20070070001 A KR20070070001 A KR 20070070001A KR 100848848 B1 KR100848848 B1 KR 100848848B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
hole
circuit board
Prior art date
Application number
KR1020070070001A
Other languages
English (en)
Inventor
김한
박대현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070070001A priority Critical patent/KR100848848B1/ko
Priority to DE102008032979A priority patent/DE102008032979B4/de
Priority to US12/216,629 priority patent/US8183468B2/en
Priority to JP2008177624A priority patent/JP4862163B2/ja
Application granted granted Critical
Publication of KR100848848B1 publication Critical patent/KR100848848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H01Q15/008—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces said selective devices having Sievenpipers' mushroom elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

아날로그 회로와 디지털 회로 사이의 혼합 신호(mixed signal) 문제를 해결한 전자기 밴드갭 구조물과, 이를 포함하는 인쇄회로기판 및 그 제조방법이 개시된다. 일 실시예에 따른 전자기 밴드갭 구조물은, 제1 금속층; 상기 제1 금속층 상에 적층된 제1 유전층; 상기 제1 유전층 상에 적층된 금속판; 상기 금속판 및 상기 제1 유전층 상에 적층된 제2 유전층; 상기 제2 유전층 상에 적층된 제2 금속층; 및 상기 금속판을 중심으로 상기 제1 금속층과 상기 제2 금속층을 향하는 비아를 포함하되, 상기 비아는 상기 제1 금속층에 연결되고, 상기 제2 금속층에는 연결되지 않는다. 전자기 밴드갭 구조물을 포함하면서도 기존의 인쇄회로기판 제조공정에 내층 드릴 공정, 도금 공정, 충진 공정이 추가되지 않아 전체 공정이 길어지지 않는다.
아날로그 회로, 디지털 회로, 인쇄회로기판, 혼합 신호

Description

전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그 제조방법{Electromagnetic bandgap structure, printed circuit board comprising this and method thereof}
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 아날로그 회로와 디지털 회로 사이의 혼합 신호(mixed signal) 문제를 해결한 전자기 밴드갭 구조물과, 이를 포함하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
이동성이 중요시되는 최근 경향에 따라 무선 통신이 가능한 이동 통신 단말, PDA(Personal Digital Assistants), 노트북, DMB(Digital Multimedia Broadcasting) 기기 등 다양한 기기들이 출시되고 있다.
이러한 기기들은 무선 통신을 위해 아날로그 회로(analog circuit)(예를 들어, RF 회로)와 디지털 회로(digital circuit)가 복합적으로 구성되어 있는 인쇄회로기판(printed circuit board)을 포함하고 있다.
도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도이 다. 4층 구조를 가지는 인쇄회로기판(100)이 도시되어 있으나, 그 외 2층, 6층 등 다양한 구조의 인쇄회로기판도 적용가능하다. 여기서, 아날로그 회로는 RF 회로인 것으로 가정한다.
인쇄회로기판(100)은 금속층(metal layer)(110-1, 110-2, 110-3, 110-4, 이하 110이라 약칭함)과, 금속층(110) 사이에 적층된 유전층(dielectric layer)(120)(120-1, 120-2, 120-3으로 구분됨)과, 최상위 금속층(110-1) 상에 장착된 디지털 회로(130)와, RF 회로(140)를 포함한다.
참조번호 110-2의 금속층을 접지층(ground layer), 110-3의 금속층을 전원층(power layer)라고 가정하면, 접지층(110-2)과 전원층(110-3) 사이에 연결된 비아(160)를 통해 전류가 흐르고, 인쇄회로기판(100)은 미리 정해진 동작 또는 기능을 수행한다.
여기서, 디지털 회로(130)의 동작 주파수와 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)(150)가 RF 회로(140)로 전달되어 혼합 신호(mixed signal) 문제를 발생시킨다. 혼합 신호 문제는 디지털 회로(130)에서의 전자파가 RF 회로(140)가 동작하는 주파수 대역 내의 주파수를 가짐으로 인해 RF 회로(140)의 정확한 동작을 방해하는 것을 의미한다. 예를 들어, RF 회로(140)가 소정 주파수 대역의 신호를 수신함에 있어서, 해당 주파수 대역 내에 신호를 포함하는 전자파(150)가 디지털 회로(130)로부터 전달됨으로 인해 해당 주파수 대역 내에서 정확한 신호의 수신이 어려울 수 있다.
이러한 혼합 신호 문제는 전자 기기가 복잡해짐에 따라 디지털 회로(130)의 동작 주파수가 증가하고, 점점 복잡해짐에 따라 해결이 어려워지고 있다.
전원 노이즈(power noise)의 전형적인 해결책인 디커플링 커패시터(decoupling capacitor)에 의한 방법도 고주파수에서는 적절한 해결책이 되지 못하는 바, RF 회로와 디지털 회로 사이에 고주파수의 노이즈를 차단하는 구조물의 연구가 필요한 실정이다.
도 2는 종래 기술에 따른 아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결하는 전자기 밴드갭 구조물의 단면도이고, 도 3은 도 2에 도시된 전자기 밴드갭 구조물의 금속판 배열 구조를 나타낸 평면도이다. 도 4는 도 2에 도시된 전자기 밴드갭 구조물의 사시도이며, 도 5는 도 2에 도시된 전자기 밴드갭 구조물의 등가회로도이다.
전자기 밴드갭 구조물(electromagnetic bandgap structure)(200)은 제1 금속층(210-1), 제2 금속층(210-2), 제1 유전층(220a), 제2 유전층(220b), 금속판(232) 및 비아(via)(234)를 포함한다.
제1 금속층(210-1)과 금속판(232)은 비아(234)를 통해 연결되어 있으며, 금속판(232) 및 비아(234)는 버섯형(mushroom type) 구조물(230)을 형성한다(도 4 참조).
제1 금속층(210-1)이 접지층(ground layer)인 경우 제2 금속층(210-2)은 전원층(power layer)이고, 제1 금속층(210-1)이 전원층인 경우 제2 금속층(210-2)은 접지층이 된다.
즉, 접지층과 전원층 사이에 금속판(232) 및 비아(234)로 형성된 버섯형 구 조물(230)을 반복하여 배열함으로써(도 3 참조), 특정 주파수 대역에 포함되는 신호를 통과시키지 않는 밴드갭(bandgap) 구조를 가지게 된다.
특정 주파수 대역에 포함되는 신호를 통과시키지 않는 기능은 저항(resistance)(RE, RP), 인덕턴스(inductance)(LE, LP), 커패시턴스(capacitance)(CE, CP, CG), 컨덕턴스(conductance)(GP, GE) 성분에 의한 것이며, 도 5에 도시된 것과 같은 등가회로로 근사화되어 표현된다.
디지털 회로와 RF 회로가 동일 기판에 구현되어 사용되는 대표적인 전자 기기로 이동 통신 단말이 있다. 이동 통신 단말의 경우 혼합 신호 문제를 해결하기 위해서는 상술한 전자기 밴드갭 구조물을 적용할 때 다층 인쇄회로기판의 중간층에 위치한 전원층과 접지층 사이에 전자기 밴드갭 구조물이 삽입된다. 이 경우 다층 인쇄회로기판의 제조공정에 전자기 밴드갭 구조물을 삽입하기 위한 내층 드릴 및 도금 공정이 추가됨으로 인해 전체 공정이 길어지게 되는 문제점이 있다.
따라서, 본 발명은 전자기 밴드갭 구조물을 포함하면서도 기존의 인쇄회로기판 제조공정에 내층 드릴 공정이 추가되지 않아 전체 공정이 길어지지 않는 인쇄회로기판 및 그 제조방법을 제공한다.
또한, 본 발명은 구조물 전체적으로 비아가 연결되어 있는 새로운 구조의 전 자기 밴드갭 구조물을 제공한다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 소정 주파수 대역의 신호 전달을 방지하는 전자기 밴드갭 구조물이 제공된다.
일 실시예에 따른 전자기 밴드갭 구조물은, 제1 금속층; 상기 제1 금속층 상에 적층된 제1 유전층; 상기 제1 유전층 상에 적층된 금속판; 상기 금속판 및 상기 제1 유전층 상에 적층된 제2 유전층; 상기 제2 유전층 상에 적층된 제2 금속층; 및 상기 금속판을 중심으로 상기 제1 금속층과 상기 제2 금속층을 향하는 비아를 포함하되, 상기 비아는 상기 제1 금속층에 연결되고, 상기 제2 금속층에는 연결되지 않는다.
상기 제2 금속층은 상기 비아와 중심이 동일하고, 상기 비아보다 직경이 큰 클리어런스 홀(clearance hole)을 구비하고 있을 수 있다. 여기서, 상기 비아는 상기 제2 금속층과 동일 평면 상에서 비아 랜드와 연결되고, 상기 클리어런스 홀은 상기 비아 랜드를 수용할 수 있다.
또한, 상기 제1 금속층과 상기 제2 금속층 외부로 하나 이상의 금속층을 더 포함하되, 상기 비아는 상기 금속층까지 연장되며, 상기 금속층에 형성된 클리어런스 홀 내부를 관통할 수 있다.
본 발명의 다른 측면에 따르면, 아날로그 회로와 디지털 회로를 포함하고 있어 디지털 회로로부터 아날로그 회로로의 소정 주파수 대역의 신호 전달을 방지하는 인쇄회로기판이 제공된다.
일 실시예에 따른 인쇄회로기판은, 제1 금속층과, 상기 제1 금속층 상에 적층된 제1 유전층과, 상기 제1 유전층 상에 적층된 금속판과, 상기 금속판 및 상기 제1 유전층 상에 적층된 제2 유전층과, 상기 제2 유전층 상에 적층된 제2 금속층과, 그리고 상기 금속판을 중심으로 상기 제1 금속층과 상기 제2 금속층을 향하는 비아를 포함하는 전자기 밴드갭 구조물이 상기 아날로그 회로와 상기 디지털 회로 사이에 배치되되, 상기 비아는 상기 제1 금속층에 연결되고, 상기 제2 금속층에는 연결되지 않는다.
여기서, 상기 제1 금속층은 접지층(ground layer) 또는 전원층(power layer) 중 어느 하나이고, 상기 제2 금속층은 다른 하나일 수 있다.
그리고 상기 아날로그 회로는 외부로부터의 무선 신호를 수신하는 안테나를 포함하는 RF 회로일 수 있다.
또한, 상기 제2 금속층은 상기 비아와 중심이 동일하고, 상기 비아보다 직경이 큰 클리어런스 홀을 구비하고 있을 수 있다. 여기서, 상기 비아는 상기 제2 금속층과 동일 평면 상에서 비아 랜드와 연결되고, 상기 클리어런스 홀은 상기 비아 랜드를 수용할 수 있다.
그리고 상기 제1 금속층과 상기 제2 금속층 외부로 하나 이상의 금속층을 더 포함하되, 상기 비아는 상기 금속층까지 연장되며, 상기 금속층에 형성된 클리어런 스 홀 내부를 관통할 수 있다.
본 발명의 또 다른 측면에 따르면, 아날로그 회로와 디지털 회로를 포함하고 있어 디지털 회로로부터 아날로그 회로로의 소정 주파수 대역의 신호 전달을 방지하는 인쇄회로기판의 제조방법이 제공된다.
일 실시예에 따른 인쇄회로기판의 제조방법은, 마련된 동박적층판 상의 소정 위치에 금속판을 패터닝하는 단계; 상기 동박적층판의 일면 또는 양면에 절연층과 금속층을 적층하는 단계; 상기 금속판과 상응하는 상기 금속층의 소정 위치에 클리어런스 홀을 패터닝하는 단계; 상기 클리어런스 홀의 중심을 드릴링하여 관통 홀을 형성하는 단계; 상기 관통 홀을 도금하는 단계; 및 외층 회로를 형성하는 단계를 포함한다.
여기서, 상기 관통 홀 도금 단계 이후에 상기 관통 홀 내부를 충진하는 단계를 더 포함하는 전자기 밴드갭 구조물을 포함할 수 있다.
그리고 상기 클리어런스 홀 패터닝 단계는 상기 클리어런스 홀 내부에 비아 랜드를 패터닝할 수 있다. 여기서, 상기 관통 홀 형성 단계는 상기 비아 랜드의 중심을 드릴링하여 상기 관통 홀을 형성할 수 있다.
그리고 상기 관통 홀 형성 단계 이전에 상기 적층 단계 및 상기 클리어런스 홀 패터닝 단계를 반복하는 단계를 더 포함할 수 있다.
본 발명에 따른 전자기 밴드갭 구조물 및 인쇄회로기판은 구조물 전체적으로 비아가 연결되어 있어 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가질 수 있다.
또한, 본 발명에 따른 인쇄회로기판 제조방법은 전자기 밴드갭 구조물을 포함하면서도 기존의 인쇄회로기판 제조공정에 내층 드릴 공정, 도금 공정, 충진 공정이 추가되지 않아 전체 공정이 길어지지 않는다.
또한, RF 회로와 디지털 회로가 동일 기판 내에 구현되어 있는 전자 기기(예를 들어, 이동 통신 단말 등)에서의 혼합 신호 문제를 해결하는 효과가 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
우선 도 4에 도시된 전자기 밴드갭 구조물(200)을 포함하는 인쇄회로기판의 제조공정에 대해 도 6a 내지 6m을 참조하여 설명하고, 이후 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물과 이를 포함하는 인쇄회로기판의 제조공정에 대하여 설명하기로 한다.
도 6a 내지 6m은 종래 전자기 밴드갭 구조물을 포함하는 인쇄회로기판의 제조공정에 따른 단면도이다. 8층 인쇄회로기판의 제조공정을 기준으로 설명하지만, 그 외 4층, 6층 인쇄회로기판 등의 제조에도 동일한 내용이 적용가능함은 물론이다.
동박적층판(CCL: cooper clad laminate)(610)을 마련한다(도 6a 참조). 동박적층판(610)은 절연층(612)을 중심으로 양면에 동박(614a, 614b)이 적층되어 있다. 여기서, 전자기 밴드갭 구조물(200)의 제1 금속층(210-1)이 하면의 동박(614a)에 의해, 그리고 전자기 밴드갭 구조물(200)의 금속판(232)이 상면의 동박(614b)에 의해 형성되는 것으로 가정한다.
동박적층판(610)의 일면 또는 양면에 건식 또는 습식 에칭 방법으로 식각하여 회로 패턴(616)을 형성한다(도 6b 참조). 동박적층판(610)에 적층된 동박(614b)의 일부가 제거되고 남은 부분이 회로 패턴(616)으로서의 기능을 수행하게 된다. 이때 전자기 밴드갭 구조물(200)의 금속판(232)도 함께 형성한다(A 참조).
회로 패턴(616) 및 금속판(232)의 형성은 인쇄회로기판의 제조공정 중 패터닝(patterning) 방법, 즉 마스크, 에칭, 노광, 현상 과정을 거침으로써 수행된다. 이는 인쇄회로기판의 일반적인 공정으로 당업자에게 자명한 바 상세한 설명은 생략한다.
이후 전자기 밴드갭 구조물(200)의 비아(234)를 형성하기 위하여 금속판(232)과 동박적층판(610)의 하면에 적층된 동박(614a)을 관통하는 내층 관통 홀(620)을 형성한다(도 6c 참조). 내층 관통 홀(620)의 형성은 기계 드릴, 레이저 드릴 등의 내층 드릴 공정에 의해 이루어진다.
그리고 내층 관통 홀(620)은 도금 공정을 통해 하면의 동박(614a)과 상면의 금속판(232)이 전기적으로 연결되도록 내벽에 도금층(622)이 형성된다(도 6d의 A 참조). 도금 공정은 무전해 동도금, 전해 동도금 등의 방법에 의해 이루어진다.
도금된 내층 관통 홀(620)의 내부는 플러깅 잉크(plugging ink)(624)로 충진된다(도 6e 참조). 플러깅 잉크(624) 이외에 도전성 페이스트(conductive paste)로 채우거나 혹은 이전 도금 공정 중 내층 관통 홀(620)의 내벽 뿐만 아니라 내부를 모두 도금 충진할 수 있다.
내층 관통 홀(620)의 내부를 충진함에 따라 전자기 밴드갭 구조물(200)의 버섯형 구조물(230)이 내층 회로와 함께 인쇄회로기판의 내층에 형성된다(도 6e의 A 참조).
상술한 방법에 의해 내층 회로 및 버섯형 구조물(230)이 형성된 내층의 양면에 절연층(632a, 632b, 636a, 636b)과 금속층(634a, 634b, 638a, 638b)을 교번하여 적층하고, 각 금속층(634a, 634b, 638a, 638b)에는 도 6b를 참조하여 설명한 바와 같이 회로 패턴이 형성된다(도 6f 참조).
다층 인쇄회로기판(630)은, A로 표시된 영역 내에 버섯형 구조물(230)과, 버섯형 구조물(230)의 금속판(232) 상에 적층된 절연층(220b) 및 금속층(210-2), 버섯형 구조물(230)과 연결된 금속층(210-1)을 포함하는 전자기 밴드갭 구조물을 내부에 포함하게 된다.
이후 다층 인쇄회로기판(630)의 최상 금속층(638b)과 최하 금속층(638a)을 관통하는 관통 홀(640)을 형성한다(도 6g 참조). 관통 홀(640)의 형성은 내층 형성시 내층 관통 홀(640)의 형성과 마찬가지로 기계 드릴, 레이저 드릴 등의 드릴 공정에 의해 이루어진다.
그리고 관통 홀(640)은 무전해 동도금, 전해 동도금 등을 통해 도금되어 내벽에 도금층(642)이 형성되고(도 6h 참조). 관통 홀(640)의 내부 중 빈 공간을 플러깅 잉크(644), 도전성 페이스트 등으로 충진한다(도 6i 참조).
그리고 외층 절연층(652a, 652b)과 외층 금속층(654a, 654b)을 적층하고 외 층 회로를 형성하며(도 6j 참조), 비아 홀(660)을 가공한다(도 6k 참조). 비아 홀(660)은 레이저 드릴링에 의해 형성되며, 외층 금속층(654a, 654b)과 외층 절연층(652a, 652b)을 홀 가공한다. 이를 통해 다층 인쇄회로기판의 최상 금속층(638b) 및/또는 최하 금속층(636a)이 외부로 표출되고, 비아 홀 도금(662)을 통해 최상 금속층(636b) 및/또는 최하 금속층(636a)과 외층 금속층(654b, 654a)이 전기적으로 연결된다(도 6l 참조).
그리고 최외곽에 솔더 레지스트(solder resist)(670)를 도포하여 인쇄회로기판 제조를 완료한다(도 6m 참조).
상술한 과정을 통해 내부에 전자기 밴드갭 구조물을 포함하는 인쇄회로기판은 13단계의 공정을 거치게 된다. 전자기 밴드갭 구조물을 형성하기 위하여 내층 관통 홀(640)을 형성하고, 내층 관통 홀(640)을 도금하는 공정이 추가됨에 따라 인쇄회로기판의 제조공정이 길어지게 되었다.
따라서, 본 발명에서는 이러한 공정의 추가 없이 혼합 신호 문제를 해결하는 전자기 밴드갭 구조물의 구조와, 이를 적용한 인쇄회로기판 및 그 제조방법을 제공한다. 이에 대하여 도 7 이하 도면을 참조하여 상세히 설명하기로 한다.
도 7은 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도이다.
전자기 밴드갭 구조물(700)은 제1 금속층(710), 제2 금속층(720), 금속판(740), 유전층(730) 및 비아(750)를 포함한다.
금속판(740)은 제1 금속층(710)과 제2 금속층(720) 사이에 위치한다.
유전층(730)은 금속판(740)을 기준으로 형성 시기에 따라 제1 유전층(731)과 제2 유전층(732)로 구분된다.
제1 금속층(710), 제2 금속층(720), 금속판(740) 및 비아(750)는 전원이 공급되어 신호가 전달될 수 있는 금속 물질(예를 들어, 구리(Cu) 등)로 구성된다.
제1 유전층(731)과 제2 유전층(732)은 동일한 유전 물질 또는 유전율이 동일하거나 서로 다른 유전 물질로 구성될 수 있다.
제1 금속층(710)이 접지층(ground layer)인 경우 제2 금속층(720)은 전원층(power layer)이며, 제1 금속층(710)이 전원층인 경우 제2 금속층(720)은 접지층이다. 즉, 제1 금속층(710)과 제2 금속층(720)은 유전층(730)을 사이에 두고 인접하고 있는 접지층과 전원층으로 구성된다.
비아(750)는 금속판(740)을 중심으로 제1 금속층(710)과 제2 금속층(720) 방향 양쪽으로 연결되어 있다. 다만, 비아(750)와 제1 금속층(710)은 연결되지만, 제2 금속층(720)은 연결되지 않는다.
제2 금속층(720)은 클리어런스 홀(clearance hole)(725)이 형성되어 있다. 클리어런스 홀(725)은 비아(750)와 중심이 동일하며, 비아(750)의 직경보다 더 크다. 바람직하게는 제2 금속층(720)과 동일한 평면 상에서 비아(750)가 연결되는 비아 랜드(752)보다 직경이 더 크도록 형성된 제2 금속층(720)의 회로 패턴 중 기공(void)을 나타낸다. 비아(750)는 제2 금속층(720)에 형성된 클리어런스 홀(725) 내를 관통함에 따라 제2 금속층(720)과는 연결되지 않는다.
비아(750)는 금속판(740)이 전원층(power layer)인 경우 접지층(ground layer)과는 접지층에 형성된 클리어런스 홀 내를 관통함으로써 연결되지 않고, 금속판(740)이 접지층인 경우 전원층과는 전원층에 형성된 클리어런스 홀 내를 관통함으로써 연결되지 않는다.
또는 비아(750)는 금속판(740)과 제1 금속층(710)에만 연결되고, 타 금속층과는 타 금속층에 형성된 클리어런스 홀 내를 관통함으로써 연결되지 않는다.
예를 들어, 도 7에 도시된 제3 금속층(760)은 제1 금속층(710)을 중심으로 금속판(740)과 반대쪽에 위치한 인쇄회로기판의 금속층이다. 제3 금속층(760) 역시 클리어런스 홀(765)이 형성되어 있다. 클리어런스 홀(765)은 비아(750)와 중심이 동일하며, 비아(750)의 직경보다 더 크다. 바람직하게는 제3 금속층(760)과 동일한 평면 상에서 비아(750)가 연결되는 비아 랜드(754)보다 직경이 더 크도록 형성된 제3 금속층(760)의 회로 패턴 중 기공이다. 비아(750)는 제3 금속층(760)에 형성된 클리어런스 홀(765) 내를 관통함에 따라 제3 금속층(760)과는 연결되지 않는다.
그리고 비아(750)는 도 4에 도시된 전자기 밴드갭 구조물의 비아(234)와 달리 일부 층 사이에만 형성되는 것이 아니라 모든 층을 관통하며, 금속판(740)과 제1 금속층(710)에만 연결되고 타 금속층에는 연결되지 않도록 하는 관통 구조를 가진다. 따라서, 도 6c 내지 6e에 도시된 내층 드릴 공정, 도금 공정, 충진 공정이 없는 제조공정으로 인쇄회로기판 내에 전자기 밴드갭 구조의 적용이 가능하다. 이에 대해서는 도 8a 이하 도면을 참조하여 상세히 설명하기로 한다.
도 8a 내지 8j는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물을 포함하는 인쇄회로기판의 제조공정에 따른 단면도이다. 도 6a 내지 6m에 도시된 인쇄회 로기판과의 비교를 위해 8층 인쇄회로기판의 제조공정을 기준으로 설명하지만, 그 외 4층, 6층 인쇄회로기판 등의 제조에도 동일한 내용이 적용가능함은 물론이다.
동박적층판(810)을 마련한다(도 8a 참조). 동박적층판(810)은 절연층(812)을 중심으로 양면에 동박(814a, 814b)이 적층되어 있다. 여기서, 전자기 밴드갭 구조물(700)의 제1 금속층(710)이 하면의 동박(814a)에 의해, 그리고 전자기 밴드갭 구조물(700)의 금속판(740)이 상면의 동박(814b)에 의해 형성되는 것으로 가정한다.
동박적층판(810)의 일면 또는 양면에 건식 또는 습식 에칭 방법으로 식각하여 회로 패턴(816)을 형성한다(도 6b 참조). 동박적층판(810)에 적층된 동박(814b)의 일부가 제거되고 남은 부분이 회로 패턴(816)으로서의 기능을 수행하게 된다. 이때 전자기 밴드갭 구조물(700)의 금속판(740)도 함께 형성한다(B 영역 참조).
회로 패턴(816) 및 금속판(740)의 형성은 인쇄회로기판의 제조공정 중 패터닝 방법, 즉 마스크, 에칭, 노광, 현상 과정을 거침으로써 수행된다. 이는 인쇄회로기판의 일반적인 공정으로 당업자에게 자명한 바 상세한 설명은 생략한다.
전자기 밴드갭 구조물(700)의 버섯형 구조물이 내층 회로와 함께 인쇄회로기판의 내층에 형성된다. 완전한 버섯형 구조물을 이루기 위한 비아 형성은 추후 도 8d 내지 8f에서 수행된다.
상술한 방법에 의해 내층 회로 및 버섯형 구조물이 형성된 내층 기판의 양면에 절연층(822a, 822b, 826a, 826b)과 금속층(824a, 824b, 828a, 828b)을 교번하여 적층하고, 각 금속층(824a, 824b, 828a, 828b)에는 회로 패턴이 형성된다(도 8c 참조). 또한, 각 금속층(824a, 824b, 828a, 828b)마다 회로 패턴의 형성과 함께 추후 관통 홀이 형성되어 전자기 밴드갭 구조물(800)의 비아(750)가 될 위치에 클리어런스 홀(725, 765, 775, 785)과 비아 랜드(752, 754, 756, 758)를 형성한다(B 영역 참조).
비아 랜드(752, 754, 756, 758)는 관통 홀과 연결된다. 클리어런스 홀(725, 765, 775, 785)은 관통 홀과 중심이 동일하며 비아 랜드(752, 754, 756, 758)를 홀 내부에 수용하고, 비아 랜드(752, 754, 756, 758)가 각 금속층(824b, 824a, 828b, 828a)의 회로 패턴과 전기적으로 연결되지 않도록 한다.
이러한 다층 인쇄회로기판(820)은, B로 표시된 영역 내에 버섯형 구조물과, 버섯형 구조물의 금속판(740) 상에 적층된 절연층(732) 및 금속층(720)을 포함하는 전자기 밴드갭 구조물(700)을 내부에 포함하게 된다. 전자기 밴드갭 구조물(700)이 상술한 아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결하는 기능을 수행하도록 금속판(740)과 제1 금속층(710)을 연결하는 비아를 형성하는 과정은 이하 도 8d 내지 8f에 도시되어 있다.
다층 인쇄회로기판(820)의 최상 금속층(828b)과 최하 금속층(828a)을 관통하는 관통 홀(830)을 형성한다(도 8d 참조). 관통 홀(830)의 형성은 기계 드릴, 레이저 드릴 등의 드릴 공정에 의해 이루어진다.
여기서, 관통 홀(830)은 전자기 밴드갭 구조물(700)의 비아(750)를 형성하며, 도 8b 및 8c에서 형성된 금속판(740), 제1 금속층(710) 및 각 금속층의 비아 랜드(752, 754, 756, 758)를 관통하여 형성된다. 관통 홀(830)은 금속판(740) 및 제1 금속층(710)과는 직접 연결되고, 타 금속층(824b, 824a, 828b, 828a)과는 클리 어런스 홀(725, 765, 775, 785) 내를 관통하여 연결되지 않는다.
관통 홀(830)은 무전해 동도금, 전해 동도금 등을 통해 도금되어 내벽에 도금층(832)이 형성되고(도 8e 참조). 관통 홀(830)의 내부 중 빈 공간을 플러깅 잉크(834), 도전성 페이스트 등으로 충진한다(도 8f 참조).
그리고 외층 절연층(842a, 842b)과 외층 금속층(844a, 844b)을 적층하여 외층 회로를 형성하고(도 8g 참조), 비아 홀(850)을 가공한다(도 8h 참조). 비아 홀(820)은 레이저 드릴링에 의해 형성되며, 외층 금속층(844a, 844b)과 외층 절연층(842a, 842b)을 홀 가공한다. 이를 통해 다층 인쇄회로기판(820)의 최상 금속층(828b) 및/또는 최하 금속층(828a)이 외부로 표출되고, 비아 홀 도금 공정을 통해 최상 금속층(828b) 및/또는 최하 금속층(828a)과 외층 금속층(844b, 844a)이 전기적으로 연결된다(도 8i 참조). 그리고 최외곽에 솔더 레지스트(solder resist)(860)를 도포하여 인쇄회로기판 제조를 완료한다(도 8j 참조).
여기서, 도 8g 내지 8j는 도 6j 내지 6m과 동일한 공정에 해당한다.
상술한 과정을 통해 내부에 전자기 밴드갭 구조물을 포함하는 인쇄회로기판은 10단계의 공정을 거치게 되며, 이는 도 6a 내지 6m에 도시된 인쇄회로기판의 제조공정과 비교할 때 3단계만큼 공정이 단축된 결과를 나타낸다. 이는 내층 관통 홀을 형성하는 대신에 관통 홀을 이용함으로써 내층 드릴 공정, 도금 공정, 충진 공정의 생략이 가능하기 때문이다.
본 발명의 일 실시예에서는 클리어런스 홀 내에 비아 랜드가 구비되는 것으로 설명하였으나, 비아 랜드 없이 비아만이 클리어런스 홀 내부를 관통하는 구조일 수도 있다.
본 발명의 일 실시예에 따른 전자기 밴드갭 구조물(700)이 내부에 배치됨으로 인해 아날로그 회로와 디지털 회로가 동시에 구현되어 사용되는 인쇄회로기판은 디지털 회로로부터 아날로그 회로로 전달되는 전자파 중 특정 주파수 영역(예를 들어, 0.8~2.0 GHz)의 전자파의 전달을 방지할 수 있다.
즉, 작은 구조물 크기에도 불구하고 RF 회로에서 노이즈에 해당하는 특정 주파수 영역의 전자파의 전달을 방지함으로써 앞서 상술하였던 혼합 신호 문제를 해결하는 것이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 아날로그 회로와 디지털 회로를 포함하는 인쇄회로기판의 단면도.
도 2는 종래 기술에 따른 아날로그 회로와 디지털 회로 사이의 혼합 신호 문제를 해결하는 전자기 밴드갭 구조물의 단면도.
도 3은 도 2에 도시된 전자기 밴드갭 구조물의 금속판 배열 구조를 나타낸 평면도.
도 4는 도 2에 도시된 전자기 밴드갭 구조물의 사시도.
도 5는 도 2에 도시된 전자기 밴드갭 구조물의 등가회로도.
도 6a 내지 6m은 종래 전자기 밴드갭 구조물을 포함하는 인쇄회로기판의 제조공정에 따른 단면도.
도 7은 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도.
도 8a 내지 8j는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물을 포함하는 인쇄회로기판의 제조공정에 따른 단면도.
<도면의 주요부분에 대한 부호의 설명>
700: 전자기 밴드갭 구조물
710, 720, 760: 금속층
731, 732: 유전층
740: 금속판
750: 비아
725, 765: 클리어런스 홀

Claims (15)

  1. 제1 금속층;
    상기 제1 금속층 상에 적층된 제1 유전층;
    상기 제1 유전층 상에 적층된 금속판;
    상기 금속판 및 상기 제1 유전층 상에 적층된 제2 유전층;
    상기 제2 유전층 상에 적층된 제2 금속층; 및
    상기 금속판을 중심으로 상기 제1 금속층과 상기 제2 금속층을 향하는 비아를 포함하되,
    상기 비아는 상기 제1 금속층에 연결되고, 상기 제2 금속층에는 연결되지 않는 것을 특징으로 하는 전자기 밴드갭 구조물.
  2. 제1항에 있어서,
    상기 제2 금속층은 상기 비아와 중심이 동일하고, 상기 비아보다 직경이 큰 클리어런스 홀(clearance hole)을 구비하고 있는 것을 특징으로 하는 전자기 밴드갭 구조물.
  3. 제2항에 있어서,
    상기 비아는 상기 제2 금속층과 동일 평면 상에서 비아 랜드와 연결되고,
    상기 클리어런스 홀은 상기 비아 랜드를 수용하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  4. 제1항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 외부로 하나 이상의 금속층을 더 포함하되,
    상기 비아는 상기 금속층까지 연장되며, 상기 금속층에 형성된 클리어런스 홀 내부를 관통하는 것을 특징으로 하는 전자기 밴드갭 구조물.
  5. 아날로그 회로 및 디지털 회로를 포함하는 인쇄회로기판에 있어서,
    제1 금속층과,
    상기 제1 금속층 상에 적층된 제1 유전층과,
    상기 제1 유전층 상에 적층된 금속판과,
    상기 금속판 및 상기 제1 유전층 상에 적층된 제2 유전층과,
    상기 제2 유전층 상에 적층된 제2 금속층과, 그리고
    상기 금속판을 중심으로 상기 제1 금속층과 상기 제2 금속층을 향하는 비아를 포함하는 전자기 밴드갭 구조물이 상기 아날로그 회로와 상기 디지털 회로 사이 에 배치되되,
    상기 비아는 상기 제1 금속층에 연결되고, 상기 제2 금속층에는 연결되지 않는 것을 특징으로 하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 제1 금속층은 접지층(ground layer) 또는 전원층(power layer) 중 어느 하나이고, 상기 제2 금속층은 다른 하나인 것을 특징으로 하는 인쇄회로기판.
  7. 제5항에 있어서,
    상기 아날로그 회로는 외부로부터의 무선 신호를 수신하는 안테나를 포함하는 RF 회로인 것을 특징으로 하는 인쇄회로기판.
  8. 제5항에 있어서,
    상기 제2 금속층은 상기 비아와 중심이 동일하고, 상기 비아보다 직경이 큰 클리어런스 홀을 구비하고 있는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 비아는 상기 제2 금속층과 동일 평면 상에서 비아 랜드와 연결되고,
    상기 클리어런스 홀은 상기 비아 랜드를 수용하는 것을 특징으로 하는 인쇄회로기판.
  10. 제5항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 외부로 하나 이상의 금속층을 더 포함하되,
    상기 비아는 상기 금속층까지 연장되며, 상기 금속층에 형성된 클리어런스 홀 내부를 관통하는 것을 특징으로 하는 인쇄회로기판.
  11. 마련된 동박적층판 상의 소정 위치에 금속판을 패터닝하는 단계;
    상기 동박적층판의 일면 또는 양면에 절연층과 금속층을 적층하는 단계;
    상기 금속판과 상응하는 상기 금속층의 소정 위치에 클리어런스 홀을 패터닝하는 단계;
    상기 클리어런스 홀의 중심을 드릴링하여 관통 홀을 형성하는 단계;
    상기 관통 홀을 도금하는 단계; 및
    외층 회로를 형성하는 단계를 포함하는 전자기 밴드갭 구조물을 포함하는 인 쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 관통 홀 도금 단계 이후에
    상기 관통 홀 내부를 충진하는 단계를 더 포함하는 전자기 밴드갭 구조물을 포함하는 인쇄회로기판 제조방법.
  13. 제11항에 있어서,
    상기 클리어런스 홀 패터닝 단계는 상기 클리어런스 홀 내부에 비아 랜드를 패터닝하는 것을 특징으로 하는 전자기 밴드갭 구조물을 포함하는 인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    상기 관통 홀 형성 단계는 상기 비아 랜드의 중심을 드릴링하여 상기 관통 홀을 형성하는 것을 특징으로 하는 전자기 밴드갭 구조물을 포함하는 인쇄회로기판 제조방법.
  15. 제11항에 있어서,
    상기 관통 홀 형성 단계 이전에
    상기 적층 단계 및 상기 클리어런스 홀 패터닝 단계를 반복하는 단계를 더 포함하는 인쇄회로기판 제조방법.
KR1020070070001A 2007-07-12 2007-07-12 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 KR100848848B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070070001A KR100848848B1 (ko) 2007-07-12 2007-07-12 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
DE102008032979A DE102008032979B4 (de) 2007-07-12 2008-07-07 Elektromagnetische Bandgap-Struktur, diese umfassende Leiterplatte und Herstellungsverfahren
US12/216,629 US8183468B2 (en) 2007-07-12 2008-07-08 Electromagnetic bandgap structure, printed circuit board comprising this and method thereof
JP2008177624A JP4862163B2 (ja) 2007-07-12 2008-07-08 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070070001A KR100848848B1 (ko) 2007-07-12 2007-07-12 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법

Publications (1)

Publication Number Publication Date
KR100848848B1 true KR100848848B1 (ko) 2008-07-28

Family

ID=39825349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070001A KR100848848B1 (ko) 2007-07-12 2007-07-12 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법

Country Status (4)

Country Link
US (1) US8183468B2 (ko)
JP (1) JP4862163B2 (ko)
KR (1) KR100848848B1 (ko)
DE (1) DE102008032979B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027133A (ko) 2016-09-06 2018-03-14 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
JP5522042B2 (ja) * 2008-08-01 2014-06-18 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置
JP5326649B2 (ja) 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
US9336028B2 (en) * 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
US9036365B2 (en) * 2009-10-20 2015-05-19 Nec Corporation Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate
US9000307B2 (en) 2010-03-08 2015-04-07 Nec Corporation Structure, circuit board, and circuit board manufacturing method
CN102792519A (zh) 2010-03-08 2012-11-21 日本电气株式会社 结构、线路板和制造线路板的方法
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
KR101905507B1 (ko) * 2013-09-23 2018-10-10 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 기기
JP6336307B2 (ja) * 2014-03-18 2018-06-06 キヤノン株式会社 電子回路
JP6658439B2 (ja) * 2016-10-05 2020-03-04 株式会社Ｓｏｋｅｎ アンテナ装置
US10103534B2 (en) * 2016-10-27 2018-10-16 General Electric Company Low inductance busbar systems and methods
JP6962346B2 (ja) * 2019-03-26 2021-11-05 株式会社Soken アンテナ装置
CN112777197A (zh) * 2020-12-22 2021-05-11 广东鼎泰机器人科技有限公司 一种配针机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183328A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 一体型マイクロ波回路
JP2000208939A (ja) * 1999-01-18 2000-07-28 Murata Mfg Co Ltd 多層配線基板およびそれを用いた電子装置
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
US6320547B1 (en) * 1998-08-07 2001-11-20 Sarnoff Corporation Switch structure for antennas formed on multilayer ceramic substrates
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
US6552696B1 (en) * 2000-03-29 2003-04-22 Hrl Laboratories, Llc Electronically tunable reflector
US6628242B1 (en) * 2000-08-23 2003-09-30 Innovative Technology Licensing, Llc High impedence structures for multifrequency antennas and waveguides
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US6992255B2 (en) * 2003-07-16 2006-01-31 International Business Machines Corporation Via and via landing structures for smoothing transitions in multi-layer substrates
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7123118B2 (en) * 2004-03-08 2006-10-17 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
KR101231630B1 (ko) 2005-12-28 2013-02-08 엘지디스플레이 주식회사 디스플레이장치 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183328A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 一体型マイクロ波回路
US6320547B1 (en) * 1998-08-07 2001-11-20 Sarnoff Corporation Switch structure for antennas formed on multilayer ceramic substrates
JP2000208939A (ja) * 1999-01-18 2000-07-28 Murata Mfg Co Ltd 多層配線基板およびそれを用いた電子装置
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027133A (ko) 2016-09-06 2018-03-14 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
US10237969B2 (en) 2016-09-06 2019-03-19 Electronics And Telecommunications Research Institute Electromagnetic bandgap structure and method for manufacturing the same

Also Published As

Publication number Publication date
JP2009021594A (ja) 2009-01-29
DE102008032979B4 (de) 2013-02-14
US20090015354A1 (en) 2009-01-15
DE102008032979A1 (de) 2009-02-26
JP4862163B2 (ja) 2012-01-25
US8183468B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR100848848B1 (ko) 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
KR100851075B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8094429B2 (en) Multilayer capacitors and methods for making the same
US9622358B2 (en) Method for forming a circuit board via structure for high speed signaling
KR100851065B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100867150B1 (ko) 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
KR100838246B1 (ko) 전자기 밴드갭 구조물이 구비된 인쇄회로기판
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2009231793A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100879375B1 (ko) 캐비티 캐패시터가 내장된 인쇄회로기판
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
JP2007116178A (ja) 中周波域での電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法
JP2003092460A (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
US6466113B1 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
KR100945289B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US20130299225A1 (en) Via Structure for Multi-Gigahertz Signaling
KR100850759B1 (ko) 인쇄회로기판 및 그 제조방법
JPWO2021009865A1 (ja) 高密度多層基板、及びその製造方法
KR20070000645A (ko) 소자 내장 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee