JP4823252B2 - 電磁気バンドギャップ構造物及び印刷回路基板 - Google Patents

電磁気バンドギャップ構造物及び印刷回路基板 Download PDF

Info

Publication number
JP4823252B2
JP4823252B2 JP2008043333A JP2008043333A JP4823252B2 JP 4823252 B2 JP4823252 B2 JP 4823252B2 JP 2008043333 A JP2008043333 A JP 2008043333A JP 2008043333 A JP2008043333 A JP 2008043333A JP 4823252 B2 JP4823252 B2 JP 4823252B2
Authority
JP
Japan
Prior art keywords
metal plate
layer
metal
dielectric layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008043333A
Other languages
English (en)
Other versions
JP2008277756A (ja
Inventor
美 子 韓
漢 金
大 賢 朴
在 濬 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008277756A publication Critical patent/JP2008277756A/ja
Application granted granted Critical
Publication of JP4823252B2 publication Critical patent/JP4823252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、印刷回路基板に関するもので、より詳細には、アナログ回路とデジタル回路との間の混合信号(mixed signal)の問題を解決した電磁気バンドギャップ構造物及び印刷回路基板に関する。
移動性が重要視される最近の傾向に伴い、無線通信が可能な移動通信端末、携帯情報端末(Personal Digital Assistants:PDA)、ノートパソコン、デジタルマルチメディア放送(Digital Multimedia Broadcasting:DMB)機器など、多様な機器が市販されている。
これらの機器は、無線通信のためにアナログ回路、例えば、RF回路と、デジタル回路とが複合的に搭載されている印刷回路基板を含んでいる。
図1は、アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。4層構造を有する印刷回路基板100が示されているが、その他の2層、6層など、多様な構造の印刷回路基板も適用可能である。ここで、アナログ回路は、RF回路であると仮定する。
印刷回路基板100は、金属層(110-1、110-2、110-3、110-4、以下、110という)と、金属層110の間に積層された誘電層120(120-1、120-2、120-3)と、最上位の金属層110-1上に装着されたデジタル回路130と、RF回路140とを含む。
金属層110-2を接地層、金属層110-3を電源層であると仮定すれば、接地層110-2と電源層110-3との間に接続されているビア160を通して電流が流れ、印刷回路基板100は予め定められた動作または機能を行う。
ここで、デジタル回路130での動作周波数とハーモニックス(harmonics)成分による電磁波(EM wave)150がRF回路140に伝達され混合信号の問題を発生させる。混合信号の問題は、デジタル回路130での電磁波が、RF回路140が動作する周波数帯域内の周波数を有することにより、RF回路140の正確な動作を妨害することを意味する。例えば、RF回路140が所定の周波数帯域の信号を受信するに当たって、該当周波数帯域内の信号を含む電磁波150がデジタル回路130から伝達されることにより、該当周波数帯域内で正確な信号の受信が難しくなることがある。
このような混合信号の問題は、電子機器が複雑になるに、デジタル回路130の動作周波数が増加し、かつますます複雑になるので、解決し難くなっている。
電源ノイズの典型的な解決策であるデカップリングキャパシタ(decoupling capacitor)による方法も、高周波数においては適切な解決策となっておらず、RF回路とデジタル回路との間に高周波数のノイズを遮断する構造物の研究が必要な実情である。
図2は、従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図であり、図3は、図2に示されている電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。図4は、図2に示されている電磁気バンドギャップ構造物の斜視図であり、図5は、図2に示されている電磁気バンドギャップ構造物の等価回路図である。
電磁気バンドギャップ構造物(electromagnetic bandgap structure)200は、第1金属層210−1、第2金属層210−2、第1誘電層220a、第2誘電層220b、金属板232、及びビア234を含む。
第1金属層210−1と金属板232とはビア234を通して接続されており、金属板232及びビア234はきのこ型(mushroom type)の構造物230を形成する(図4参照)。
第1金属層210−1が接地層であると、第2金属層210−2は電源層になり、第1金属層210−1が電源層であると、第2金属層210−2は接地層になる。
すなわち、接地層と電源層との間に金属板232及びビア234から形成されたきのこ型の構造物230を繰り返して形成することにより(図3参照)、特定の周波数帯域に含まれる信号を通過させないバンドギャップ構造を有することになる。
特定の周波数帯域に含まれる信号を通過させない機能は、抵抗(R、R)、インダクタンス(L、L)、キャパシタンス(C、C、C)、コンダクタンス(G、G)の成分によるもので、図5に示すような等価回路図で近似化して表される。
デジタル回路とRF回路とが同一基板に具現され用いられる代表的な電子機器には移動通信端末がある。移動通信端末の場合、混合信号の問題を解決するためには、RF回路の動作周波数におけるノイズ遮蔽が必要であり、移動通信端末にて使用できるように、きのこ型構造物の大きさが小さくなければならない。しかし、上述した電磁気バンドギャップ構造物を用いる場合、前記の二つの条件をともに満足させないという問題点がある。
また、このような混合信号の問題を解決するために電磁気バンドギャップ構造物を用いる場合には、遮蔽されるノイズレベルの調節がさらに必要となる。これは、設計者が、多様な応用製品ごとに要求される条件に合わせて各々のバンドギャップ周波数帯域を調節しなければならなく、また該当バンドギャップ周波数帯域内で混合信号を意図するノイズレベルまで低める必要があるからである。
前記のような従来技術の問題点を解決するために、本発明は、特定周波数のノイズを通過させないことにより、同じ周波数帯域で同じ大きさの他の構造物に比べてノイズレベルをより低めることができる電磁気バンドギャップ構造物及び印刷回路基板を提供することに目的がある。
また、本発明の他の目的は、RF回路とデジタル回路とが同一基板内に具現されている電子機器(例えば、移動通信端末など)での混合信号の問題を解決した電磁気バンドギャップ構造物及び印刷回路基板を提供することである。
本発明の他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施形態によれば、第1金属層と、前記第1金属層上に積層された第1誘電層と、前記第1誘電層上に積層された金属板と、前記第1金属層と前記金属板とを接続させるビアと、前記金属板及び前記第1誘電層上に積層された第2誘電層と、前記第2誘電層上に積層された第2金属層と、を含み、前記金属板にはホールが形成されることを特徴とする電磁気バンドギャップ構造物が提供される。
前記ホールは、前記金属板に複数形成されることができ、前記複数のホールは、前記ビアを基準軸として対称となるように前記金属板に形成されることができる。また、前記ホールは、前記金属板において前記ビアが接続する部分を除いた部分に形成されることができる。
また、前記ホールが形成された前記金属板と前記ビアとを含むきのこ型構造物は、前記第1金属層と前記第2金属層との間に複数存在することができる。前記複数のきのこ型構造物の金属板は、同一平面上に位置してもよい。
本発明の他の実施形態によれば、アナログ回路及びデジタル回路を含む印刷回路基板において、第1金属層と、前記第1金属層上に積層された第1誘電層と、前記第1誘電層上に積層された金属板と、前記第1金属層と前記金属板とを接続させるビアと、前記金属板及び前記第1誘電層上に積層された第2誘電層と、前記第2誘電層上に積層された第2金属層と、を含む電磁気バンドギャップ構造物が前記アナログ回路と前記デジタル回路との間に配置され、前記金属板にはホールが形成されることを特徴とする印刷回路基板が提供される。
前記第1金属層は接地層または電源層のうち何れか一つになり、前記第2金属層は他の一つになる。また、前記ホールは、前記金属板に複数形成されることができ、前記複数のホールは、前記ビアを基準軸として対称となるように前記金属板に形成されることができる。また、前記ホールは、前記金属板において前記ビアが接続する部分を除いた部分に形成されることができる。
前記ホールが形成された前記金属板と前記ビアとを含むきのこ型構造物は、前記第1金属層と前記第2金属層との間に複数存在することができる。前記複数のきのこ型構造物の金属板は、同一平面上に位置してもよい。また、前記アナログ回路は、外部からの無線信号を受信するRF回路であることができる。
本発明に係る電磁気バンドギャップ構造物及び印刷回路基板は、特定周波数のノイズを通過させないことにより、同じ大きさの他の構造物に比べて同一周波数帯域におけるノイズレベルをより低めることができる。
また、本発明は、RF回路とデジタル回路とが同一基板内に具現されている電子機器(例えば、移動通信端末など)における混合信号の問題を解決することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。例えば、本発明の権利範囲内における第1構成要素は第2構成要素であると命名されることができ、同様に第2構成要素も第1構成要素であると命名されることができる。「及び」/「または」という用語は、複数の関連のある記載項目の組合または複数の関連のある記載項目のうち何れかの項目を含む。
ある構成要素が他の構成要素に「連結」あるいは「接続」されていると記載された場合には、その他の構成要素に直接的に連結されているか、接続されていることは勿論、中間に他の構成要素が存在していることも含むものとして理解しなくてはならない。反面、ある構成要素が他の構成要素に「直接連結」あるいは「直接接続」されていると記載された場合には、中間に他の構成要素は存在しないと理解すればよい。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
他に定義しない限り、技術的または科学的用語を含んで、ここで用いられる全ての用語は、本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同一の意味を有する。一般的に用いられる予め定義しているような用語は、関連技術の文脈上の意味と一致する意味を有すると解釈すべきで、本願で明らかに定義しない限り、理想的または過度に形式的意味に解釈しない。
以下、添付した図面を参照して、本発明に係る多様な実施例を詳細に説明する。図6は、本発明の一実施形態に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の斜視図であり、図7は、図6に示されている電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。図8は、図7のA−A’線による本発明の電磁気バンドギャップ構造物の一断面図である。
図6〜図8を参照すると、本発明の一実施例に係る電磁気バンドギャップ構造物300は、第1金属層210−1、第2金属層210−2、第1誘電層220a、第2誘電層220b、金属板330、及びビア340を含み、金属板330にはホール350が形成されている。すなわち、第1金属層210−1上には第1誘電層220aが積層され、第1誘電層220a上には金属板330が積層され、第1金属層210−1と金属板330とはビア340を通して接続する。金属板330及び第1誘電層220a上には第2誘電層220bが積層され、第2誘電層220b上には第2金属層210−2が積層されている。また、ここで、ホール350が形成された金属板330及びビア340は、第1金属層210−1と第2金属層210−2との間できのこの形態(以下、これをきのこ型構造物(mushroom type structure)370という)に配置されている。これらの各々の構成要素について説明すれば次の通りである。
第1金属層210−1と第2金属層210−2とは、電源接続のための用途として利用される。例えば、第1金属層210−1が接地層であると、第2金属層210−2は電源層になり、第1金属層210−1が電源層であると、第2金属層210−2は接地層になれる。すなわち、第1金属層210−1と第2金属層210−2とは、誘電層220を挟んで隣接している接地層と電源層とで構成される。したがって、第1金属層210−1及び第2金属層210−2としては、電源が供給され電気信号が伝達されることができる金属物質であれば特に制限なしに利用(後述する金属板330及びビア340も同様)できる。
第1金属層210−1と第2金属層210−2との間には誘電層220が形成されている。誘電層220は、金属板330を基準として、その形成時期に応じて、第1誘電層220aと第2誘電層220bに分けられる。ここで、第1誘電層220aと第2誘電層220bとは、同一誘電物質から構成されてもよく、誘電率が互いに異なる誘電物質から各々構成されてもよい。例えば、本発明において、バンドギャップ周波数をさらに低めるために、第2誘電層220bを第1誘電層220aより高誘電率を有する物質から構成することもできる。また、第1誘電層220aと第2誘電層220bとの積層厚さを、意図するバンドギャップ周波数(0.8〜2GHz領域)に近接するように適切に調整することができる。すなわち、第2誘電層220bの積層厚さを大幅に減らし、第1誘電層220aの積層厚さをそれだけ増やすなどの方法を用いることにより、同じ大きさの電磁気バンドギャップ構造物300であっても、それに伴うバンドギャップ周波数を意図する周波数帯に、より近接するように調整することもできる。ここで、バンドギャップ周波数とは、電磁気バンドギャップ構造物の一側から他側に進行する電磁波中、伝達が抑制される周波数のことを意味する。
金属板330にはホール350が形成される。ホール350は、金属板330のビア340(より正確には、後述するビアランドを含む)が接続する部分を除いた部分に形成される。また、ホール350は一つ以上備えられ、予め設定されたパターンにより金属板330に形成されることができる(図6及び図7参照)。例えば、金属板330には複数のホールが形成され、複数のホールは金属板330に接続するビア340を基準軸として対称となる位置に形成されることができる。このようなホール350を形成するためには、一般的な印刷回路基板の製造工程に伴うホールパターニング(hole patterning)方法を用いることが可能である。すなわち、フォトレジストなどを用いたマスキング過程、PRリムーバーなどのエッチングガスまたは所定のエッチング液を用いたエッチング過程のような一連の工程を通して、予め設定されたパターンによりホール350が金属板330に形成されることが可能である。
ビア340は、第1金属層210−1と金属板330との間を接続する。以下に、このようなビア340の形成方法を例に挙げて説明する。
第1金属層210−1、第1誘電層220a、及び金属板330を順次積層する。そして、金属板330に、第1金属層210−1との電気的接続のためにビア340を形成しようとする位置にビアランド(図示せず)を形成する。ビアランドは、ビア340の形成のためにドリリング工程上の位置誤差を克服するためのもので、ビア340の断面積より大きく形成される。その後、ドリリング工程により、ビアランド、第1誘電層220aを貫通するビアを形成する。または、ドリリング工程により、ビアランド、第1誘電層220a、及び第1金属層210−1を貫通するビアを形成することもできる。ビア形成の後に、第1金属層210−1と金属板330との間の電気的接続のために、ビアの内壁にメッキ層が形成されるようにメッキ工程を実施する。メッキ工程によりビア内部の中心部分を除いたビア内壁にだけメッキ層を形成してもよく、ビア内部を全て満たしてもよい。ビア内部の中心部分が空いた場合、その中心部分に誘電物質または空気が満たされてもよい。上述した過程を通して、ビア340の一端340aは第1金属層210−1と、他端340bは金属板330と接続することになる。
図6〜図8では、一つの金属板330に一つのビア340が一つ接続されたきのこ型構造物370を例に挙げて図示したが、一つの金属板330に複数のビア340が接続されることもできる。また、図6及び図7には、金属板330が正方形を有することが示されているが、以外にも三角形、六角形などの多角形、円形、楕円形などの多様な形態を有することができる。以下では、図6〜図8に示したきのこ型構造物370を中心に説明する。
ホール350が形成された金属板330及びビア340を含むきのこ型構造物370は、第1金属層210−1と第2金属層210−2との間に一つ以上配置されることができる。この時、きのこ型構造物370の金属板330は、第1金属層210−1と第2金属層210−2との間の同一平面上または互いに異なる平面上に配置されることができる。また、図6〜図8では、きのこ型構造物370のビア340が第1金属層210−1に接続することに示されているが、第2金属層210−2に接続することもできる。
また、複数のきのこ型構造物370が、全て第1金属層210−1または第2金属層210−2と、ビア340とを通して接続するか、または複数のきのこ型構造物370のうちの一部は第1金属層210−1に接続し、残ったきのこ型構造物370は第2金属層210−2に接続することもできる。
図7には、きのこ型構造物370が所定間隔離隔され、繰り返して配列されている構造が示されている。きのこ型構造物370がこのように繰り返して形成されることにより、デジタル回路からアナログ回路に進行する電磁波のうち、アナログ回路(例えば、RF回路)における動作周波数領域に該当する周波数領域の信号を遮蔽することが可能になる。また、図6及び図7のように、きのこ型構造物370の金属板330に一つ以上のホール350を形成すると、金属板330にホールを形成しない構造に比べて、全体電磁気バンドギャップ構造物300のキャパシタンス値及びバンドギャップ周波数帯域には大きい影響を与えないながらも、特定周波数帯域におけるノイズレベルだけを低めることができるようになる。これは後述する図9の説明によりさらに明確になる。
本発明の電磁気バンドギャップ構造物300は、上述したように、アナログ回路とデジタル回路とを含む印刷回路基板の内部に配置することが可能である。すなわち、本発明の一実施形態に係る印刷回路基板は、アナログ回路とデジタル回路とを含み、ここで、アナログ回路は外部から無線信号を受信するアンテナのようなRF回路であることができる。
本発明による印刷回路基板内では、図6〜図8に示した電磁気バンドギャップ構造物300がアナログ回路とデジタル回路との間に配置される。例えば、図1に示した印刷回路基板において、RF回路140とデジタル回路130との間に電磁気バンドギャップ構造物300を配置してもよい。これは、デジタル回路140から発生する電磁波がRF回路130に伝達される前に、本発明の電磁気バンドギャップ構造物300を必ず経るように配置することにより、伝達される電磁波中、RF回路130の動作周波数帯域(例えば、0.8〜2GHz)に近接した類似範囲に該当する電磁波を遮蔽するためである。このために、本発明の電磁気バンドギャップ構造物300は、RF回路130の周辺に閉曲線状に配列されたり、デジタル回路140の周辺に閉曲線状に配列されたりすることができる。または、デジタル回路140からRF回路130への全ての印刷回路基板の内部に電磁気バンドギャップ構造物300を配置することもできる。以外にも多様な配列及び配置方法が存在できる。
上述したように、本発明の電磁気バンドギャップ構造物300を印刷回路基板の内部に配置することにより、デジタル回路からアナログ回路に伝達される電磁波中、特定周波数領域の電磁波の伝達を防止することができ、これにより上述した混合信号の問題を解決できるようになる。
図9は、本発明の一実施形態に係る電磁気バンドギャップ構造物と従来技術に係る電磁気バンドギャップ構造物とを用いてコンピュータシミュレーションした結果を示す例示的特性図である。
ここで、図9及び下記の表1は、従来の電磁気バンドギャップ構造物と本発明の電磁気バンドギャップ構造物とが同じ大きさ、同じ配置条件下にある場合を仮定したものである。したがって、図9及び下記の表1には、バンドギャップ周波数が、全て約1.5〜2.5GHz帯域にある場合を例示したが、このようなバンドギャップ周波数は、電磁気バンドギャップ構造物の大きさ、各構成部の厚さ、誘電率、配置形態などの多様な条件を適切に調整することにより、意図するバンドギャップ周波数帯域を有するように設計することができることは勿論である。すなわち、図9及び下記の表1は、同じ設計条件であるにもかかわらず、本発明の電磁気バンドギャップ構造物300のように金属板330にホール350を形成する場合、バンドギャップ周波数帯域内でも、特に特定周波数帯域に対する遮蔽率が従来の構造物に比べて、より向上することを示す一結果例に過ぎない。
図9及び下記の表1を参照すれば、従来の電磁気バンドギャップ構造物200(図9の(a)参照)と、本発明の電磁気バンドギャップ構造物300(図9の(b)参照)とを比べたコンピュータシミュレーション結果と表が提示されている。
Figure 0004823252
すなわち、従来の電磁気バンドギャップ構造物200と本発明の電磁気バンドギャップ構造物300とは、−60dBを基準にした場合の遮蔽可能なバンドギャップ周波数は、それぞれ1.56〜2.57GHzと1.54〜2.55GHzで、差があまり大きくないことが分かる。しかし、特定周波数(本実施例では1.8GHz基準)においてのノイズレベルは、それぞれ−82.10dBと−105.94dBであって、本発明の電磁気バンドギャップ構造物300が、従来の電磁気バンドギャップ構造物200よりそのノイズレベルが20dB以上(すなわち、10倍以上)低くなったことを確認できる。
すなわち、これは本発明の電磁気バンドギャップ構造物300のように金属板330にホール350を形成する場合が、従来の電磁気バンドギャップ構造物200のようにホールを形成しない場合より、特定周波数帯域における電磁波遮蔽率が向上することを示すものである。金属板330にホール350を形成する場合、特定周波数帯域における電磁波遮蔽率が向上する理由は次のように説明される。
本発明の電磁気バンドギャップ構造物300によりその一側(デジタル回路に近い側)から他側(アナログ回路に近い側)に進行する電磁波中、バンドギャップ周波数帯域に該当する電磁波は、上述したように、その伝達が抑制される。この時、バンドギャップ周波数の中でも特に特定波長、すなわち、特定周波数帯域を有する電磁波は、金属板330に形成されたホール350によりその進行(流れ)がより多く妨げられ、このような理由でバンドギャップ周波数帯域内においても特定周波数帯域における電磁波遮蔽率が向上することになる。ここで、電磁波遮蔽率がより向上する特定周波数帯域は、金属板330に形成されたホール350の大きさ、直径などに応じて変わることができる。結局、これは金属板330に形成されるホール350の大きさ、直径などを適切に調節すれば、電磁波遮蔽率をより向上させようとする特定周波数帯域を、本発明の電磁気バンドギャップ構造物300、または印刷回路基板の設計仕様に合わせて選択することや、調整することができることを意味する。また、金属板330に形成されるホール350の数または配置などを調節することにより、特定周波数帯域に対する電磁波遮蔽率をより向上させることができることも明らかである。
以上では、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。 従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図である。 図2に示された電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。 図2に示されている電磁気バンドギャップ構造物の斜視図である。 図2に示されている電磁気バンドギャップ構造物の等価回路図である。 本発明の一実施例に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の斜視図である。 図6に示されている電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。 図7のA−A’線による本発明の電磁気バンドギャップ構造物の一断面図である。 本発明の一実施例に係る電磁気バンドギャップ構造物と従来技術に係る電磁気バンドギャップ構造物とを用いてコンピュータシミュレーションした結果を例示する図面である。
符号の説明
100 印刷回路基板
130 デジタル回路
140 アナログ回路
200、300 電磁気バンドギャップ構造物
210−1、210−2 金属層
220a、220b 誘電層
232、330 金属板
234、340 ビア
350 ホール

Claims (9)

  1. 第1金属層と、
    前記第1金属層上に積層された第1誘電層と、
    前記第1誘電層上に積層された金属板と、
    前記第1金属層と前記金属板とを接続させるビアと、
    前記金属板及び前記第1誘電層上に積層された第2誘電層と、
    前記第2誘電層上に積層された第2金属層とを含み、
    前記金属板には複数のホールが形成され、
    前記複数のホールが形成された前記金属板と前記ビアとを含むきのこ型構造物が前記第1金属層と前記第2誘電層との間に複数形成されることを特徴とする電磁気バンドギャップ構造物。
  2. 前記複数のホールは、前記ビアを基準軸として対称となるように前記金属板に形成されることを特徴とする請求項に記載の電磁気バンドギャップ構造物。
  3. 前記ホールは、前記金属板において前記ビアが接続する部分を除いた部分に形成されることを特徴とする請求項1または請求項2に記載の電磁気バンドギャップ構造物。
  4. 前記複数のきのこ型構造物の金属板が、同一平面上に位置することを特徴とする請求項1から請求項までの何れか1項に記載の電磁気バンドギャップ構造物。
  5. アナログ回路及びデジタル回路を含む印刷回路基板において、
    第1金属層と、
    前記第1金属層上に積層された第1誘電層と、
    前記第1誘電層上に積層された金属板と、
    前記第1金属層と前記金属板とを接続させるビアと、
    前記金属板及び前記第1誘電層上に積層された第2誘電層と、
    前記第2誘電層上に積層された第2金属層と、を含む電磁気バンドギャップ構造物が前記アナログ回路と前記デジタル回路との間に配置され、
    前記金属板には複数のホールが形成され、
    前記複数のホールが形成された前記金属板と前記ビアとを含むきのこ型構造物が前記第1金属層と前記第2誘電層との間に複数形成され、
    前記第1金属層は、接地層または電源層のうちの何れか一つであり、前記第2金属層が他の一つであることを特徴とする印刷回路基板。
  6. 前記複数のホールが、前記ビアを基準軸として対称となるように前記金属板に形成されることを特徴とする請求項に記載の印刷回路基板。
  7. 前記ホールは、前記金属板において前記ビアが接続する部分を除いた部分に形成されることを特徴とする請求項5または請求項6に記載の印刷回路基板。
  8. 前記複数のきのこ型構造物の金属板が、同一平面上に位置することを特徴とする請求項から請求項までの何れか1項に記載の印刷回路基板。
  9. 前記アナログ回路が、外部からの無線信号を受信するRF回路であることを特徴とする請求項から請求項までの何れか1項に記載の印刷回路基板。
JP2008043333A 2007-04-30 2008-02-25 電磁気バンドギャップ構造物及び印刷回路基板 Expired - Fee Related JP4823252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0041989 2007-04-30
KR1020070041989A KR100851076B1 (ko) 2007-04-30 2007-04-30 전자기 밴드갭 구조물 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2008277756A JP2008277756A (ja) 2008-11-13
JP4823252B2 true JP4823252B2 (ja) 2011-11-24

Family

ID=39829561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043333A Expired - Fee Related JP4823252B2 (ja) 2007-04-30 2008-02-25 電磁気バンドギャップ構造物及び印刷回路基板

Country Status (6)

Country Link
US (1) US7965521B2 (ja)
JP (1) JP4823252B2 (ja)
KR (1) KR100851076B1 (ja)
CN (1) CN101299903B (ja)
DE (1) DE102008003687B4 (ja)
TW (1) TWI370710B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100999512B1 (ko) 2008-10-13 2010-12-09 삼성전기주식회사 전자기 밴드갭 구조물
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
KR101007288B1 (ko) 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
CN102033976B (zh) * 2010-09-17 2014-04-09 北京航空航天大学 一种解决高速电路噪声的紧致型电磁带隙结构
US20130278481A1 (en) * 2011-10-17 2013-10-24 David R. Voltmer Wideband Antenna Using Electromagnetic Bandgap Structures
CN103296356B (zh) * 2012-03-01 2017-12-19 深圳光启高等理工研究院 一种人工电磁材料及使用该材料的滤波器
JP5694251B2 (ja) * 2012-07-27 2015-04-01 株式会社東芝 Ebg構造体および回路基板
KR101905507B1 (ko) 2013-09-23 2018-10-10 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 기기
KR102004788B1 (ko) * 2014-04-22 2019-07-29 삼성전기주식회사 공통 모드 필터 및 그 제조방법
JP6611066B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
CN110896314B (zh) * 2018-09-10 2021-07-30 深圳市环波科技有限责任公司 电磁波信号跨层传输结构及多层电路层
US11477878B2 (en) * 2018-09-14 2022-10-18 Telefonaktiebolaget Lm Ericsson (Publ) PCB structure and method and apparatus for forming the PCB structure
CN113517566B (zh) * 2021-06-15 2022-12-23 上海大学 加载扇形蘑菇型超构材料的小型化圆形或椭圆形微带贴片天线
GB2613354A (en) * 2021-11-30 2023-06-07 Draexlmaier Lisa Gmbh Thermal isolator for microwave components with waveguide flanges

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263908A (ja) 1994-03-18 1995-10-13 Matsushita Electric Ind Co Ltd チップ型高周波ローパスフィルタ
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP2002026575A (ja) * 2000-07-06 2002-01-25 Kitagawa Ind Co Ltd 電磁波シールド材および筐体
JP3804481B2 (ja) 2000-09-19 2006-08-02 株式会社村田製作所 デュアルモード・バンドパスフィルタ、デュプレクサ及び無線通信装置
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7298234B2 (en) * 2003-11-25 2007-11-20 Banpil Photonics, Inc. High speed electrical interconnects and method of manufacturing
KR100716810B1 (ko) 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
CN100440616C (zh) * 2005-04-15 2008-12-03 中国科学院上海微系统与信息技术研究所 一种双频宽带电磁带隙结构及制作方法
KR20060112852A (ko) * 2005-04-28 2006-11-02 주식회사 팬택 아날로그/디지털 혼재회로의 그라운드 연결 구조

Also Published As

Publication number Publication date
KR100851076B1 (ko) 2008-08-12
US20080266026A1 (en) 2008-10-30
CN101299903B (zh) 2010-12-08
TW200843579A (en) 2008-11-01
JP2008277756A (ja) 2008-11-13
DE102008003687B4 (de) 2013-04-18
US7965521B2 (en) 2011-06-21
TWI370710B (en) 2012-08-11
DE102008003687A1 (de) 2008-11-13
CN101299903A (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100851065B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722967B2 (ja) 電磁気バンドギャップ構造物を備えた印刷回路基板
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
KR100867150B1 (ko) 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
JP4659053B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100879375B1 (ko) 캐비티 캐패시터가 내장된 인쇄회로기판
KR20090060117A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009004779A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100945289B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8487195B2 (en) Via structure for multi-gigahertz signaling
KR100871347B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees