JP4722967B2 - 電磁気バンドギャップ構造物を備えた印刷回路基板 - Google Patents

電磁気バンドギャップ構造物を備えた印刷回路基板 Download PDF

Info

Publication number
JP4722967B2
JP4722967B2 JP2008162568A JP2008162568A JP4722967B2 JP 4722967 B2 JP4722967 B2 JP 4722967B2 JP 2008162568 A JP2008162568 A JP 2008162568A JP 2008162568 A JP2008162568 A JP 2008162568A JP 4722967 B2 JP4722967 B2 JP 4722967B2
Authority
JP
Japan
Prior art keywords
metal layer
circuit board
printed circuit
layer
mushroom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008162568A
Other languages
English (en)
Other versions
JP2009004790A (ja
Inventor
漢 金
學 善 金
彰 燮 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009004790A publication Critical patent/JP2009004790A/ja
Application granted granted Critical
Publication of JP4722967B2 publication Critical patent/JP4722967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、印刷回路基板に関するもので、より詳しくは、アナログ回路とデジタル回路との間の混合信号(mixed signal)の問題を解決するための電磁気バンドギャップ構造物を備えた印刷回路基板に関する。
移動性が重要視される最近の傾向に伴い、無線通信が可能な移動通信端末、PDA(Personal Digital Assistants)、ノートパソコン、DMB(Digital Multimedia Broadcasting)機器など、多様な機器が市販されている。
このような機器は、無線通信のためにアナログ回路(analog circuit)、例えば、RF回路と、デジタル回路(digital circuit)とが複合的に搭載されている印刷回路基板を含んでいる。
図1は、アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。図1には、4層構造を有する印刷回路基板100が示されているが、その他の2層、6層など、多様な構造の印刷回路基板も適用可能である。ここで、アナログ回路は、RF回路であると仮定する。
印刷回路基板100は、金属層(110−1、110−2、110−3、110−4、以下、110と称する)と、金属層110の間に積層された誘電層120(120−1、120−2、120−3)と、最上位の金属層110−1上に装着されたデジタル回路130と、RF回路140と、を含む。
金属層110−2を接地層、金属層110−3を電源層と仮定すれば、接地層110−2と電源層110−3との間に連結されているビア160を通して電流が流れ、印刷回路基板100は予め定められた動作または機能を行う。
ここで、デジタル回路130の動作周波数と高調波成分による電磁波(EM wave)150とがRF回路140に伝達されて混合信号の問題を起こす。混合信号の問題とは、デジタル回路130での電磁波が、RF回路140が動作する周波数帯域内の周波数を有することにより、RF回路140の正確な動作を妨害することを意味する。例えば、RF回路140が所定の周波数帯域の信号を受信するに当たって、その周波数帯域内の信号を含む電磁波150がデジタル回路130から伝達されて、その周波数帯域内での正確な信号の受信が困難になることがある。
このような混合信号の問題は、電子機器が複雑になることにより、デジタル回路130の動作周波数が増加し、かつ、複雑になるので、解決し難くなっている。
電源ノイズの典型的な解決策であるデカップリングキャパシタによる方法も、高周波数においては適切な解決策となっておらず、RF回路とデジタル回路との間に高周波数のノイズを遮断する構造物及びその構造物の印刷回路基板内での配置に関する研究が求められている。
上記したような従来技術の問題点を解決するために、本発明は、電源層または接地層と同一層に構成され、印刷回路基板の層数が増加することなく、サイズが小さいながらも、低いバンドギャップ周波数を有する電磁気バンドギャップ構造物を備えた印刷回路基板を提供することを目的とする。
本発明の他の目的は、RF回路とデジタル回路とが同一基板内に具現されている、移動通信端末などのような電子機器での混合信号の問題を解決した電磁気バンドギャップ構造物を備えた印刷回路基板を提供することである。
本発明のさらに他の目的は、特定周波数のノイズを通過させない電磁気バンドギャップ構造物を備えた印刷回路基板を提供することである。
本発明のその他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施形態によれば、アナログ回路とデジタル回路とを含み、デジタル回路からアナログ回路への所定周波数帯域の信号伝達を抑制する印刷回路基板が提供される。
一実施例による印刷回路基板は、一つが電源層であり、他の一つが接地層である第1金属層及び第2金属層と、前記第1金属層と前記第2金属層との間に積層された第3金属層と、前記第3金属層のパターンのうち空いた空間内に金属板が配列され、前記金属板に連結されるビアを備えたきのこ型構造物と、を含む。
ここで、前記きのこ型構造物の金属板と前記第3金属層とは、同一の層を形成することができる。そして、前記ビアの一端が前記金属板に連結され、他端が前記第1金属層に連結されることができる。
また、前記第1金属層と、前記第2金属層と、前記第1金属層及び前記第2金属層の間に形成されたきのこ型構造物が電磁気バンドギャップ構造物(electromagnetic bandgap structure)を形成することができる。
また、前記きのこ型構造物は、前記第1金属層と前記第2金属層との間に複数存在し、帯構造で配列されることができる。
前記第3金属層は、複数の前記きのこ型構造物の金属板により第1パターン領域と第2パターン領域に区分され、前記第1パターン領域と前記第2パターン領域のうち何れか一つが前記デジタル回路を含み、他の一つが前記アナログ回路を含むことができる。
ここで、前記第1パターン領域と前記第2パターン領域とは、領域ビアを通して前記第2金属層に連結されることができる。
また、前記帯構造は、前記デジタル回路領域と前記アナログ回路領域のうちの一つ以上を取り囲んでいる。ここで、前記帯構造は、閉ループ状、「コ」の字状、または「L」字状のうち何れか一つであるか、前記デジタル回路領域と前記アナログ回路領域との間の空いた空間を横切る一つ以上の直線状であってもよい。
本発明に係る電磁気バンドギャップ構造物を備えた印刷回路基板は、電源層または接地層と同一層に構成されて、印刷回路基板の層数が増加することなく、電磁気バンドギャップ構造を適用することができる。このために、きのこ型構造物が帯構造で構成されている。
また、RF回路とデジタル回路とが同一基板内に設けられている、移動通信端末などのような電子機器における混合信号の問題を解決することができる。
本発明は多様な変更を加えることができ、様々な実施例を有することができるが、ここではいくつかの特定の実施例を図面に例示し、それらを詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変更、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
以下の説明において、「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎず、前記構成要素がこれらの用語により限定されるものではない。これらの用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、単に特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下に、添付した図面に基づいて、本発明に係る多様な実施例を詳細に説明する。図2は、本発明の一実施例によるアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の立体斜視図である。
一実施例による電磁気バンドギャップ構造物200は、第1金属層210−1、第2金属層210−2、第1誘電層220a、第2誘電層220b、金属板232、及びビア234を含む。第1金属層210−1と金属板232とはビア234を通して連結されており、金属板232及びビア234はきのこ型構造物230を形成する。第1金属層210−1と金属板232との間には第1誘電層220aが形成されている。そして、金属板232と第2金属層210−2との間には第2誘電層220bが形成されている。誘電層220は、金属板232を基準にして形成時期により第1誘電層220aと第2誘電層220bに区分される。
第1金属層210−1、第2金属層210−2、金属板232、及びビア234は、電源が供給されて信号が伝達される金属物質、例えば、銅(Cu)などで構成される。第1誘電層220aと第2誘電層220bとは、同一の誘電物質または誘電率が同一であるもので構成されてもよく、互いに異なる誘電物質で構成されてもよい。
第1金属層210−1が接地層である場合、第2金属層210−2は電源層となり、第1金属層210−1が電源層である場合、第2金属層210−2は接地層となる。すなわち、第1金属層210−1と第2金属層210−2とは、誘電層220を隔てて隣接している接地層と電源層で構成される。
金属板232は、四角形で示されているが、その他の多角形、円形、楕円形などの多様な形状を有することができることは勿論である。
電磁気バンドギャップ構造物200を形成する方法は次の通りである。第1金属層210−1及び第1誘電層220aを順次積層する。第1誘電層220a上に積層される金属板232と第1金属層210−1とが電気的に接続できるように孔開け工程によって第1誘電層220aを貫通するビアを形成する。
ビアの形成の後に、金属板232と第1金属層210−1との間の電気的な接続のために、ビアの内壁にメッキ層を形成するメッキ工程を行う。メッキ工程によっては、ビア内部の中心部分は空いていて、ビア内壁にだけメッキ層が形成されたり、あるいはビア内部が全部満たされたりすることができる。ビア内部の中心部分が空いている場合、中心部分には誘電物質または空気が満たされることができる。このようなビアの形成は、当該技術分野で通常の知識を有する者にとっては自明なことであるため、詳細な説明は省略する。
ビア234の一端は金属板232に連結されており、ビア234の他端は第1金属層210−1に連結されている。
その次、ビア234に連結されるように金属板232を第1誘電層220a上に形成し、第1誘電層220a及び金属板232上に第2誘電層220bと第2金属層210−2を順次積層する。金属板232は、マスキング、露光、エッチング、現像などの一般的な印刷回路基板の製造方法を用いて形成されることができる。
金属板232とビア234とを含むきのこ型構造物230は、第1金属層210−1と第2金属層210−2との間に一つ以上形成されることができる。
複数のきのこ型構造物230の金属板232は、第1金属層210−1と第2金属層210−2との間の同一平面上または互いに異なる平面上に配置されることができる。また、図2では、きのこ型構造物230のビア234が第1金属層210−1に連結されているが、反対に第2金属層210−2に連結されることもできる。
また、複数のきのこ型構造物230のビア234が全て第1金属層210−1または第2金属層210−2に連結されることもでき、あるいは一部のきのこ型構造物230のビア234は第1金属層210−1に連結され、その他のきのこ型構造物230のビア234は第2金属層210−2に連結されることもできる。
すなわち、接地層と電源層との間に、金属板232とビア234からなったきのこ型構造物230を繰り返して配列することにより、特定周波数帯域に含まれる信号を通過させないバンドギャップ構造を有することになる。
特定周波数帯域に含まれている信号を通過させない機能は、第1金属層210−1、金属板232、第2金属層210−2、及びビア234の相互間の抵抗値(RE、RP)、インダクタンス(LE、LP)、キャパシタンス(CE、CP、CG)、コンダクタンス(GP、GE)成分によるものである。
本発明の電磁気バンドギャップ構造物200により、その一側(デジタル回路に近い側)から他側(アナログ回路に近い側)に進まれる電磁波のうち、特定周波数帯域に該当する電磁波は伝達が抑制される。バンドギャップ周波数は、電磁気バンドギャップ構造物200の一側から他側に進まれる電磁波のうち、伝達が抑制される周波数を意味する。本発明の実施例では、移動通信端末のRF回路での動作周波数領域である0.8〜2.0GHz領域がバンドギャップ周波数領域に該当する。電磁気バンドギャップ構造物200のサイズ、各構成部の厚さ、誘電率、配置形態などの多様な条件を適切に調整することにより、意図するバンドギャップ周波数帯域を有するように設計できることは勿論である。
図3は、本発明の一実施例による印刷回路基板内での電磁気バンドギャップ構造物の配列構造を示す平面図である。図3の平面図は、金属板232が含まれている層に関する平面図である。また、図4は、図3のA−A’による断面図である。
図3には、印刷回路基板の一部が示されており、印刷回路基板は縦に1列に配列された電磁気バンドギャップ構造物200によって第1パターン領域310aと第2パターン領域310bに区分される。第1パターン領域310aまたは第2パターン領域310bのうちの一つは、図1に示されているデジタル回路領域に対応し、他の一つはアナログ回路領域に対応する。第1パターン領域310a、第2パターン領域310b、及びきのこ型構造物230の金属板232は、全て同一平面上に位置し、印刷回路基板の製造工程中の同一工程を通して共に形成される。
図5は、本発明の一実施例による印刷回路基板内での電磁気バンドギャップ構造物の配置を示す断面図である。図5を参照すると、印刷回路基板は最外層のソルダ層555を除き、6層構造の金属層550−1〜550−6を含む。
参照番号500の位置を基準にして、B側がデジタル回路領域、C側がアナログ回路領域と仮定する。この場合、B側のデジタル回路領域からC側のアナログ回路への特定周波数の伝達を最小化するために、電磁気バンドギャップ構造物を印刷回路基板内に配置する。
この場合、最も隣接している二つの金属層550−3と550−4との間に電磁気バンドギャップ構造物を設置する場合、きのこ型構造物の金属板のために印刷回路基板に一個層がさらに増えることになる。電磁気バンドギャップ構造物を形成するために、印刷回路基板の全体層数が一つ増えることになると、製造工数や製造費用が増加する問題点がある。
したがって、本発明の実施例では、最も隣接している二つの金属層550−3と550−4との間ではなく、金属層550−3を隔てている二つの金属層550−2と550−4との間に電磁気バンドギャップ構造物を設置する。
ここで、電磁気バンドギャップ構造物でのきのこ型構造物230の金属板232は、二つの金属層550−2,550−4の間に位置する金属層550−3と同一平面上に位置することになり、全体印刷回路基板の製造工程中、当該金属層550−3を形成する際に、共に形成できるので、製造工数を増加させないという効果がある。
参照番号500を見ると、内部に金属板232とビア234から構成されたきのこ型構造物230を含んでおり、印刷回路基板の二つの金属層550−2,550−4の一部である金属層520,510がきのこ型構造物230の上下に配置されていて、図2に示されているような電磁気バンドギャップ構造物を形成している。
したがって、本発明の実施例では、印刷回路基板の金属層の中のデジタル回路領域(B側)とアナログ回路領域(C側)との間の空いている空間内に、上述したように電磁気バンドギャップ構造物を配列することにより、混合信号の問題を解決することができる。
そして、電磁気バンドギャップ構造物は、デジタル回路領域(B側)とアナログ回路領域(C側)との間の空いている空間内に、図3に示されているように、一列の帯構造で配列される。一列配列にすることにより、デジタル回路領域(B側)からアナログ回路領域(C側)に進む電磁波が少なくとも一つの電磁気バンドギャップ構造物を経ることになり特定周波数帯域の信号伝達を最小化する。
図6は、本発明の他の実施例による印刷回路基板内での電磁気バンドギャップ構造物の配列構造を示す平面図である。図6の平面図は、金属板232が含まれている層に関する平面図である。また、図7は、図6のD−D’による断面図であり、図8は、図6のE−E’による断面図である。
電磁気バンドギャップ構造物200は、印刷回路基板の所定金属層の中の第1パターン領域310aと第2パターン領域310bとの間の空いている空間に帯構造で配列される。ここで、空いている空間とは、所定金属層上に形成された回路パターン間の空間であって、印刷回路基板の様々な機能を行うのに活用されない空間を意味する。第1パターン領域310aと第2パターン領域310bのうちの何れか一つはデジタル回路領域に対応し、他の一つはアナログ回路領域に対応する。また、第1パターン領域310aは第1領域ビア610aを通して第2金属層210−2に連結され、第2パターン領域310bは第2領域ビア610bを通して第2金属層210−2に連結される。
ここで、第1金属層210−1が電源層であり、第2金属層210−2が接地層である場合、きのこ型構造物のビア234は第1金属層210−1に連結される電源ビア(power via)に該当し、第1領域ビア610a及び第2領域ビア610bは接地ビア(ground via)に該当する。また、これとは反対に、第1金属層210−1が接地層であり、第2金属層210−2が電源層である場合、きのこ型構造物のビア234は第1金属層210−1に連結される接地ビアに該当し、第1領域ビア610a及び第2領域ビア610bは電源ビアに該当する。すなわち、きのこ型構造物のビア234と、第1領域ビア610a及び第2領域ビア610bとはその機能を別にするビアである。
図9a〜図9eは、本発明の実施例による帯構造で配置された電磁気バンドギャップ構造物を適用した印刷回路基板の多様な例示図である。
デジタル回路とアナログ回路とを両方とも含む印刷回路基板900の代表的な例は、携帯電話の基板である。携帯電話は、外部から無線信号を受信したり、外部へ無線信号を送信したりするための無線部を備えており、このような無線部がアナログ回路に該当する。そして、受信した無線信号をデジタル変換処理し、映像や音声などの処理のためにデジタル回路を備えている。したがって、携帯電話基板は、デジタル回路とアナログ回路とを全て備えているので、本発明の実施例による、帯構造で配置された電磁気バンドギャップ構造物を適用した印刷回路基板の一例に該当する。携帯電話の基板以外にも、デジタル回路とアナログ回路とを全て備えており、デジタル回路からアナログ回路への特定周波数帯域の信号伝送を最小化しようとする印刷回路基板には、以下の内容が全て適用することができる。
印刷回路基板900は、デジタル回路領域900aとアナログ回路領域900bとを全て備えている。デジタル回路領域900aとアナログ回路領域900bとは、一定間隔離隔されており、デジタル回路領域900aからアナログ回路領域900bへの多様な経路を介して混合信号が伝達される。したがって、このような混合信号の伝達を防ぐために、電磁気バンドギャップ構造物200を帯構造で配置する方法が図9a〜図9eに示されている。
図9aを参照すると、デジタル回路領域900aとアナログ回路領域900bとを、閉ループ状の第1配列910及び第2配列920の形態を有する電磁気バンドギャップ構造物200が取り囲んでいる。デジタル回路領域900aから電磁波がアナログ回路領域900bへ伝達されるためには、閉ループ状の第1配列910と第2配列920とを経らなければならないので、少なくとも二つの電磁気バンドギャップ構造物200を通過することになる。
ここで、第1配列910だけで構成されて、第2配列920がなかったり、または第2配列920だけで構成されて、第1配列910がなかったりすることもできる。この場合、デジタル回路領域900aから電磁波がアナログ回路領域900bへ伝達されるためには、閉ループ状の第1配列910または第2配列920のうちの何れか一つを経らなければならないので、少なくとも一つの電磁気バンドギャップ構造物200を通過することになる。
図9bを参照すると、デジタル回路領域900aとアナログ回路領域900bとの間の空いている空間を横切る直線状の第3配列930の形態で電磁気バンドギャップ構造物200が配列されている。デジタル回路領域900aからアナログ回路領域900bへ電磁波が伝達されるためには、直線状の第3配列930を経らなければならないので、少なくとも一つの電磁気バンドギャップ構造物200を通過することになる。
図9cを参照すると、デジタル回路領域900aとアナログ回路領域900bとの間の空いている空間内に、「コ」の字状の電磁気バンドギャップ構造物200が第4配列940及び第5配列950のように配列されている。デジタル回路領域900aからアナログ回路領域900bへ伝達される大部分の信号が「コ」の字状の配列を経らなければならないので、少なくとも二つの電磁気バンドギャップ構造物200を通過することになる。
ここで、第4配列940だけで構成されて、第5配列950がなかったり、または第5配列950だけで構成されて、第4配列940がなかったりすることもできる。この場合、デジタル回路領域900aから電磁波がアナログ回路領域900bへ伝達されるためには、「コ」の字状の第4配列940または第5配列950のうちの何れか一つを経らなければならないので、少なくとも一つの電磁気バンドギャップ構造物200を通過することになる。
図9dを参照すると、デジタル回路領域900aとアナログ回路領域900bとの間の空いている空間を横切る二つの直線状の第6配列960及び第7配列970の形態で電磁気バンドギャップ構造物200が配列されている。デジタル回路領域900aからアナログ回路領域900bへ電磁波が伝達されるためには、直線状の第6配列960と第7配列970を経らなければならないので、少なくとも二つの電磁気バンドギャップ構造物200を通過することになる。
図9eを参照すると、デジタル回路領域900aとアナログ回路領域900bとの間の空いている空間内に「L」字状の電磁気バンドギャップ構造物200が第8配列980及び第9配列990のように配列される。デジタル回路領域900aからアナログ回路領域900bへ伝達される大部分の信号が「L」字状の配列を経らなければならないので、少なくとも二つの電磁気バンドギャップ構造物200を通過することになる。
ここで、第8配列980だけで構成され、第9配列990がなかったり、または第9配列990だけで構成され、第8配列980がなかったりすることもできる。この場合、デジタル回路領域900aから電磁波がアナログ回路領域900bへ伝達されるためには、「L」字状の第8配列980または第9配列990のうち何れか一つを経らなければならないので、少なくとも一つの電磁気バンドギャップ構造物200を通過することになる。
図9a〜図9eに示されているように、帯構造で電磁気バンドギャップ構造物200を配列することにより、前述したように、デジタル回路領域900aからアナログ回路領域900bへの電磁波中、バンドギャップ周波数帯域内の信号はその伝達が抑制されて、アナログ回路における混合信号の問題を引き起こさない。
また、上述した帯構造以外に、デジタル回路領域900aからアナログ回路領域900bへの信号伝達が遮蔽できる配列構造であれば、本発明の権利範囲に属するものとして当業者は理解できよう。
以上では、図2に示されている電磁気バンドギャップ構造物200を中心に説明したが、その他にも、一側から他側への特定周波数の信号の伝達を最小化する機能を有する構造物であれば、本発明に適用可能である。
本発明の一実施例に係る印刷回路基板は、アナログ回路とデジタル回路とを含む。アナログ回路は外部から無線信号(RF信号)を受信するアンテナのようなRF回路であることができる。
上述した電磁気バンドギャップ構造物300,400が内部に配置されることにより、アナログ回路とデジタル回路がともに具現されて用いられる印刷回路基板は、デジタル回路からアナログ回路へ伝達される電磁波中、特定周波数領域、例えば、0.8〜2.0GHzの電磁波の伝達を抑制することができる。
すなわち、小さい構造物のサイズにもかかわらず、RF回路でのノイズに該当する特定周波数領域の電磁波の伝達を防止することにより、上述した混合信号の問題を解決することができる。
以上の説明では、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。 本発明の一実施例によるアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の立体斜視図である。 本発明の一実施例による印刷回路基板内での電磁気バンドギャップ構造物の配列構造を示す平面図である。 図3のA−A’による断面図である。 本発明の一実施例による印刷回路基板内での電磁気バンドギャップ構造物の配置を示す断面図である。 本発明の他の実施例に係る印刷回路基板内での電磁気バンドギャップ構造物の配列構造を示す平面図である。 図6のD−D’による断面図である。 図6のE−E’による断面図である。 本発明の実施例による帯構造に配置された電磁気バンドギャップ構造物を適用した印刷回路基板の例示図である。 本発明の実施例による帯構造に配置された電磁気バンドギャップ構造物を適用した印刷回路基板の例示図である。 本発明の実施例による帯構造に配置された電磁気バンドギャップ構造物を適用した印刷回路基板の例示図である。 本発明の実施例による帯構造に配置された電磁気バンドギャップ構造物を適用した印刷回路基板の例示図である。 本発明の実施例による帯構造に配置された電磁気バンドギャップ構造物を適用した印刷回路基板の例示図である。
符号の説明
100 印刷回路基板
130 デジタル回路
140 アナログ回路
200 電磁気バンドギャップ構造物
210−1、210−2 金属層
230 きのこ型構造物
232 金属板
234 ビア
220a、220b、220 誘電層

Claims (8)

  1. アナログ回路とデジタル回路とを含む印刷回路基板であって、
    一つが電源層であり、他の一つが接地層である第1金属層及び第2金属層と、
    前記第1金属層と前記第2金属層との間に積層される第3金属層と、
    前記第3金属層の回路パターン間の空間内に金属板が配列され、前記金属板に連結されるビアを備えたきのこ型構造物と、
    を含み、
    前記きのこ型構造物の金属板と前記第3金属層とは、同一層を形成し、
    前記第3金属層は、前記きのこ型構造物の複数の前記金属板により第1パターン領域と第2パターン領域に区分され、
    前記第1パターン領域と第2パターン領域は、前記ビアを介して第2金属層に連結され、
    前記きのこ型構造物は、前記第3金属層のパターン領域の各々から電気的に分離されることを特徴とする印刷回路基板。
  2. 前記ビアの一端が前記金属板に連結され、他端が前記第1金属層に連結されることを特徴とする請求項1に記載の印刷回路基板。
  3. 前記第1金属層と、前記第2金属層と、前記第1金属層及び前記第2金属層の間に形成されたきのこ型構造物とが、電磁気バンドギャップ構造物を形成することを特徴とする請求項1に記載の印刷回路基板。
  4. 前記きのこ型構造物が、前記第1金属層と前記第2金属層との間に複数存在し、帯構造で配列されていることを特徴とする請求項1に記載の印刷回路基板。
  5. 記第1パターン領域と前記第2パターン領域のうちのいずれか一つが前記デジタル回路を含み、他の一つが前記アナログ回路を含むことを特徴とする請求項に記載の印刷回路基板。
  6. 前記帯構造が、前記デジタル回路領域と前記アナログ回路領域のうちの一つ以上を取り囲むことを特徴とする請求項に記載の印刷回路基板。
  7. 前記帯構造が、閉ループ状、「コ」の字状、または「L」字状のうちの何れか一つであることを特徴とする請求項に記載の印刷回路基板。
  8. 前記帯構造が、前記デジタル回路領域と前記アナログ回路領域との間の空いている空間を横切る一つ以上の直線状であることを特徴とする請求項に記載の印刷回路基板。
JP2008162568A 2007-06-22 2008-06-20 電磁気バンドギャップ構造物を備えた印刷回路基板 Active JP4722967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070061833A KR100838246B1 (ko) 2007-06-22 2007-06-22 전자기 밴드갭 구조물이 구비된 인쇄회로기판
KR10-2007-0061833 2007-06-22

Publications (2)

Publication Number Publication Date
JP2009004790A JP2009004790A (ja) 2009-01-08
JP4722967B2 true JP4722967B2 (ja) 2011-07-13

Family

ID=39771394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162568A Active JP4722967B2 (ja) 2007-06-22 2008-06-20 電磁気バンドギャップ構造物を備えた印刷回路基板

Country Status (4)

Country Link
US (1) US7943864B2 (ja)
JP (1) JP4722967B2 (ja)
KR (1) KR100838246B1 (ja)
DE (1) DE102008002507B4 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100965264B1 (ko) 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101046716B1 (ko) 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR20100072382A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 전자파 저감 장치 및 방사체에서 전자파 저감 방법
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
JP5326649B2 (ja) 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
KR101066419B1 (ko) 2009-05-22 2011-09-23 한국조폐공사 전자기 밴드갭 패턴, 그 제조방법 및 전자기 밴드갭 패턴을 이용한 보안제품
US8711055B2 (en) * 2009-06-24 2014-04-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including electromagnetic bandgap structure
KR101077439B1 (ko) * 2009-06-24 2011-10-26 삼성전기주식회사 전자기밴드갭 구조물을 구비한 인쇄회로기판
JP5556162B2 (ja) * 2009-12-14 2014-07-23 日本電気株式会社 電子装置及びノイズ抑制方法
JP2012129271A (ja) * 2010-12-14 2012-07-05 Nec Corp ノイズ抑制構造
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190167A (ja) * 1996-12-27 1998-07-21 Olympus Optical Co Ltd 回路基板
JP2000164999A (ja) * 1998-11-27 2000-06-16 Murata Mach Ltd 印刷回路基板
JP2002510886A (ja) * 1998-03-30 2002-04-09 ザ リージェンツ オブ ザ ユニバーシテイ オブ カリフォルニア 金属の表面電流を除去する回路および方法
JP2002521829A (ja) * 1998-07-20 2002-07-16 サムスン エレクトロニクス カンパニー リミテッド 電子装置
JP2002289990A (ja) * 2001-03-23 2002-10-04 Denso Corp プリント回路板
US20050029632A1 (en) * 2003-06-09 2005-02-10 Mckinzie William E. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US6906674B2 (en) * 2001-06-15 2005-06-14 E-Tenna Corporation Aperture antenna having a high-impedance backing
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
JP2006302986A (ja) * 2005-04-18 2006-11-02 Hitachi Ltd バックプレーンバス用メインボード
US20070090398A1 (en) * 2005-10-21 2007-04-26 Mckinzie William E Iii Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
JP2001127387A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP3564053B2 (ja) * 2000-10-06 2004-09-08 キヤノン株式会社 フレキシブルケーブル
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US6787895B1 (en) * 2001-12-07 2004-09-07 Skyworks Solutions, Inc. Leadless chip carrier for reduced thermal resistance
US7066351B2 (en) * 2004-03-19 2006-06-27 Kil Jae Chang Sanitized dispensing mechanism
JP3121544U (ja) * 2006-02-28 2006-05-18 亞旭電腦股▲分▼有限公司 電磁波干渉防止用回路板装置
DE102006024230B4 (de) * 2006-05-23 2016-01-28 Epcos Ag Elektrisches Bauelement
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190167A (ja) * 1996-12-27 1998-07-21 Olympus Optical Co Ltd 回路基板
JP2002510886A (ja) * 1998-03-30 2002-04-09 ザ リージェンツ オブ ザ ユニバーシテイ オブ カリフォルニア 金属の表面電流を除去する回路および方法
JP2002521829A (ja) * 1998-07-20 2002-07-16 サムスン エレクトロニクス カンパニー リミテッド 電子装置
JP2000164999A (ja) * 1998-11-27 2000-06-16 Murata Mach Ltd 印刷回路基板
JP2002289990A (ja) * 2001-03-23 2002-10-04 Denso Corp プリント回路板
US6906674B2 (en) * 2001-06-15 2005-06-14 E-Tenna Corporation Aperture antenna having a high-impedance backing
US20050029632A1 (en) * 2003-06-09 2005-02-10 Mckinzie William E. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
JP2006302986A (ja) * 2005-04-18 2006-11-02 Hitachi Ltd バックプレーンバス用メインボード
US20070090398A1 (en) * 2005-10-21 2007-04-26 Mckinzie William E Iii Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures

Also Published As

Publication number Publication date
US20080314635A1 (en) 2008-12-25
DE102008002507B4 (de) 2012-11-22
US7943864B2 (en) 2011-05-17
DE102008002507A1 (de) 2009-01-02
KR100838246B1 (ko) 2008-06-17
JP2009004790A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4722967B2 (ja) 電磁気バンドギャップ構造物を備えた印刷回路基板
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4659053B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4659051B2 (ja) チップキャパシタが内蔵された印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR101055483B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
US7944320B2 (en) Electromagnetic bandgap structure and printed circuit board including multi-via
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100879375B1 (ko) 캐비티 캐패시터가 내장된 인쇄회로기판
JP2009004779A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100945289B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
WO2012176933A1 (ja) ノイズ抑制装置及びそれを搭載した多層プリント基板
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
WO2013018257A1 (ja) 配線基板
KR100871347B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4722967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250