WO2012176933A1 - ノイズ抑制装置及びそれを搭載した多層プリント基板 - Google Patents

ノイズ抑制装置及びそれを搭載した多層プリント基板 Download PDF

Info

Publication number
WO2012176933A1
WO2012176933A1 PCT/JP2012/066459 JP2012066459W WO2012176933A1 WO 2012176933 A1 WO2012176933 A1 WO 2012176933A1 JP 2012066459 W JP2012066459 W JP 2012066459W WO 2012176933 A1 WO2012176933 A1 WO 2012176933A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
noise suppression
resonance
suppression device
resonator
Prior art date
Application number
PCT/JP2012/066459
Other languages
English (en)
French (fr)
Inventor
半杭　英二
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US14/126,720 priority Critical patent/US20140132371A1/en
Publication of WO2012176933A1 publication Critical patent/WO2012176933A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Definitions

  • the present invention relates to a noise suppression device that suppresses a noise current flowing between electronic circuits and the like, and a multilayer printed board on which the noise suppression device is mounted.
  • Wireless devices such as portable information terminals such as mobile phones and wireless-equipped personal computers are remarkably widespread because of their convenience, and demands for thinner and smaller devices are increasing.
  • mounting components such as electronic circuits and electronic components with high density.
  • noise generated from mounting components such as LSI may enter other mounting components and electronic circuits and affect them.
  • Japanese Patent Application Laid-Open No. 2002-314491 discloses a current control mechanism provided so as to surround a current path to be controlled with a metal surface.
  • FIG. 10 is a perspective view showing a basic configuration example of the mobile terminal 100 having such a configuration.
  • FIG. 11A is a perspective view of the noise suppression apparatus 101 used for this portable terminal 100
  • FIG. 11B is AA sectional drawing in FIG. 11A.
  • the mobile terminal 100 performs an antenna 102 for transmitting / receiving radio waves to communicate with a base station, a radio circuit 103 for processing a signal transmitted from the antenna 102 and a received signal, and predetermined data processing for the received signal.
  • a printed circuit board 105 on which a digital circuit 104 and the like are mounted is provided.
  • a ground line 106 as shown in FIG. 11A a signal line (not shown) for connecting the digital circuit 104 and the wireless circuit 103, and the like are provided. Since the wireless circuit 103 and the digital circuit 104 are mixedly mounted on the printed circuit board 105 in the portable terminal 100, for example, electromagnetic noise generated in the digital circuit 104 is generated via the antenna 102 and the ground line 106. 103 may enter and cause electromagnetic interference.
  • a high-frequency noise is generated because a clock signal having a fundamental wave of several tens of MHz or several hundreds of MHz, a data bus signal, or the like is used. If noise that coincides with the reception band (800 MHz band, 2 GHz band, etc.) of the high frequency noise enters the wireless circuit 103 or the antenna 102, wireless characteristics such as antenna reception sensitivity deteriorate. Further, when noise enters the digital circuit 104 from the antenna 102, mixing (mixing) of the transmission wave signal and the digital signal occurs, causing electromagnetic interference. Therefore, a noise suppression device 101 is provided in the printed circuit board 105.
  • the noise suppression device 101 includes metal plates 101a and 101b arranged above and below the ground line 106, and one end of the metal plates 101a and 101b is connected to the ground line 106 by a short-circuit plate 101c. .
  • the other edge part (edge part on the opposite side to the short circuit board 101c) of the metal plates 101a and 101b is an open end.
  • the noise current When the frequency of the noise current is high, the noise current flows through a portion near the surface of the conductor due to the influence of the penetration length. Therefore, when such a noise current flows through the ground line according to Japanese Patent Laid-Open No. 2002-314491, it flows on the upper and lower surfaces and the surface in the thickness direction of the ground line. Since the ground line is a conductor having a width that is larger than the thickness, noise current mainly flows on the upper and lower surfaces. Accordingly, the provision of the metal plate along the upper and lower surfaces of the ground line can provide a large noise current suppressing effect. However, the noise current may flow through a linear pattern such as a signal line or a control line. The width dimension of such a linear pattern is not necessarily sufficiently large with respect to the thickness dimension.
  • a main object of the present invention is to provide a noise suppressing device capable of effectively suppressing a noise current flowing through a linear pattern provided in a printed circuit board and a multilayer printed circuit board on which the noise suppressing device is mounted.
  • a noise suppression device includes a resonator unit including a plurality of basic resonators formed by a resonance pattern having a predetermined resonance length and a short-circuit pattern that connects one end of the resonance pattern to a linear pattern.
  • the resonator unit includes a basic resonator including a resonance pattern disposed at at least one of the upper and lower positions of the linear pattern and a resonance pattern disposed at at least one of the left and right positions of the linear pattern. It includes a basic resonator.
  • the multilayer printed board includes a linear pattern formed between at least one layer and the noise suppression device, and the noise suppression device has a resonance pattern having a predetermined resonance length and one end of the resonance pattern.
  • a resonator unit including a plurality of basic resonators formed by a short-circuit pattern connected to the linear pattern, and the resonator unit has a resonance pattern arranged at at least one of the upper and lower positions of the linear pattern.
  • a basic resonator including a resonance pattern arranged at least one of the left and right positions of the linear pattern.
  • the noise current that flows through the linear pattern provided in the printed circuit board can be effectively suppressed.
  • FIG. 1 is a perspective view of a multilayer printed circuit board 1 including a noise suppression device 2A according to the first embodiment of the present invention.
  • FIG. 2 is a perspective view of the noise suppression device 2A.
  • 3A and 3B are diagrams showing the configuration of the noise suppression device 2A.
  • FIG. 3A is a top view of the noise suppression device 2A shown in FIG. 2
  • FIG. 3B is a side view
  • FIG. 3C is a cross-sectional view taken along line AA in FIG.
  • the multilayer printed circuit board 1 will be described by taking a multilayer printed circuit board composed of a plurality of layers as an example. In FIG. 2 and FIG.
  • the multilayer printed circuit board 1 shown in FIG. 1 illustrates a wireless circuit 7A and a digital circuit 7B as multilayer printed circuit board mounting components, but the present invention is not limited to such mounting components.
  • the radio circuit 7A and the digital circuit 7B are connected by a linear pattern 4. That is, the linear pattern 4 is a linear circuit wiring provided to connect two circuits as described above, and includes a signal line, a power supply line, a ground line, and the like.
  • the linear pattern 4 has dimensions (width dimension and thickness dimension) according to the design specifications of the multilayer printed circuit board 1.
  • the noise suppression device 2A includes a first resonator unit 10A and a second resonator unit 11A.
  • the first resonator unit 10A is formed by a resonance pattern 13 (13a to 13d) and a short-circuit pattern 16 (16a, 16b).
  • the second resonator unit 11A is formed by the resonance pattern 14 (14a to 14d) and the short-circuit pattern 16 (16a, 16b).
  • Resonant patterns 13a, 13d, 14a, and 14d are arranged at the left and right positions of the linear pattern 4 (left and right positions on the same layer as the linear pattern 4), and the upper and lower positions of the linear pattern 4 (upper and lower layers).
  • Resonance patterns 13b, 13c, 14b, and 14c are arranged at (position).
  • the linear pattern 4 has a structure surrounded by the resonance patterns 13a to 13d and 14a to 14d from above, below, left and right.
  • the top, bottom, left and right in this case indicate the top, bottom, left and right when the multilayer printed circuit board 1 is placed on a table or the like.
  • the short-circuit pattern 16 includes left and right short-circuit patterns 16a that connect the left and right resonance patterns 13a, 13d, 14a, and 14d and the linear pattern 4, and upper and lower resonance patterns 13b, 13c, 14b, and 14c and the linear pattern 4.
  • the upper and lower short-circuit patterns 16b to be connected are included. Accordingly, all the resonance patterns 13 and 14 are electrically connected to the linear pattern 4 via the short-circuit pattern 16.
  • the short-circuit pattern 16 is shared by the first resonator unit 10A and the second resonator unit 11A and functions as a short-circuit end.
  • As the upper and lower short-circuit pattern 16b a so-called plated through hole or plated via hole is used.
  • the basic configuration is to connect wirings formed in the upper and lower layers by opening a through hole (through hole or via hole) in the layer of the multilayer printed board and plating the inner wall of the through hole.
  • the resonance patterns 13 and 14 are linear patterns provided on the upper and lower sides and the right and left sides of the linear pattern 4, and the horizontal direction along the linear pattern 4 around the short-circuit pattern 16 (the horizontal direction in FIG. 2). It is extended to. The ends of the extending portions of the resonance patterns 13 and 14 are opened to form open ends 17 and 18 having high impedance (see FIGS. 3A and 3B).
  • the first resonator unit 10A and the second resonator unit 11A form a back-to-back structure with the short-circuit pattern 16 as the back and the open ends 17 and 18 facing in opposite directions.
  • the resonance lengths of the resonance patterns 13a to 13d are set to L1a to L1d, and the resonance lengths of the resonance patterns 14a to 14d are set to L2a to L2d.
  • ⁇ 1 is the wavelength of the noise frequency (resonance frequency) at which noise is suppressed by the first resonator unit 10A.
  • ⁇ 2 is the wavelength of the noise frequency (resonance frequency) suppressed by the second resonator unit 11A.
  • the resonance frequency corresponding to each resonance length is defined, and the noise current having each resonance frequency can be suppressed. That is, one resonance pattern (for example, resonance pattern 13a) and short circuit pattern 16 (for example, left and right short circuit pattern 16a) form a resonator having one resonance frequency. If a resonator composed of one resonance pattern and a short-circuit pattern is described as a basic resonator, the first resonator unit 10A and the second resonator unit 11A are each composed of four basic resonators. become.
  • FIG. 4 is a diagram showing an equivalent model of each of the resonator units 10A and 11A when the resonance length of the resonance pattern is set to the same value.
  • FIG. 4A is an equivalent model of the first resonator unit 10A
  • FIG. This is an equivalent model of the two resonator unit 11A.
  • the input impedance of the open ends 17 and 18 is a high value (ideally infinite). Therefore, as shown in FIG.
  • the noise current Id_a that flows from the radio circuit 7A side to the first resonator unit 10A side is less likely to flow to the short-circuit pattern 16 side by the open end 17. Therefore, the noise current Id_a flowing from the radio circuit 7A side to the digital circuit 7B side can be suppressed.
  • the noise current Id_b flowing from the digital circuit 7B side to the second resonator unit 11A side is less likely to flow to the short-circuit pattern 16 side by the open end 17. Therefore, the noise current Id_b flowing from the digital circuit 7B side to the wireless circuit 7A side can be suppressed.
  • the noise current suppressing device as described above can be formed simultaneously with the formation of the linear pattern in the manufacturing process of the multilayer printed board.
  • the multilayer printed circuit board is manufactured by various manufacturing methods using various techniques such as a printing technique and a photolithography technique. For example, when using a photolithography technique, a film of a linear pattern material (for example, copper or aluminum) is formed on a dielectric material layer, and a resist is applied thereon. Thereafter, using a mask having a mask pattern corresponding to the linear pattern or resonance pattern, a latent image of the linear pattern or resonance pattern is formed on the resist to form a resist pattern. Then, when a linear pattern material film is etched using the resist pattern as an etching mask, a linear pattern or a resonance pattern is formed.
  • a linear pattern material film is etched using the resist pattern as an etching mask, a linear pattern or a resonance pattern is formed.
  • the right and left short-circuit pattern is also formed simultaneously with the resonance pattern. Thereafter, an upper and lower short-circuit pattern is formed.
  • the upper and lower short-circuit patterns are also formed at the same time in the step of performing interlayer connection on the multilayer printed board. Therefore, the noise current suppressing device according to the present embodiment can be manufactured without changing the manufacturing process of the multilayer printed board and without increasing the number of work steps.
  • the linear pattern is three-dimensionally surrounded from the top, bottom, left, and right by the resonance pattern, noise current flowing on the left and right side surfaces as well as the upper and lower surfaces of the linear pattern can be suppressed. Therefore, a large noise suppression effect can be obtained.
  • a configuration in which the linear pattern is three-dimensionally surrounded from the top, bottom, left, and right can suppress noise current flowing not only on the top and bottom surfaces of the linear pattern but also on the left and right side surfaces, so that a large noise suppression effect is obtained.
  • Such a resonance pattern can be formed in a linear shape like the linear pattern. Accordingly, it is possible to reduce the area occupied by the resonance pattern, and it is possible to easily secure a region for forming the resonance pattern. This enables high-density mounting while achieving high noise suppression. Further, since the noise suppression device can be formed simultaneously with the formation of the linear pattern, the necessity for retrofitting and mounting an EMC component such as a chip capacitor is greatly reduced. Therefore, it is possible to reduce manufacturing costs and component costs.
  • each of the first resonator unit 10A and the second resonator unit 11A includes four basic resonators.
  • FIG. 5 is a diagram showing a configuration of a noise suppression device 2B according to the second embodiment of the present invention
  • FIG. 5A is a perspective view
  • FIG. 5B is a top view
  • FIG. 5A is a perspective view
  • FIG. 5B is a top view
  • the first resonator unit 10A is formed of four basic resonators as in the first embodiment, but the second resonator unit 11B is different from the first embodiment in that It is formed by two basic resonators. That is, the second resonator unit 11B includes two basic resonators: a basic resonator formed by the resonance pattern 14a and the short-circuit pattern 16a, and a basic resonator formed by the resonance pattern 14d and the short-circuit pattern 16a. Contains.
  • this embodiment is not limited to the structure shown in FIG. 5, For example, a structure as shown in FIG. 6 may be sufficient.
  • FIG. 6A and 6B are diagrams showing the configuration of the noise suppression device 2C, in which FIG. 6A is a perspective view, FIG. 6B is a top view, and FIG. 6C is a side view.
  • the first resonator unit 10B and the second resonator unit 11B are each formed by two basic resonators. That is, the first resonator unit 10B includes two basic resonators: a basic resonator formed by the resonance pattern 13b and the short-circuit pattern 16b, and a basic resonator formed by the resonance pattern 13c and the short-circuit pattern 16b. Contains.
  • the second resonator unit 11B includes two basic resonators: a basic resonator formed by the resonance pattern 14a and the short-circuit pattern 16a, and a basic resonator formed by the resonance pattern 14d and the short-circuit pattern 16a. Contains. With such a configuration, it is possible to reduce at least the processes and members required for manufacturing the omitted basic resonator, and it is possible to reduce the manufacturing cost and the component cost. In addition, the space for the omitted basic resonator can be reduced. Therefore, high-density mounting can be promoted. ⁇ Third Embodiment> Next, a third embodiment of the present invention will be described.
  • the first resonator unit and the second resonator unit include two or four basic resonators.
  • the first resonator unit and the second resonator unit according to the present embodiment are not limited to the limitation of the basic resonator, and the reference frequency is not limited.
  • FIG. 7A is a perspective view of a noise suppression device 2D according to the present embodiment
  • FIG. 7B is an exploded perspective view thereof. As shown in the figure, the noise suppression device 2D includes a first resonator unit 10D and a second resonator unit 11D.
  • the first resonator unit 10D includes 14 resonance patterns 13 (13Ua to 13Ue, 13Ma to 13Me, 13Da to 13De), left and right short-circuit patterns 16 (16U, 16M, and 16D), and upper and lower short-circuit patterns 16b. It has.
  • the second resonator unit 11D includes 12 resonance patterns (14Ua to 14Ud, 14Ma to 14Md, 14Da to 14Dd), left and right short-circuit patterns 16 (16U, 16M, and 16D), and upper and lower short-circuit patterns 16b. ing.
  • the groups of the resonance patterns 13Ub to 13Ud, 13Mb to 13Mc, and 13Db to 13Dd (described as the first group) are set to the same resonance length, and the groups of the resonance patterns 13Ua, 13Ue, 13Ma, 13Md, and 13Da to 13De (the first group). 2) are set to the same resonance length.
  • the resonance length of the first group can be set to the same length as the resonance length of the second group, but FIG. 7 illustrates a case where the resonance length is set to be different.
  • FIG. 8 shows a noise suppression device 2E in which the second resonator unit 11D is omitted. Whether to omit the second resonator unit 11D in this way is selected according to the situation to which the noise suppression device 2E is applied. Manufacturing is facilitated by omitting the second resonator unit 11D. Further, it is not necessary to secure the area occupied by the omitted resonance pattern, and another configuration can be formed in the vacant space, so that further high-density mounting is possible.
  • ⁇ Fourth embodiment> Next, a fourth embodiment of the present invention will be described. In addition, about the same structure as 1st Embodiment, the same code
  • the resonance pattern of the basic resonator in each embodiment described so far has been formed linearly along the linear pattern.
  • providing the resonance pattern in a straight line is not an essential requirement for functioning as a resonator. That is, it is a requirement that the resonance length has a desired length.
  • the resonance pattern of the basic resonator according to the present embodiment has a shape as shown in FIGS. 9A to 9E.
  • 9A to 9E are top views of one resonator unit, and the linear pattern 4 and the resonance pattern 13 (13e to 13i) are indicated by lines.
  • 9A shows a curved resonance pattern 13e
  • FIG. 9B shows a spiral resonance pattern 13f
  • FIGS. 9C and 9D show zigzag resonance patterns 13g and 13h
  • FIGS. 9A to 9E shows a step-shaped resonance pattern 13i. Is shown.
  • the resonance patterns 13e to 13i as shown in FIGS. 9A to 9E vertically, horizontally, and obliquely.
  • a basic resonator is configured using a resonance pattern that is a thin wiring, and is arranged so as to surround a linear pattern through which a noise current flows.
  • noise can be suppressed efficiently and the area occupied by the resonance pattern can be reduced.
  • the degree of freedom of arrangement of the resonance pattern is increased, it is easy to select a place where the resonance pattern is formed.
  • the noise suppression device and the multilayer printed board can be manufactured at low cost.
  • a noise suppression device can be easily formed in a multilayer printed circuit board, the need to mount an EMC component such as a chip capacitor is greatly reduced. Therefore, also from this point, the noise suppression device and the multilayer printed board can be manufactured at low cost.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

所定の共振長を持つ共振パターンと、該共振パターンの一端を線状パターンに接続する短絡パターンとにより形成された基本共振器を複数備える共振器ユニットを有し、かつ、共振器ユニットは、線状パターンの上下位置の少なくとも一方に配置された共振パターンを備える基本共振器と線状パターンの左右位置の少なくとも一方に配置された共振パターンとを備える基本共振器を含む。

Description

ノイズ抑制装置及びそれを搭載した多層プリント基板
　本発明は、電子回路等の間で流れるノイズ電流を抑制するノイズ抑制装置及びそれを搭載した多層プリント基板に関する。
　携帯電話のような携帯型情報端末や無線搭載パソコン等の無線機器は、その利便性から普及がめざましく、機器の薄型化、小型化に対する要求が高まっている。これらの無線機器の小型化等を実現するためには、電子回路や電子部品等の実装部品を高密度に実装する必要が生じる。
　ところが、ＬＳＩなどの実装部品から発生したノイズが他の実装部品や電子回路へ混入し、影響を与えることがある。特に、無線機器のように信号の周波数が高い場合には、かかるノイズによる電磁干渉が顕著となり対策が望まれていた。
　このような要求に対し、特開２００２−３１４４９１号公報においては、金属面で制御の対象となる電流路を囲むように設けた電流制御機構部が開示されている。そして、電流制御機構部によりディジタル回路部で発生した高調波のノイズ電流が無線回路部側に侵入するのを抑制したり、また無線回路部で発生したノイズ電流がディジタル回路部側に侵入するのを抑制している。
　図１０は、このような構成の携帯端末１００の基本構成例を示した斜視図である。また、図１１Ａは、この携帯端末１００に用いられているノイズ抑制装置１０１の斜視図、図１１Ｂは図１１ＡにおけるＡ−Ａ断面図である。
　携帯端末１００は、基地局等と通信を行なうために電波を送受信するアンテナ１０２、アンテナ１０２から送信する信号や受信された信号を処理するための無線回路１０３、受信信号に対する所定のデータ処理を行うディジタル回路１０４等を実装したプリント基板１０５を備える。
　プリント基板１０５の基板内には、図１１Ａに示すようなグランドライン１０６やディジタル回路１０４と無線回路１０３とを接続する図示しない信号ライン等が設けられている。
　携帯端末１００におけるプリント基板１０５には、無線回路１０３やディジタル回路１０４が混在して高密度実装されているため、例えばディジタル回路１０４で発生した電磁ノイズがアンテナ１０２やグランドライン１０６を介して無線回路１０３に侵入して、電磁干渉を起こすことがあった。
　即ち、ディジタル回路１０４では、基本波が数１０ＭＨｚや数１００ＭＨｚ前後のクロック信号や、データバス信号等が用いられているため高周波のノイズが発生する。この高周波のノイズのうち受信帯域（８００ＭＨｚ帯や２ＧＨｚ帯等）に一致したノイズが無線回路１０３又はアンテナ１０２に侵入すると、アンテナ受信感度等の無線特性が低下してしまう。
　また、アンテナ１０２からノイズがディジタル回路１０４に侵入すると、送信波信号とディジタル信号との混合（ミキシング）が生じて、電磁干渉を起こしてしまう。
　そこで、プリント基板１０５の基板内には、ノイズ抑制装置１０１が設けられている。ノイズ抑制装置１０１は、グランドライン１０６を挟んで上下に配置された金属板１０１ａ，１０１ｂを備え、かつ、金属板１０１ａ，１０１ｂの一方の端部を短絡板１０１ｃによりグランドライン１０６と接続している。なお、金属板１０１ａ，１０１ｂの他方の端部（短絡板１０１ｃと反対側の端部）は開放端となっている。金属板１０１ａ，１０１ｂの共振長Ｌは、抑制したいノイズの波長をλとしたときＬ＝λ／４に設定されている。
　開放端の入力インピーダンスは高い値となるので、開放端側から短絡板１０１ｃ側に流れるノイズ電流は低減し、この開放端を透過し難くなる。これにより、ノイズ電流による干渉が防止できる。
　ノイズ電流の周波数が高い場合には、ノイズ電流は浸透長の影響により導体の表面に近い部分を流れるようになる。従って、かかるノイズ電流が特開２００２−３１４４９１号公報にかかるグランドラインを流れる際には、グランドラインの上下の面及び厚み方向の面に流れる。このグランドラインは、厚み寸法に対して幅寸法の大きい導体であるため、ノイズ電流は上下面を主に流れる。従って、金属板が、グランドラインの上下の面に沿って設けることは、大きなノイズ電流抑制効果を得ることができる。
　しかし、ノイズ電流は信号線や制御線等のような線状パターンを流れる場合もある。かかる線状パターンの幅寸法は、必ずしも厚み寸法に対して十分に大きいと言えない。従って、かかる線状パターンを流れるノイズ電流に対して、特開２００２−３１４４９１号公報にかかる構成では十分なノイズ電流抑制効果が得られない、といった課題がある。
　無論、同軸ケーブルのように線状パターンの回りを完全に覆う構成も原理上可能であるが、かかる構成をプリント基板の基板内に設けることは困難である。
　そこで、本発明の主目的は、プリント基板の基板内に設けられた線状パターンを流れるノイズ電流を効果的に抑制できるノイズ抑制装置及びそれを搭載した多層プリント基板を提供することである。
　上記課題を解決するため、ノイズ抑制装置は、所定の共振長を持つ共振パターンと、該共振パターンの一端を線状パターンに接続する短絡パターンとにより形成された基本共振器を複数備える共振器ユニットを有し、かつ、共振器ユニットは、線状パターンの上下位置の少なくとも一方に配置された共振パターンを備える基本共振器と線状パターンの左右位置の少なくとも一方に配置された共振パターンとを備える基本共振器を含むことを特徴とする。
　また、多層プリント基板は、少なくとも１つの層間に形成された線状パターンと、上記ノイズ抑制装置と、を備え、ノイズ抑制装置が、所定の共振長を持つ共振パターンと、該共振パターンの一端を線状パターンに接続する短絡パターンとにより形成された基本共振器を複数備える共振器ユニットを有し、かつ、当該共振器ユニットは、線状パターンの上下位置の少なくとも一方に配置された共振パターンを備える基本共振器及び、線状パターンの左右位置の少なくとも一方に配置された共振パターンを備える基本共振器を含むことを特徴とする。
　本発明によれば、ノイズ抑制の対象となる線状パターンの上下左右を共振パターンで囲むので、プリント基板の基板内に設けられた線状パターンを流れるノイズ電流を効果的に抑制できるようになる。
本発明の第１実施形態にかかるノイズ抑制装置を備えた多層プリント基板の斜視図である。 第１実施形態にかかるノイズ抑制装置の斜視図である。 第１実施形態にかかるノイズ抑制装置の上面図である。 第１実施形態にかかるノイズ抑制装置の側面図である。 第１実施形態にかかるノイズ抑制装置の図３ＡにおけるＡ−Ａ断面図である。 第１実施形態にかかるノイズ抑制装置の第１共振器ユニットの等価モデルである。 第１実施形態にかかるノイズ抑制装置の第２共振器ユニットの等価モデルである。 本発明の第２実施形態にかかるノイズ抑制装置の斜視図である。 本発明の第２実施形態にかかるノイズ抑制装置の上面図である。 本発明の第２実施形態にかかるノイズ抑制装置の側面図である。 第２実施形態にかかる他の構成のノイズ抑制装置の斜視図である。 第２実施形態にかかる他の構成のノイズ抑制装置の上面図である。 第２実施形態にかかる他の構成のノイズ抑制装置の側面図である。 本発明の第３実施形態にかかるノイズ抑制装置の斜視図である。 本発明の第３実施形態にかかるノイズ抑制装置の分解斜視図である。 第３実施形態にかかる他の構成のノイズ抑制装置の斜視図である。 第３実施形態にかかる他の構成のノイズ抑制装置の分解斜視図である。 本発明の第４実施形態にかかるノイズ抑制装置における曲線形状共振パターンを示す図である。 本発明の第４実施形態にかかるノイズ抑制装置における渦巻き形状共振パターンを示す図である。 本発明の第４実施形態にかかるノイズ抑制装置におけるつづら折り形状共振パターンを示す図である。 本発明の第４実施形態にかかるノイズ抑制装置におけるつづら折り形状共振パターンを示す図である。 本発明の第４実施形態にかかるノイズ抑制装置における段差形状共振パターンを示す図である。 関連技術の説明に適用される携帯端末の基本構成例を示した斜視図である。 関連技術の説明に適用されるノイズ抑制装置の斜視図である。 関連技術の説明に適用されるノイズ抑制装置の図１１ＡにおけるＡ−Ａ断面図である。
　＜第１実施形態＞
　本発明の第１実施形態を説明する。図１は、本発明の第１実施形態にかかるノイズ抑制装置２Ａを備えた多層プリント基板１の斜視図である。また、図２はノイズ抑制装置２Ａの斜視図である。図３は、ノイズ抑制装置２Ａの構成を示す図で、図３Ａは図２に示すノイズ抑制装置２Ａの上面図、図３Ｂは側面図、図３Ｃは図３ＡにおけるＡ−Ａ断面図である。
　多層プリント基板１は、複数の層からなる多層プリント基板を例に説明する。図２及び図３においては、この多層プリント基板１の各層を形成するガラスエポキシ材やアルミナ等の絶縁性を有する誘電体材料は図示省略している。
　図１に示す多層プリント基板１には、多層プリント基板搭載部品として、無線回路７Ａ、ディジタル回路７Ｂを例示しているが、本発明はかかる搭載部品に限定されるものではない。
　無線回路７Ａとディジタル回路７Ｂとは、線状パターン４により接続されている。即ち、線状パターン４は、上述したように２つの回路を接続するために設けられた線状の回路配線で、信号ライン、電源ライン、グランドライン等がある。この線状パターン４は、多層プリント基板１の設計仕様に応じた寸法（幅寸法及び厚み寸法）を持つ。本実施形態においては、この線状パターン４の上下面及び左右側面を流れるノイズ電流の抑制を行う。
　図２等に示すように、ノイズ抑制装置２Ａは、第１共振器ユニット１０Ａと第２共振器ユニット１１Ａとを含んでいる。第１共振器ユニット１０Ａは、共振パターン１３（１３ａ~１３ｄ）及び短絡パターン１６（１６ａ，１６ｂ）により形成されている。同様に、第２共振器ユニット１１Ａは、共振パターン１４（１４ａ~１４ｄ）及び短絡パターン１６（１６ａ，１６ｂ）により形成されている。
　そして、線状パターン４の左右位置（線状パターン４と同層の面における左右位置）には共振パターン１３ａ，１３ｄ、１４ａ，１４ｄが配置され、線状パターン４の上下の位置（上下層の位置）には共振パターン１３ｂ，１３ｃ、１４ｂ，１４ｃが配置されている。これにより線状パターン４は、共振パターン１３ａ~１３ｄ、１４ａ~１４ｄにより上下左右から囲まれた構造となっている。無論、この場合の上下左右は、多層プリント基板１をテーブル等に置いた場合における上下左右を示している。
　また、短絡パターン１６は、左右の共振パターン１３ａ，１３ｄ、１４ａ，１４ｄと線状パターン４とを接続する左右短絡パターン１６ａ、上下の共振パターン１３ｂ，１３ｃ、１４ｂ，１４ｃと線状パターン４とを接続する上下短絡パターン１６ｂを含んでいる。
　従って、全ての共振パターン１３，１４は、短絡パターン１６を介して線状パターン４と電気的に接続されている。そして、短絡パターン１６は、第１共振器ユニット１０Ａと第２共振器ユニット１１Ａとで共用されて、短絡端として機能する。
　なお、上下短絡パターン１６ｂとしては、所謂、鍍金スルーホールや、鍍金ビアホールが利用される。これら鍍金スルーホールや鍍金ビアホールは、多層プリント基板の製造方法により利用が選択される。基本的な構成は、多層プリント基板の層に貫通穴（スルーホール又はビアホール）を開け、この貫通穴の内壁に鍍金を行うことにより上下の層に形成されている配線の接続を行う。
　このように共振パターン１３，１４は、線状パターン４の上下左右に設けられた線状のパターンであり、短絡パターン１６を中心に線状パターン４に沿って左右方向（図２において左右方向）に延設されている。そして、共振パターン１３，１４の延設先の端部は、開放されてインピーダンスが高い開放端１７、１８を形成している（図３Ａ，Ｂを参照）。これにより、第１共振器ユニット１０Ａと第２共振器ユニット１１Ａとは、短絡パターン１６を背中として、開放端１７，１８がそれぞれ反対の方向を向いた、背中合わせの構造を構成する。
　共振パターン１３ａ~１３ｄの共振長は、Ｌ１ａ~Ｌ１ｄに設定され、共振パターン１４ａ~１４ｄの共振長は、Ｌ２ａ~Ｌ２ｄに設定されている。このとき、各共振長は同じ値であることを要求するものではないが、説明を簡単にするために、Ｌ１ａ＝Ｌ１ｂ＝Ｌ１ｃ＝Ｌ１ｄ＝λ１／４、Ｌ２ａ＝Ｌ２ｂ＝Ｌ２ｃ＝Ｌ２ｄ＝λ２／４とする。λ１は、第１共振器ユニット１０Ａでノイズ抑制するノイズの周波数（共振周波数）の波長である。同様に、λ２は、第２共振器ユニット１１Ａで抑制するノイズの周波数（共振周波数）の波長である。
　なお、Ｌ１ａ≠Ｌ１ｂ≠Ｌ１ｃ≠Ｌ１ｄ、Ｌ２ａ≠Ｌ２ｂ≠Ｌ２ｃ≠Ｌ２ｄの場合には、各共振長に対応する共振周波数が定義されて、それぞれの共振周波数を持つノイズ電流を抑制できるようになる。即ち、１つの共振パターン（例えば共振パターン１３ａ）と短絡パターン１６（例えば、左右短絡パターン１６ａ）とは、１つの共振周波数をもつ共振器を形成する。
　１つの共振パターンと短絡パターンとで構成される共振器を基本共振器と記載すれば、第１共振器ユニット１０Ａ及び第２共振器ユニット１１Ａは、それぞれ４つの基本共振器から構成されていることになる。従って、各基本共振器の共振周波数を異なる値にした場合は、異なる基本周波数のノイズが抑制できるようになる。一方、各基本共振器の共振周波数を同じ基本周波数に設定した場合は、ノイズ抑制効果を高めることができる。
　図４は、共振パターンの共振長を同じ値に設定した場合の各共振器ユニット１０Ａ，１１Ａの等価モデルを示した図で、図４Ａは第１共振器ユニット１０Ａの等価モデル、図４Ｂは第２共振器ユニット１１Ａの等価モデルである。一般に、開放端１７，１８の入力インピーダンスは高い値（理想的には無限大）となる。従って、図４Ａに示すように、無線回路７Ａ側から第１共振器ユニット１０Ａ側に流れるノイズ電流Ｉｄ＿ａは、開放端１７によって短絡パターン１６側に流れ難くなる。よって、無線回路７Ａ側からディジタル回路７Ｂ側に流れるノイズ電流Ｉｄ＿ａが抑制できる。
　同様に、図４Ｂに示すように、ディジタル回路７Ｂ側から第２共振器ユニット１１Ａ側に流れるノイズ電流Ｉｄ＿ｂは、開放端１７によって短絡パターン１６側に流れ難くなる。よって、ディジタル回路７Ｂ側から無線回路７Ａ側に流れるノイズ電流Ｉｄ＿ｂが抑制できる。
　以上説明したようなノイズ電流抑制装置は、多層プリント基板の製造過程において線状パターンの形成と同時に形成することができる。多層プリント基板は印刷技術やフォトリソグラフィ技術等の種々の技術を用いて種々の製造方法で製造される。
　例えばフォトリソグラフィ技術を用いる場合には、誘電体材料の層の上に線状パターンの材料（例えば、銅やアルミニューム）の膜を形成し、その上にレジストを塗布する。その後、線状パターンや共振パターンに対応したマスクパターンを持つマスクを用いて、レジストに線状パターンや共振パターンの潜像を形成し、レジストパターンを形成する。そして、レジストパターンをエッチングマスクとして線状パターンの材料膜をエッチングすると、線状パターンや共振パターンが形成される。なお、左右短絡パターンも共振パターンと同時に形成される。
　その後、上下短絡パターンが形成される。この上下短絡パターンも、多層プリント基板における層間接続を行う工程において、同時に形成される。
　従って、本実施形態にかかるノイズ電流抑制装置は、多層プリント基板の製造工程を変えることなく、かつ、作業工数を増大させることなく製造することが可能である。
　このように、線状パターンを共振パターンにより上下左右から立体的に囲むため、線状パターンの上下面のみならず左右側面を流れるノイズ電流が抑制できる。従って、大きなノイズ抑制効果を得ることができる。
　特に、線状パターンの幅寸法が厚み寸法に比べて十分に大きいとすることができない信号線等において有効である。これは、先に述べたように、周波数が高いノイズ電流は線状パターンの表面近くを流れることに起因する。線状パターンの幅寸法が厚み寸法に比べて十分に大きくない場合には、線状パターンの左右側面を流れるノイズ電流は線状パターンを流れるノイズ電流の総量に対して大きな割合を示すようになる。従って、線状パターンの上下面を流れるノイズ電流のみを抑制しても、十分なノイズ抑制効果が得られない。
　また、線状パターンの上下面を流れるノイズ電流のみを抑制した場合には、抑制されたノイズ電流が線状パターンの左右側面に回り込んで、ノイズ抑制の実効が図れない。
　しかし、線状パターンを上下左右から立体的に囲む構成とすることで、線状パターンの上下面のみならず左右側面を流れるノイズ電流が抑制できるため、大きなノイズ抑制効果が得られる。
　このような共振パターンは、線状パターンと同様に線状に形成することができる。従って、共振パターンが占める面積も小さくすることが可能になると共に、共振パターンを形成するための領域確保が容易に行えるようになる。これにより高いノイズ抑制を達成しながら高密度実装が行えるようになる。
　また、ノイズ抑制装置は線状パターンの形成と同時に形成することができるので、チップコンデンサ等のＥＭＣ部品を後付けして実装する必要性が大幅に削減される。従って、製造コストや部品コストのコストダウンが図れる。
　さらに、第１共振器ユニットと第２共振器ユニットとを構成する各基本共振器の共振周波数をそれぞれ異なる周波数に設計することが容易であるため、抑制したい周波数のノイズを効果的に抑制することが可能になる。従って、高機能、高品質なノイズ抑制装置が提供できる。
　＜第２実施形態＞
　次に、本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。第１の実施形態においては、第１共振器ユニット１０Ａ及び第２共振器ユニット１１Ａは、それぞれ４つの基本共振器を備えていた。しかし、製品や適用箇所等により、第１共振器ユニット１０Ａと第２共振器ユニット１１Ａとの両方が、共に４つの基本共振器を備えなくても良い場合がある。
　例えば、共振器ユニットに近接して実装部品や信号を流すためのパターンなどが配置される場合などがそれに相当する。基本共振器を４つ備えると、高密度実装が行えなくなる場合などは、第１共振器ユニットと第２共振器ユニットの基本共振器の数を調整しても良い。
　図５は、本発明の第２実施形態にかかるノイズ抑制装置２Ｂの構成を示す図で、図５Ａは斜視図、図５Ｂは上面図、図５Ｃは側面図である。同図に示すように、第１共振器ユニット１０Ａは第１の実施形態と同様に４つの基本共振器により形成されているが、第２共振器ユニット１１Ｂは、第１の実施形態と異なり２つの基本共振器により形成されている。即ち、第２共振器ユニット１１Ｂは、共振パターン１４ａと短絡パターン１６ａとにより形成される基本共振器と、共振パターン１４ｄと短絡パターン１６ａとにより形成される基本共振器との２つの基本共振器を含んでいる。
　なお、本実施形態は、図５に示す構成に限定するものではなく、例えば図６に示すような構成であっても良い。図６は、ノイズ抑制装置２Ｃの構成を示す図で、図６Ａは斜視図、図６Ｂは上面図、図６Ｃは側面図である。ノイズ抑制装置２Ｃは、第１共振器ユニット１０Ｂ及び第２共振器ユニット１１Ｂはそれぞれ２つの基本共振器により形成されている。
　即ち、第１共振器ユニット１０Ｂは、共振パターン１３ｂと短絡パターン１６ｂとにより形成される基本共振器と、共振パターン１３ｃと短絡パターン１６ｂとにより形成される基本共振器との２つの基本共振器を含んでいる。また、第２共振器ユニット１１Ｂは、共振パターン１４ａと短絡パターン１６ａとにより形成される基本共振器と、共振パターン１４ｄと短絡パターン１６ａとにより形成される基本共振器との２つの基本共振器を含んでいる。
　このような構成により、少なくとも省略された基本共振器の製造に要する工程、部材等が削減できて、製造コストや部品コストのコストダウンが可能になると共に、省略された基本共振器のスペースに他の部材を形成することが可能になるので、高密度実装が促進できる。
　＜第３の実施形態＞
　次に、本発明の第３の実施形態を説明する。なお、第１の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。これまで説明した各実施形態においては、第１共振器ユニット及び第２共振器ユニットは、２つ又は４つの基本共振器を備えていた。これに対し、本実施形態にかかる第１共振器ユニット及び第２共振器ユニットは、かかる基本共振器の制限に限定されることなく、また、その基準周波数も限定されないようにした。
　図７Ａは、本実施形態にかかるノイズ抑制装置２Ｄの斜視図であり、図７Ｂはその分解斜視図である。同図に示すように、ノイズ抑制装置２Ｄは、第１共振器ユニット１０Ｄ及び第２共振器ユニット１１Ｄを備える。そして、第１共振器ユニット１０Ｄは、上下左右に１４個の共振パターン１３（１３Ｕａ~１３Ｕｅ，１３Ｍａ~１３Ｍｅ，１３Ｄａ~１３Ｄｅ）、左右短絡パターン１６（１６Ｕ，１６Ｍ，１６Ｄ）及び、上下短絡パターン１６ｂを備えている。一方、第２共振器ユニット１１Ｄは上下左右に１２個の共振パターン（１４Ｕａ~１４Ｕｄ，１４Ｍａ~１４Ｍｄ，１４Ｄａ~１４Ｄｄ）、左右短絡パターン１６（１６Ｕ，１６Ｍ，１６Ｄ）及び、上下短絡パターン１６ｂを備えている。
　そして、共振パターン１３Ｕｂ~１３Ｕｄ，１３Ｍｂ~１３Ｍｃ，１３Ｄｂ~１３Ｄｄのグループ（第１グループと記載する）は同じ共振長に設定され、共振パターン１３Ｕａ，１３Ｕｅ，１３Ｍａ，１３Ｍｄ，１３Ｄａ~１３Ｄｅのグループ（第２グループと記載する）は同じ共振長に設定されている。このとき、第１グループの共振長は第２グループの共振長と同じ長さに設定することも可能であるが、図７においては、異なる共振長に設定した場合を例示している。
　このように異なる共振長に設定することで、異なる周波数のノイズを抑制できる。無論、同じ共振長に設定するならば、大きなノイズ抑制効果を得ることができる。
　また、図８は、第２共振器ユニット１１Ｄを省略したノイズ抑制装置２Ｅを示している。このように第２共振器ユニット１１Ｄを省略するか否かは、ノイズ抑制装置２Ｅが適用される状況に応じて選択される。
　第２共振器ユニット１１Ｄを省略することにより、製造が容易になる。また、省略された共振パターンが占めていた面積の確保が不要になると共に、空いたスペースに他の構成を形成できるので、さらなる高密度実装が可能になる。
　＜第４実施形態＞
　次に、本発明の第４の実施形態を説明する。なお、第１の実施形態と同一構成に関しては同一符号を用い説明を適宜省略する。これまで説明した各実施形態における基本共振器の共振パターンは、線状パターンに沿って直線状に形成されていた。しかし、共振パターンを直線状に設けることは、共振器として機能するための必須要件ではない。即ち、共振長が所望の長さを持つことが要件である。
　このことから、本実施形態にかかる基本共振器の共振パターンは、図９Ａ~図９Ｅに示すような形状とした。なお、図９Ａ~図９Ｅは、１つの共振器ユニットの上面図で、線状パターン４及び共振パターン１３（１３ｅ~１３ｉ）を線で示している。
　図９Ａは曲線形状の共振パターン１３ｅを示し、図９Ｂは渦巻き形状の共振パターン１３ｆを示し、図９Ｃ及び図９Ｄはつづら折り形状の共振パターン１３ｇ，１３ｈを示し、図９Ｅは段差形状の共振パターン１３ｉを示している。
　無論、図９Ａ~図９Ｅのような共振パターン１３ｅ~１３ｉを上下、左右、斜め方向に設けることは可能である。また、１つの共振器ユニットに形状の異なる共振パターン１３ｅ~１３ｉを組み合わせて設けることも可能である。
　このように、共振パターンを直線形状以外の形状にすることにより、直線形状の共振パターンを形成するためのスペース確保が困難な場合でも、他の空きスペースを有効に利用できるようになる。従って、さらなる高密度実装が可能な多層プリント基板が提供できるようになる。
　以上述べたように、各実施形態においては、細い配線である共振パターンを用いて基本共振器を構成し、それをノイズ電流が流れる線状パターンを囲い込むように配置する。これによりノイズ抑制が効率的に行えると共に、共振パターンが占有する面積の縮小が可能になる。また、共振パターンの配置自由度が増大するため、この共振パターンの形成場所の選定が容易になる。これらの効果により、ノイズ抑制装置及び多層プリント基板が安価に製造できるようになる。
　さらに、多層プリント基板の基板内にノイズ抑制装置が容易に形成できるので、例えばチップコンデンサ等のＥＭＣ部品を実装する必要性が大幅に削減される。従って、この点からもノイズ抑制装置及び多層プリント基板が安価に製造できるようになる。
以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１１年６月２２日に出願された日本出願特願２０１１−１３８６６８を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１　　多層プリント基板
　２Ａ~２Ｅ　　ノイズ抑制装置
　４　　線状パターン
　１０Ａ，１０Ｂ，１０Ｄ　　第１の共振器ユニット
　１１Ａ，１１Ｂ，１１Ｄ　　第２の共振器ユニット
　１３Ｕａ~１３Ｕｅ，１３Ｍａ~１３Ｍｄ，１３Ｄａ~１３Ｄｅ　　共振パターン
　１４Ｕａ~１４Ｕｄ，１４Ｍａ~１４Ｍｄ，１４Ｄａ~１４Ｄｄ　　共振パターン
　１４ａ~１４ｄ　　共振パターン
　１６　　短絡パターン
　１６ａ　　左右短絡パターン
　１６ｂ　　上下短絡パターン
　１７，１８　　開放端

Claims (9)

  1. 　多層プリント基板の基板内に設けられた線状パターンにノイズ電流が流れるのを抑制するノイズ抑制装置であって、
    　所定の共振長を持つ共振パターンと、該共振パターンの一端を前記線状パターンに接続する短絡パターンとにより形成された基本共振器を複数備える共振器ユニットを有し、かつ、
    　前記共振器ユニットは、前記線状パターンの上下位置の少なくとも一方に配置された前記共振パターンを備える前記基本共振器と前記線状パターンの左右位置の少なくとも一方に配置された前記共振パターンとを備える前記基本共振器を含むことを特徴とするノイズ抑制装置。
  2. 　請求項１に記載のノイズ抑制装置であって、
    　前記共振器ユニットが２以上設けられ、かつ、少なくともその内の２つの前記共振器ユニットが、それぞれの前記短絡パターンを共用すると共に、該短絡パターンを中心に前記共振器ユニットの開放端の方向が逆向きとなるように配置されていることを特徴とするノイズ抑制装置。
  3. 　請求項２に記載のノイズ抑制装置であって、
    　前記共振器ユニットは、前記線状パターンの上位置に配置された前記線状パターンを含む前記基準共振器と下位置に配置された前記線状パターンを含む前記基準共振器とを１対の基準共振器として、複数対の前記基準共振器を備えることを特徴とするノイズ抑制装置。
  4. 　請求項２に記載のノイズ抑制装置であって、
    　前記共振器ユニットは、前記線状パターンの右位置に配置された前記線状パターンを含む前記基準共振器と左位置に配置された前記線状パターンを含む前記基準共振器とを１対の基準共振器として、複数対の前記基準共振器を備えることを特徴とするノイズ抑制装置。
  5. 　請求項３に記載のノイズ抑制装置であって、
    　前記共振器ユニットは、前記線状パターンの右位置に配置された前記線状パターンを含む前記基準共振器と左位置に配置された前記線状パターンを含む前記基準共振器とを１対の基準共振器として、複数対の前記基準共振器を備えることを特徴とするノイズ抑制装置。
  6. 　請求項１乃至５のいずれか１項に記載のノイズ抑制装置であって、
    　前記共振パターンの前記共振長が、抑制すべき前記ノイズ電流の周波数に基づき設定されていることを特徴とするノイズ抑制装置。
  7. 　請求項６に記載のノイズ抑制装置であって、
    　前記共振器ユニットに含まれる全ての前記共振パターンの前記共振長が、同じ寸法に設定されていることを特徴とするノイズ抑制装置。
  8. 　請求項１乃至７のいずれか１項に記載のノイズ抑制装置であって、
    　前記共振パターンの形状が、直線状、曲線形状、渦巻き形状、つづら折り形状、段差形状のいずれか１の形状を備えることを特徴とするノイズ抑制装置。
  9. 　複数の層から形成された多層プリント基板であって、
    　少なくとも１つの層間に形成された線状パターンと、
    　請求項１乃至８のいずれか１項に記載のノイズ抑制装置と、を備え、
    　前記ノイズ抑制装置が、所定の共振長を持つ共振パターンと、該共振パターンの一端を前記線状パターンに接続する短絡パターンとにより形成された基本共振器を複数備える共振器ユニットを有し、かつ、
    　当該共振器ユニットは、前記線状パターンの上下位置の少なくとも一方に配置された前記共振パターンを備える前記基本共振器及び、前記線状パターンの左右位置の少なくとも一方に配置された前記共振パターンを備える前記基本共振器を含むことを特徴とする多層プリント基板。
PCT/JP2012/066459 2011-06-22 2012-06-21 ノイズ抑制装置及びそれを搭載した多層プリント基板 WO2012176933A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/126,720 US20140132371A1 (en) 2011-06-22 2012-06-21 Noise suppression device and multilayer printed circuit board carrying same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011138668 2011-06-22
JP2011-138668 2011-06-22

Publications (1)

Publication Number Publication Date
WO2012176933A1 true WO2012176933A1 (ja) 2012-12-27

Family

ID=47422755

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/066459 WO2012176933A1 (ja) 2011-06-22 2012-06-21 ノイズ抑制装置及びそれを搭載した多層プリント基板

Country Status (3)

Country Link
US (1) US20140132371A1 (ja)
JP (1) JPWO2012176933A1 (ja)
WO (1) WO2012176933A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208763A1 (en) * 2013-06-28 2014-12-31 Canon Kabushiki Kaisha Printed circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011114944A1 (ja) * 2010-03-15 2013-06-27 日本電気株式会社 ノイズ抑制構造
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
TWI653828B (zh) 2017-04-27 2019-03-11 國立臺灣大學 雜訊抑制裝置及其等效電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108667U (ja) * 1986-12-27 1988-07-13
JPH03198402A (ja) * 1989-12-26 1991-08-29 Matsushita Electric Ind Co Ltd マイクロ波回路、バイアス回路及び帯域阻止フィルタ
JP2000091806A (ja) * 1998-09-09 2000-03-31 Nec Corp バンドエリミネーションフィルタ
JP2004140210A (ja) * 2002-10-18 2004-05-13 Renesas Technology Corp システム
JP2008022543A (ja) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp 帯域阻止フィルタ
JP2011035222A (ja) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp 電子機器とそのプリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108667U (ja) * 1986-12-27 1988-07-13
JPH03198402A (ja) * 1989-12-26 1991-08-29 Matsushita Electric Ind Co Ltd マイクロ波回路、バイアス回路及び帯域阻止フィルタ
JP2000091806A (ja) * 1998-09-09 2000-03-31 Nec Corp バンドエリミネーションフィルタ
JP2004140210A (ja) * 2002-10-18 2004-05-13 Renesas Technology Corp システム
JP2008022543A (ja) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp 帯域阻止フィルタ
JP2011035222A (ja) * 2009-08-04 2011-02-17 Mitsubishi Electric Corp 電子機器とそのプリント配線板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208763A1 (en) * 2013-06-28 2014-12-31 Canon Kabushiki Kaisha Printed circuit board
JP2015012169A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 プリント回路板
US20160135300A1 (en) * 2013-06-28 2016-05-12 Canon Kabushiki Kaisha Printed circuit board
US10251274B2 (en) 2013-06-28 2019-04-02 Canon Kabushiki Kaisha Printed circuit board
US20190191564A1 (en) * 2013-06-28 2019-06-20 Canon Kabushiki Kaisha Printed circuit board
US10721821B2 (en) 2013-06-28 2020-07-21 Canon Kabushiki Kaisha Printed circuit board

Also Published As

Publication number Publication date
JPWO2012176933A1 (ja) 2015-02-23
US20140132371A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
US8994470B2 (en) Circuit substrate having noise suppression structure
KR100862544B1 (ko) 고주파 모듈 장치
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
JP6156610B2 (ja) 電子機器、およびアンテナ素子
US6914500B2 (en) Filter circuit device and method of manufacturing the same
JP4722967B2 (ja) 電磁気バンドギャップ構造物を備えた印刷回路基板
US8183468B2 (en) Electromagnetic bandgap structure, printed circuit board comprising this and method thereof
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2003264348A (ja) 高周波モジュール
CN101309559B (zh) 多层印刷电路板及其设计方法和终端产品主板
US20120075038A1 (en) Wiring substrate, filter device and portable equipment
WO2012176933A1 (ja) ノイズ抑制装置及びそれを搭載した多層プリント基板
JP2014165424A (ja) 電子回路および電子機器
JP2000252716A (ja) 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板
JP2009088471A (ja) 段差が形成された伝導層を有する印刷回路基板
JP2007036315A (ja) 高周波電子部品
JP2001345419A (ja) 一体型高周波無線回路モジュール
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
JP2005506679A (ja) 配線構造
JPWO2011115094A1 (ja) ノイズ抑制構造
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2007267429A (ja) パターンアンテナ内蔵回路基板
JP4377725B2 (ja) 高周波用配線基板
JP6327084B2 (ja) 電源回路および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12802632

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013521662

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14126720

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12802632

Country of ref document: EP

Kind code of ref document: A1