CN113891576B - 一种包括多层pcb板的换层通孔电路、制作方法及设备 - Google Patents
一种包括多层pcb板的换层通孔电路、制作方法及设备 Download PDFInfo
- Publication number
- CN113891576B CN113891576B CN202111157612.8A CN202111157612A CN113891576B CN 113891576 B CN113891576 B CN 113891576B CN 202111157612 A CN202111157612 A CN 202111157612A CN 113891576 B CN113891576 B CN 113891576B
- Authority
- CN
- China
- Prior art keywords
- layer
- wire
- changing
- hole
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 230000005685 electric field effect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种包括多层PCB板的换层通孔电路、制造换层通孔的方法及计算机设备,电路包括第一出线层;第一导线层;第二出线层;换层通孔,第一导线层位于第一出线层和第二出线层之间,换层通孔设置为贯穿第一出线层、第一导线层和第二出线层;分别设置在第一和第二出线层上的第一走线,第一和第二出线层的第一走线分别延伸至换层通孔;沿第一走线的方向设置在第一导线层上的第一绝缘区域。通过将换层通孔所联通的两层出线层之间的关于线路出线位置下方或上方的导线层的区域挖空,以降低该区域对高频信号线信号传输过程中的电场效应的影响,可有效降低高频信号线在该区域的阻抗,提高高频信号的通过性能,同时提升高频信号的传输的稳定性和传输效率。
Description
技术领域
本发明属于印刷电路领域,具体涉及一种包括多层PCB板的换层通孔电路、制作换层通孔的方法及计算机设备。
背景技术
在高速高密单板设计中,高速信号的设计往往是重中之重。高速链路上的每个元素都需要进行管控,尤其是在阻抗不连续的地方,这里主要涉及的就是对换层通孔的处理,过孔本身的优化方式很多,换层通孔处出线的那一小段线往往被忽视,这一小段线首先不是耦合的,也没有办法进行精确的阻抗控制,所以这段线也存在阻抗不连续的问题。
因此,亟需一种新的电路连接来解决该问题。
发明内容
为解决以上问题,本发明提出了一种包括多层PCB板的换层通孔电路,包括:
第一出线层;
第一导线层;
第二出线层;
换层通孔,其中,所述第一导线层位于所述第一出线层和所述第二出线层之间,并且所述换层通孔设置为贯穿所述第一出线层、第一导线层和第二出线层;
分别设置在所述第一出线层和所述第二出线层上的第一走线,所述第一出线层和所述第二出线层的第一走线分别延伸至所述换层通孔;
沿所述第一出线层和所述第二出线层的第一走线的方向设置在所述第一导线层上的预定大小的第一绝缘区域。
在本发明的一些实施方式中,所述第一出线层和所述第二出线层还包括第二走线,所述第一出线层和所述第二出线层的第二走线与各自对应的第一走线以预定角度相连。
在本发明的一些实施方式中,电路还包括第二导线层,所述第二导线层位于所述第一出线层或第二出线层的上方或下方。
在本发明的一些实施方式中,电路还包括沿所述第一出线层和所述第二出线层的第一走线的方向设置在所述第二导线层上的预定大小的第二绝缘区域。
在本发明的一些实施方式中,所述第一绝缘区域和所述第二绝缘区域的形状包括圆形或椭圆形。
本发明的另一方面还提出了一种制作本发明所述的换层通孔的方法,包括:
确定所述换层通孔在PCB板上的坐标、所述换层通孔的大小;
确定换层通孔将要贯穿的所述PCB板上的出线层和导线层,并根据所述导线层和出线层确定待挖空的导线层;
根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域;
在印刷电路时将所述导线层上的绝缘区域的导电涂层挖空。
在本发明的一些实施方式中,根据所述导线层和出线层确定待挖空的导线层包括:
确定所述换层通孔将要贯穿的所述出线层和所述导线层,将所述换层通孔将要贯穿的所述导线层作为所述待挖空的导线层。
在本发明的一些实施方式中,根据所述导线层和出线层确定待挖空的导线层还包括:
将所述换层通孔将不贯通的与所述出线层相邻的导线层作为所述待挖空的导线层。
在本发明的一些实施方式中,根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域包括:
确定所述换层通孔的焊盘直径,根据所述焊盘直径和所述换层通孔的坐标确定所述绝缘区域的位置及范围。
本发明的再一方面还提出了一种计算机设备,其特征在于,包括本发明所述的包括多层PCB板的换层通孔电路。
通过本发明提出的一种包括多层PCB板的换层通孔电路,将换层通孔所联通的两层出线层之间的关于线路出线位置下方或上方的导线层的区域挖空,以降低该区域对高频信号线信号传输过程中的电场效应的影响,可有效降低高频信号线在该区域的阻抗,提高高频信号的通过性能,同时提升高频信号的传输的稳定性和传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种包括多层PCB板的换层通孔电路的平面俯视图;
图2为本发明提供的一种包括多层PCB板的换层通孔电路的侧面剖视图;
图3为本发明提供的一种换层通孔的制作方法的步骤流程图;
图4为本发明提供的一种包括多层PCB板的换层通孔电路的仿真测试结果曲线图;
图5为本发明提供的具有包括多层PCB板的换层通孔电路的计算机设备结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
如图1和2所示,图1为本发明的电路俯视图,图2为本发明提出的电路在多层PCB上的侧向剖视图,本发明提出了一种包括多层PCB板的换层通孔电路,其包括第一出线层L1、第一导线层L2、第二出线层L3及换层通孔2,
其中,所述第一导线层L2位于所述第一出线层L1和所述第二出线层L3之间;
所述换层通孔2贯穿所述第一出线层L1、第一导线层L2和第二出线层L3;
在所述第一出线层L1和所述第二出线层L3的换层通孔处还设有第一走线4(如图1所示),所述第一走线4延伸到所述换层通孔并且与所述换层通孔相连;
在所述第一导线层上沿所述第一走线的方向上还设有预定大小的绝缘区域。
在本实施例中,如图1和图2所示,图2中L0-L4分别代表多层PCB板,阴影部分代表每一层PCB板上的导电介质涂层或印刷金属涂层6。换层通孔2贯穿了L1、L2及L3电路板,目的是将L1和L3上的线路跨电路板相连。结合图1,换层通孔2在图1中为圆形通孔,换层通孔2内部白色区域表示PCB板上的通孔,外部阴影区域表示焊盘区域。图1所示出的是出线层的俯视图,在出线层的第一走线为图1中的4,第一走线4和换层通孔2通过焊锡相连,即在外部阴影区域及换层通孔区域形成焊点相连。图1中圆形虚线3表示位于出线层之下的导线层的绝缘区域3。由于电路印刷时会将整个电路板直接全部印刷上导电涂层6,所以导线层L0、L2及L4上的导电介质涂层均匀覆盖在导线层L0、L2及L4上,因此在本实施例,将第一走线4的下方的导电涂层制作成绝缘区域3。需要将图2所示的导线层L2中的位于第一走线4下方的圆形区域3内的导电涂层挖空。
如图1所示,在本实施例中, 本发明所提出的电路还包括第二走线,每个第二走线与其对应的第一走线之间呈45°相连,即第一走线4是从第二走线的延伸方向向外45°延伸,用于建立与其他电路层或其他电子器件的连接。第一走线4和第二走线5,在图2中分别为,在出线层L1中的C11为出线层L1的第一走线,C12为出线层L1的第二走线;在出线层L 3中的C31为出线层L3的第一走线,C32为出线层L3的第二走线。
在本发明的一些实施方式中,电路还包括第二导线层,所述第二导线层位于所述第一出线层或第二出线层的上方或下方。
在本发明的一些实施方式中,第二导线层沿所述第一走线的方向上设有预定大小的绝缘区域3。
如图2所示,在本实施例中,L4和L0为第二导线层,L4位于出线层L3的上方,L0位于出线层L1的下方,同第一导线层L2一样,同样需要对L0和L4上在第一走线4对应的区域设定预定大小的绝缘区域3。
在本实施例中,第一出线层和第二出线层只是对多层电路板的排序不同,并不是指第一出线层在上,第二出线层在下。为了便于表示第一出线层和第二出线层是不同的PCB层。第一出线层和第二出线层之间可能还包括其他PCB层,对于其他PCB层只要不涉及与该换层通孔的走线连接,统称为导线层。但其他PCB层在以其他线路为视角时,第一出线层和第二出线层就有可能变成导线层。
在本发明的一些实施方式中,绝缘区域3的形状包括圆形或椭圆形。
在本实施例中,在第一导线层L2上的绝缘区域3可以是圆形或椭圆形。
如图3所示,本发明的另一方面还提出了一种制作换层通孔的方法,包括:
步骤S1、确定所述换层通孔在PCB板上的坐标、所述换层通孔的大小;
步骤S2、确定换层通孔将要贯穿的所述PCB板上的出线层和导线层,并根据所述导线层和出线层确定待挖空的导线层;
步骤S3、根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域;
步骤S4、在印刷电路时将所述导线层上的绝缘区域的导电涂层挖空。
在本实施例中,在步骤S1中,在制作上述换层通孔电路时,首先获取换层通孔在PCB板上的坐标,以及换层通孔的大小。
进一步,在步骤S2中,获取该换层通孔将要贯穿的PCB板上的出线层和导线层,将该换层通孔将要贯穿的导线层作为待挖空的导线层。
进一步,在步骤S3中,根据换层通孔的坐标及通孔的直径计算对应的需要在待挖空的导线层所要挖空的绝缘区域的面积及位置。
进一步,在步骤S4中,根据步骤S3中得到绝缘区域的面积及位置,在印刷电路板时对该待挖空的导线层的相对位置上的导电介质涂层进行抛出。
具体地,假如某高频信号线需要贯穿如图2所示的三层电路板,L1和L3为出线层,L2为该高频信号线贯穿的导线层(需要说明的是,本发明所述的导线层并不是额外添加的PCB层,而是在本发明所提出的出线层的走线下方没有信号线的区域,实际中的导线层的其他区域可能存在更多的走线,或者说是导线层可能在其他线路或以其他信号线的角度上就成为了出线层。出线层和导线层只是相对于某条信号线的称谓),需要将导线层L2中如图2所示的A2区域的导电介质涂层挖空。在确定其位置时,需要根据换层通孔的位置来确定A2区域的实际位置和大小范围。
具体地,如图1所示,图1示出了两个换层通孔的示意图,即viaP和viaN,viaP和viaN代表两个换层通孔的中心点坐标,若换层通孔viaP的坐标为(0,0),换层通孔viaN 的坐标为(40,0),按照常规的换层通孔直径大小为8mil(米尔),则换层通孔2则为直径大小为8mil的圆形。当换层通孔为8mil时,焊盘直径一般是18mil,而在导线层L2中的需要挖空的绝缘区域的大小则根据换层通孔的焊盘直径决定,即18/2 - 2=7mil。绝缘区域的位置由换层通孔的焊盘直径和换层通孔的位置决定,以viaP 为例,其坐标为(0,0),那么对应的绝缘区域的中心坐标为(18/2-2,-18/2+2),即(7,-7)。
ViaN对应的绝缘区域的中心坐标则为(47,-7),大小同样以焊盘直接直径为18mil计算为7mil。
在获取到对应的绝缘区域3的坐标和面积后,在印刷电路板时,在刻画线路时将对应的绝缘区域3的坐标作为圆心,将半径为7mil的圆形区域的导电介质涂层挖空(一般为铜皮)。
在本发明的一些实施方式中,根据所述导线层和出线层确定待挖空的导线层包括:
确定所述换层通孔将要贯穿的所述出线层和所述导线层,将所述换层通孔将要贯穿的所述导线层作为所述待挖空的导线层。
在本发明的一些实施方式中,根据所述导线层和出线层确定待挖空的导线层还包括:
将所述换层通孔将不贯通的与所述出线层相邻的导线层作为所述待挖空的导线层。
在本发明的一些实施方式中,根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域包括:
确定所述换层通孔的焊盘直径,根据所述焊盘直径和所述换层通孔的坐标确定所述绝缘区域的位置及范围。
在本实施例中,如图2所示,为提高高频信号线在换层通孔处的通过性,不但将换层通孔贯穿的PCB层的对应区域绝缘处理,还根据需要将换层通孔之外的相邻的导线层的对应区域进行挖空处理。例如如图2所示的L0和L4层,若在L0和L4在该换层通孔相邻的区域不存在其他线路,则将L0和L4层中的A0和A4区域同A2区域一样挖空,借助A2的坐标即大小参数进行挖空。
如图5所示,本发明的再一方面还提出了一种计算机设备,包括本发明所述的包括多层PCB板的换层通孔电路
通过本发明提出的一种包括多层PCB板的换层通孔电路,将换层通孔所联通的两层出线层之间的关于线路出线位置下方或上方的导线层的区域挖空,以降低该区域对高频信号线信号传输过程中的电场效应的影响可有效降低高频信号线在该区域的阻抗。提高高频信号的通过性能,同时提升高频信号的传输的稳定性和传输效率。
如图4所示,通过本发明实现的一种包括多层PCB板的换层通孔电路的仿真结果,具体参数如下表所示:
从表中的实现数据可知,在4GHz频率到16GHz频率均可以降低电路在换层通孔处的阻抗,在低频阶段的提升最为明显。也即通过在换层通孔处的第一走线在导线层相对应的区域进行挖空,以移出该区域的接地信号和高频电位信号的电场效应,可有效提高信号在该区域的通过性。并且一条线路或相继的多条线路中的连接点处均进行相似的挖空处理,可有效提高高频信号线的传输速度和稳定性。
需要特别指出的是,上述各个实施例中的各个组件或步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换形成的组合也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例,上述本发明实施例公开的顺序仅仅为了描述,不代表实施例的优劣。但是应当注意,以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子,在不背离权利要求限定的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包括在本发明实施例的保护范围之内。
Claims (3)
1.一种制造多层PCB板的换层通孔电路的方法,其特征在于,包括:
确定所述换层通孔在PCB板上的坐标、所述换层通孔的大小;
确定换层通孔将要贯穿的所述PCB板上的出线层和导线层,并根据所述导线层和出线层确定待挖空的导线层;
根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域;
在印刷电路时将所述导线层上的绝缘区域的导电涂层挖空;
所述根据所述换层通孔的坐标及大小,确定在所述待挖空的导线层的绝缘区域包括:
确定所述换层通孔的焊盘直径,根据所述焊盘直径和所述换层通孔的坐标确定所述绝缘区域的位置及范围。
2.根据权利要求1所述的方法,其特征在于,所述根据所述导线层和出线层确定待挖空的导线层包括:
确定所述换层通孔将要贯穿的所述出线层和所述导线层,将所述换层通孔将要贯穿的所述导线层作为所述待挖空的导线层。
3.根据权利要求1所述的方法,其特征在于,所述根据所述导线层和出线层确定待挖空的导线层还包括:
将与所述换层通孔不贯通的且与所述出线层相邻的导线层作为所述待挖空的导线层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111157612.8A CN113891576B (zh) | 2021-09-30 | 2021-09-30 | 一种包括多层pcb板的换层通孔电路、制作方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111157612.8A CN113891576B (zh) | 2021-09-30 | 2021-09-30 | 一种包括多层pcb板的换层通孔电路、制作方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113891576A CN113891576A (zh) | 2022-01-04 |
CN113891576B true CN113891576B (zh) | 2023-07-14 |
Family
ID=79004778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111157612.8A Active CN113891576B (zh) | 2021-09-30 | 2021-09-30 | 一种包括多层pcb板的换层通孔电路、制作方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113891576B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118215212A (zh) * | 2024-05-22 | 2024-06-18 | 苏州元脑智能科技有限公司 | 差分焊盘单元、印刷线路板、光模块电路板、交换机及计算机网络 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105101685A (zh) * | 2015-09-02 | 2015-11-25 | 广东欧珀移动通信有限公司 | 一种多层pcb的制作方法及多层pcb |
CN112135414A (zh) * | 2020-09-11 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种印刷电路板及其挖空区布线调整方法、装置及设备 |
-
2021
- 2021-09-30 CN CN202111157612.8A patent/CN113891576B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105101685A (zh) * | 2015-09-02 | 2015-11-25 | 广东欧珀移动通信有限公司 | 一种多层pcb的制作方法及多层pcb |
CN112135414A (zh) * | 2020-09-11 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种印刷电路板及其挖空区布线调整方法、装置及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN113891576A (zh) | 2022-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309863B2 (en) | Printed wiring board | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
TWI528871B (zh) | 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構 | |
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
CN107969065B (zh) | 一种印刷电路板 | |
TWI778189B (zh) | 高頻傳輸用印刷線路板 | |
JP4656212B2 (ja) | 接続方法 | |
CN113891576B (zh) | 一种包括多层pcb板的换层通孔电路、制作方法及设备 | |
CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
KR20070043657A (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
JP2004056144A (ja) | プリント配線板 | |
WO2012176933A1 (ja) | ノイズ抑制装置及びそれを搭載した多層プリント基板 | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
CN113709962B (zh) | 一种差分信号传输多层pcb板结构 | |
CN215499727U (zh) | 一种电路板 | |
TW201927101A (zh) | 多層印刷電路板及製作多層印刷電路板的方法 | |
WO2021052327A1 (zh) | 一种电路板 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
US20120279774A1 (en) | Circuit board | |
US20120234580A1 (en) | Circuit board | |
KR100573494B1 (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
JP2008235697A (ja) | 配線回路基板およびその製造方法 | |
JP2007267429A (ja) | パターンアンテナ内蔵回路基板 | |
CN110784995A (zh) | 电路板结构 | |
CN219678789U (zh) | 一种射频电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |