CN112135414A - 一种印刷电路板及其挖空区布线调整方法、装置及设备 - Google Patents

一种印刷电路板及其挖空区布线调整方法、装置及设备 Download PDF

Info

Publication number
CN112135414A
CN112135414A CN202010954682.5A CN202010954682A CN112135414A CN 112135414 A CN112135414 A CN 112135414A CN 202010954682 A CN202010954682 A CN 202010954682A CN 112135414 A CN112135414 A CN 112135414A
Authority
CN
China
Prior art keywords
area
line
differential
excavation
influence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010954682.5A
Other languages
English (en)
Inventor
荣世立
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202010954682.5A priority Critical patent/CN112135414A/zh
Publication of CN112135414A publication Critical patent/CN112135414A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种印刷电路板及其挖空区布线调整方法、装置、设备和计算机可读存储介质，该印刷电路板包括：设置在挖空影响层的差分线；其中，差分线包括第一传输线和第二传输线，差分线经过常规走线区域和过渡区域且不经过挖空影响区域，过渡区域为参考层中相邻的两个挖空区之间的区域正投影到挖空影响层的区域，挖空影响区域为过渡区域对应的相邻的两个挖空区正投影到挖空影响层的区域；本发明通过挖空影响层中的差分线设置，在相邻的挖空区之间的区域对应的过渡区域局部调整差分线，在尽量保持链路的阻抗一致性的基础上，相较于现有技术可以减少差分线的走线长度，从而减少了信号线的损耗和布线空间的占用，降低了设计复杂度。

Description

一种印刷电路板及其挖空区布线调整方法、装置及设备
技术领域
本发明涉及PCB设计领域，特别涉及一种印刷电路板的挖空区布线调整方法、装置、设备、印刷电路板及计算机可读存储介质。
背景技术
在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。
现有技术中，在PCB(Printed circuit board，印刷电路板)中的高速链路的差分线设计中，需要尽量保持链路的阻抗(即差分阻抗)一致性，而保证链路阻抗一致的重要手段就是保证差分线的线宽和线间距不变。但在高速线布线时会受到布线空间和参考层的影响，如图1所示，TOP层连接器差分pin下方的第二层GND层会被挖空，那么第三层的差分信号经过即挖空区对应的区域时就不能在维持原始线宽和线距的前提下保持参考层完整，如图2所示，若差分线经过此区域时继续保持原来的线宽线距，则挖空区走线跨参考，会影响其阻抗及回流，影响链路整体的阻抗连续性。为了避免差分线跨参考，现有技术中会将差分线绕开此区域，在保持线宽和线距不变的情况下避免跨分割，如图3所示；然而现有技术中的这种方法会更改原始差分线的走线路径，增加走线长度，增加信号线的损耗，影响信号质量，同时这种设计会占用更多的布线空间，提升设计复杂度。
因此，如何能够在尽量保持链路的阻抗一致性的基础上，减少挖空区对差分线的走线长度的影响，减少信号线的损耗和布线空间的占用，降低设计复杂度，是现今急需解决的问题。
发明内容
本发明的目的是提供一种印刷电路板的挖空区布线调整方法、装置、设备、印刷电路板及计算机可读存储介质，减少挖空区对差分线的走线长度的影响，减少信号线的损耗和布线空间的占用。
为解决上述技术问题，本发明提供一种印刷电路板，包括：设置在挖空影响层的差分线；
其中，所述差分线包括第一传输线和第二传输线，所述差分线经过常规走线区域和过渡区域且不经过挖空影响区域，所述过渡区域为参考层中相邻的两个挖空区之间的区域正投影到所述挖空影响层的区域，所述挖空影响区域为所述过渡区域对应的相邻的两个挖空区正投影到所述挖空影响层的区域；所述常规走线区域中所述第一传输线和所述第二传输线之间的线中心间距为第一间距，所述过渡区域中所述第一传输线和所述第二传输线之间的线中心间距为第二间距，所述第一间距大于所述第二间距；所述常规走线区域中所述第一传输线和所述第二传输线的线宽均为第一线宽，所述过渡区域中所述第一传输线和所述第二传输线的线宽均为第二线宽，所述第一线宽大于所述第二线宽，以使所述过渡区域中所述差分线的差分阻抗与所述常规走线区域中所述差分线的差分阻抗之差的绝对值在预设范围内。
可选的，所述第一间距与所述第一线宽之和大于所述过渡区域对应的相邻的两个挖空区相邻的边界之间的间距。
可选的，所述参考层为所述挖空影响层相邻的层。
可选的，所述预设范围为所述常规走线区域中所述差分线的差分阻抗的3％。
本发明还提供了一种印刷电路板的挖空区布线调整方法，包括：
获取PCB设计文件；
从所述PCB设计文件中查找挖空影响层中的目标差分线；其中，所述挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到所述挖空影响层的区域，所述挖空影响区域中所述目标差分线的第一传输线仅经过所述第一挖空区正投影到所述挖空影响层的区域，所述目标差分线的第二传输线不经过所述第一挖空区正投影到所述挖空影响层的区域；
根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分；其中，所述过渡区域为所述第一挖空区和所述第二挖空区之间的区域正投影到所述挖空影响层的区域，所述调整部分为所述挖空影响区域对应的所述第一传输线和所述第二传输线的部分传输线；
根据所述过渡部分和所述目标差分线的常规走线部分，调整所述目标差分线。
可选的，所述根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分，包括：
在第一间距与第一线宽之和大于所述第一挖空区和所述第二挖空区相邻的边界之间的间距时，根据所述第一间距、所述第一线宽和第一差分阻抗，计算第二间距和第二线宽，以使第二差分阻抗与所述第一差分阻抗之差的绝对值在预设范围内；其中，所述第一间距为所述调整部分中所述第一传输线和所述第二传输线之间的线中心间距，所述第一线宽为所述调整部分中所述第一传输线和所述第二传输线的线宽，所述第一差分阻抗为所述调整部分中所述目标差分线的差分阻抗，所述第二间距小于所述第一间距，所述第二线宽小于所述第一线宽，所述第二间距与所述第二线宽之和小于或等于所述第一挖空区和所述第二挖空区相邻的边界之间的间距；
根据所述第二间距和第二线宽，在所述过渡区域生成所述过渡部分。
可选的，所述挖空影响区域中所述目标差分线的第二传输线仅经过所述第二挖空区正投影到所述挖空影响层的区域。
本发明还提供了一种印刷电路板的挖空区布线调整装置，包括：
获取模块，用于获取PCB设计文件；
查找模块，用于从所述PCB设计文件中查找挖空影响层中的目标差分线；其中，所述挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到所述挖空影响层的区域，所述挖空影响区域中所述目标差分线的第一传输线仅经过所述第一挖空区正投影到所述挖空影响层的区域，所述目标差分线的第二传输线不经过所述第一挖空区正投影到所述挖空影响层的区域；
生成模块，用于根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分；其中，所述过渡区域为所述第一挖空区和所述第二挖空区之间的区域正投影到所述挖空影响层的区域，所述调整部分为所述挖空影响区域对应的所述第一传输线和所述第二传输线的部分传输线；
调整模块，用于根据所述过渡部分和所述目标差分线的常规走线部分，调整所述目标差分线。
本发明还提供了一种印刷电路板的挖空区布线调整设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述的印刷电路板的挖空区布线调整方法的步骤。
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的印刷电路板的挖空区布线调整方法的步骤。
本发明所提供的一种印刷电路板，包括：设置在挖空影响层的差分线；其中，差分线包括第一传输线和第二传输线，差分线经过常规走线区域和过渡区域且不经过挖空影响区域，过渡区域为参考层中相邻的两个挖空区之间的区域正投影到挖空影响层的区域，挖空影响区域为过渡区域对应的相邻的两个挖空区正投影到挖空影响层的区域；常规走线区域中第一传输线和第二传输线之间的线中心间距为第一间距，过渡区域中第一传输线和第二传输线之间的线中心间距为第二间距，第一间距大于第二间距；常规走线区域中第一传输线和第二传输线的线宽均为第一线宽，过渡区域中第一传输线和第二传输线的线宽均为第二线宽，第一线宽大于第二线宽，以使过渡区域中差分线的差分阻抗与常规走线区域中差分线的差分阻抗之差的绝对值在预设范围内；
可见，本发明通过挖空影响层中的差分线设置，在相邻的挖空区之间的区域对应的过渡区域局部调整差分线，在尽量保持链路的阻抗一致性的基础上，减少了挖空区对差分线的走线的影响，相较于现有技术可以减少差分线的走线长度，从而减少了信号线的损耗和布线空间的占用，降低了设计复杂度。此外，本发明还提供了一种印刷电路板的挖空区布线调整方法、装置、设备及计算机可读存储介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的一种印刷电路板的局部展示图；
图2为现有技术中的一种经过挖空影响区域的差分线的局部走线示意图；
图3为现有技术中的一种绕过挖空影响区域的差分线的局部走线示意图；
图4为本发明实施例所提供的一种印刷电路板中差分线的结构示意图；
图5为本发明实施例所提供的一种绕过过渡区域的差分线的局部走线示意图；
图6为本发明实施例所提供的一种印刷电路板的挖空区布线调整方法的流程图；
图7为本发明实施例所提供的一种印刷电路板的挖空区布线调整装置的结构框图；
图8为本发明实施例所提供的一种印刷电路板的挖空区布线调整设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图4，图4为本发明实施例所提供的一种印刷电路板中差分线的结构示意图。该印刷电路板可以包括：设置在挖空影响层的差分线10；
其中，差分线包括第一传输线110和第二传输线120，差分线经过常规走线区域20和过渡区域30且不经过挖空影响区域40，过渡区域30为参考层中相邻的两个挖空区之间的区域正投影到挖空影响层的区域，挖空影响区域40为过渡区域30对应的相邻的两个挖空区正投影到挖空影响层的区域；常规走线区域20中第一传输线110和第二传输线120之间的线中心间距为第一间距，过渡区域30中第一传输线110和第二传输线120之间的线中心间距为第二间距，第一间距大于第二间距；常规走线区域20中第一传输线110和第二传输线120的线宽均为第一线宽，过渡区域30中第一传输线110和第二传输线120的线宽均为第二线宽，第一线宽大于第二线宽，以使过渡区域30中差分线10的差分阻抗与常规走线区域20中差分线10的差分阻抗之差的绝对值在预设范围内。
可以理解的是，本实施例中的挖空影响层可以为印刷电路板中设置有参考线的层，并且挖空影响层中的过渡区域30中的参考线的线中心间距和线宽分别第一间距和第一线宽时会经过挖空影响区域40，即受到参考层中的挖空区(如连接器的挖空区)的影响。本实施例中的参考层可以为印刷电路板中设置有挖空影响区域40对应的相邻的两个挖空区的层。
具体的，对于本实施例中挖空影响层和参考层在印刷电路板中的具体层数，可以由设计人员根据实用场景和用户需求自行设置，如参考层可以为挖空影响层相邻的层，如图1所示，参考层可以为印刷电路板的第二层(即GND层)，挖空影响层可以为印刷电路板的第三层(即内层)，只要参考层中挖空影响区域40对应的相邻的两个挖空区会对经过挖空影响层中挖空影响区域40的参考线产生影响，本实施例对此不作任何限制。
需要说明的是，本实施例是以印刷电路板中一个挖空影响层中的包含一个过渡区域30的一条差分线10为例进行的展示，对于该挖空影响层中其它包含一个或多个过渡区域30的差分线10和其他挖空影响层中包含一个或多个过渡区域30的差分线10可以采用与本实施例所提供的差分线10的布线方法相同或相似的方式实现，本实施例对此不作任何限制。
对应的，本实施例中挖空影响层中的常规走线区域20可以为差分线10按常规布线方式采用第一间距和第一线宽经过的区域，本实施例中挖空影响层中的过渡区域30可以为差分线10采用第二间距和第二线宽经过的参考层中相邻的两个挖空区对应的区域，即参考层中相邻的两个挖空区之间的区域正投影到挖空影响层的区域。本实施例中挖空影响层中的挖空影响区域40可以为过渡区域30对应的相邻的两个挖空区(如图5中过渡区域30两边的挖空区)正投影到挖空影响层的区域。
需要说明的是，本实施例的目的可以为通过过渡区域30中的差分线10的设置，使过渡区域30中的差分线10不会受到参考线中挖空影响区域40对应的相邻的两个挖空区的影响，并且如图5所示，差分线10可以直接经过参考线中相邻的两个挖空区之间的区域对应的过渡区域30，而不需按如图3所示的现有技术绕开挖空区的进行布线，避免了原始走线路径的更改和走线长度和信号线损耗的增加。
具体的，本实施例中的差分线10可以包括两条传输线(即第一传输线110和第二传输线120)，常规走线区域20中第一传输线110和第二传输线120之间的线中心间距为第一间距，过渡区域30中第一传输线110和第二传输线120之间的线中心间距为第二间距，常规走线区域20中第一传输线110和第二传输线120的线宽均为第一线宽，过渡区域30中第一传输线110和第二传输线120的线宽均为第二线宽。本实施例中第一间距与第一线宽之和可以大于过渡区域30对应的相邻的两个挖空区相邻的边界之间的间距，也就是说，如图5所示在按常规走线方式差分线10难以在不经过挖空影响区域40的情况下，经过过渡区域30走线时，可以按本实施例中过渡区域30的布线方式设置经过过渡区域30的差分线10；本实施例中第一间距与第一线宽之和也可以大于过渡区域30对应的相邻的两个挖空区相邻的边界之间的间距与预设数值的差，即过渡区域30中差分线10的两条传输线可以分别与距离最近的挖空影响区域40的边界间隔大于或等于一半预设数值的距离，以进一步避免参考层中相邻的两个挖空区对过渡区域30中差分线10的影响。也就是说，本实施例中第二间距与第二线宽之和可以小于过渡区域30对应的相邻的两个挖空区相邻的边界之间的间距。
具体的，本实施例中通过设置第二间距小于第一间距，且第二线宽小于第一线宽，使过渡区域30中差分线10的差分阻抗与常规走线区域20中差分线10的差分阻抗之差的绝对值在预设范围内，从而使过渡区域30中差分线10的差分阻抗与常规走线区域20中差分线10的差分阻抗更为接近甚至相等，较好的保持链路阻抗一致性。
对应的，对于本实施例中第二间距和第二线宽的具体数值设置，可以由设计人员根据实用场景和用户需求自行设置，如PCB材料为IT170GRA1，结合材料的DK(介电常数)，如表1所示常规走线区域20中差分线10的线宽(即第一线宽)为5.8mil，线间距(即第一间距)为14mil，差分阻抗为85.23mil时，可以设置过渡区域30中差分线10的线宽(即第二线宽)为3.5mil，线间距(即第一间距)为14mil，经过仿真，差分阻抗为85.43mil，可以较好的保持链路阻抗一致性。只要保证过渡区域30中差分线10的差分阻抗与常规走线区域20中差分线10的差分阻抗之差的绝对值在预设范围内，本实施例对此不作任何限制。
表1一种过渡区域30中的差分线10设置展示表
Figure BDA0002678205630000081
通过表1的仿真结果可知，虽然保证差分线10的线宽线距不变是维持差分线10阻抗连续的重要手段，但由于连接器的挖空区的设置，很难在保持线宽和线距及走线长度不变的前提下维持链路的阻抗一致性；通过本实施例中引入的过渡区域30的概念，更改此区域的差分线10的线宽和线间距，可以在保证参考层完整的前提下保持链路的阻抗一致性，同时不更改原始信号路径，不增加信号线走线长度，进而提高信号传输质量。
相应的，本实施例并不限定预设范围的数值，如预设范围可以为常规走线区域20中差分线10的差分阻抗的3％，也可以为常规走线区域20中差分线10的差分阻抗的1％或固定的数值如1ohm。
本实施例中，本发明实施例通过挖空影响层中的差分线10设置，在相邻的挖空区之间的区域对应的过渡区域30局部调整差分线10，在尽量保持链路的阻抗一致性的基础上，减少了挖空区对差分线10的走线的影响，相较于现有技术可以减少差分线10的走线长度，从而减少了信号线的损耗和布线空间的占用，降低了设计复杂度。
请参考图6，图6为本发明实施例所提供的一种印刷电路板的挖空区布线调整方法的流程图，该方法可以包括：
步骤101：获取PCB设计文件。
其中，本步骤中的PCB设计文件可以为现有技术中的包含有PCB板卡设计的文件。
步骤102：从PCB设计文件中查找挖空影响层中的目标差分线；其中，挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到挖空影响层的区域，挖空影响区域中目标差分线的第一传输线仅经过第一挖空区正投影到挖空影响层的区域，目标差分线的第二传输线不经过第一挖空区正投影到挖空影响层的区域。
可以理解的是，本步骤中的目标差分线可以为挖空影响层中需要调整的差分线。本步骤中目标差分线可以包括第一传输线和第二传输线；挖空影响区域中第一传输线仅经过第一挖空区正投影到挖空影响层的区域，即第一传输线经过第一挖空区正投影到挖空影响层的区域，而不经过第二挖空区正投影到挖空影响层的区域；目标差分线的第二传输线不经过第一挖空区正投影到挖空影响层的区域，即第二传输线可以经过第一挖空区和第二挖空区之间的区域正投影到挖空影响层的区域(即过渡区域)，或者第二传输线可以经过第二挖空区正投影到挖空影响层的区域，即挖空影响区域中目标差分线的第二传输线仅经过第二挖空区正投影到挖空影响层的区域。
具体的，本实施例中的挖空影响层和参考层的设置可以采用与上一实施例相同或相似的方式进行设置，在此不再赘述。
步骤103：根据第一挖空区和第二挖空区相邻的边界之间的间距和目标差分线的设计信息，在过渡区域生成目标差分线的调整部分对应的过渡部分；其中，过渡区域为第一挖空区和第二挖空区之间的区域正投影到挖空影响层的区域，调整部分为挖空影响区域对应的第一传输线和第二传输线的部分传输线。
可以理解的是，本步骤中目标差分线的设计信息可以包括差分线的线宽信息(如第一线宽)和线间距信息(如第一间距)。本步骤中的调整部分可以为目标差分线中需要调整布线位置的部分，即经过挖空影响区域中第一挖空区正投影到挖空影响层的区域的部分第一传输线和该部分第一传输线对应的部分第二传输线。本实施例是以一个目标差分线中的一个调整部分的差分线局部调整为例进行展示，对于该目标差分线中其他调整部分的局部调整和其他目标差分线中的调整部分的局部调整，可以采用与本实施例所提供的方法相同或相似的方式实现，本实施例对此不作任何限制。
具体的，本步骤的目的可以为通过在过渡区域生成目标差分线的调整部分对应的过渡部分，可以将目标差分线的调整部分对应调整设置到过渡区域，从而使目标差分线不再经过挖空影响区域。对应的，本实施例中过渡部分中目标差分线的差分阻抗(即第二差分阻抗)与调整部分中目标差分线的差分阻抗(即第一差分阻抗)之差的绝对值在预设范围值，使得调整部分的局部调整可以保持链路的阻抗一致性。
需要说明的是，本步骤中处理器可以在第一间距与第一线宽之和大于第一挖空区和第二挖空区相邻的边界之间的间距时，根据第一间距、第一线宽和第一差分阻抗，计算第二间距和第二线宽，以使第二差分阻抗与第一差分阻抗之差的绝对值在预设范围内；并根据第二间距和第二线宽，在过渡区域生成过渡部分；其中，第一间距为调整部分中第一传输线和第二传输线之间的线中心间距，第一线宽为调整部分中第一传输线和第二传输线的线宽，第一差分阻抗为调整部分中目标差分线的差分阻抗，第二间距小于第一间距，第二线宽小于第一线宽，第二间距与第二线宽之和小于或等于第一挖空区和第二挖空区相邻的边界之间的间距。也就是说，在按常规走线方式目标差分线难以在不经过挖空影响区域的情况下，经过过渡区域走线时，可以通过第二间距和第二线宽的调整，使目标差分线能够经过过渡区域而不经过挖空影响区域的情况下。相应的，处理器可以在第一间距与第一线宽之和不大于第一挖空区和第二挖空区相邻的边界之间的间距时，直接根据第一间距和第一线宽，在过渡区域生成过渡部分；也就是将目标差分线的调整部分平移到过渡区域。
对应的，处理器也可以在第一间距与第一线宽之和大于过渡区域对应的相邻的两个挖空区相邻的边界之间的间距与预设数值的差时，根据预设数值、第一间距、第一线宽和第一差分阻抗，计算第二间距和第二线宽，以使第二差分阻抗与第一差分阻抗之差的绝对值在预设范围内；并根据第二间距和第二线宽，在过渡区域生成过渡部分；其中，第二间距与第二线宽之和小于或等于第一挖空区和第二挖空区相邻的边界之间的间距与预设数值的差。
步骤104：根据过渡部分和目标差分线的常规走线部分，调整目标差分线。
可以理解的是，本步骤中目标差分线的常规走线部分可以为目标差分线中调整部分之外的部分目标差分线。本步骤的目的可以为通过将常规走线部分与过渡部分连接，并去除目标差分线的调整部分，完成目标差分线的调整，从而在保证参考层完整的前提下保持链路的阻抗一致性，减少所需增加的信号线(即传输线)的走线长度，进而提高信号传输质量。
本实施例中，本发明实施例通过根据第一挖空区和第二挖空区相邻的边界之间的间距和目标差分线的设计信息，在过渡区域生成目标差分线的调整部分对应的过渡部分，能够在相邻的挖空区之间的区域对应的过渡区域局部调整差分线，在尽量保持链路的阻抗一致性的基础上，减少了挖空区对差分线的走线的影响，相较于现有技术可以减少差分线的走线长度，从而减少了信号线的损耗和布线空间的占用，降低了设计复杂度。
请参考图7，图7为本发明实施例所提供的一种印刷电路板的挖空区布线调整装置的结构框图。该装置可以包括：
获取模块100，用于获取PCB设计文件；
查找模块200，用于从PCB设计文件中查找挖空影响层中的目标差分线；其中，挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到挖空影响层的区域，挖空影响区域中目标差分线的第一传输线仅经过第一挖空区正投影到挖空影响层的区域，目标差分线的第二传输线不经过第一挖空区正投影到挖空影响层的区域；
生成模块300，用于根据第一挖空区和第二挖空区相邻的边界之间的间距和目标差分线的设计信息，在过渡区域生成目标差分线的调整部分对应的过渡部分；其中，过渡区域为第一挖空区和第二挖空区之间的区域正投影到挖空影响层的区域，调整部分为挖空影响区域对应的第一传输线和第二传输线的部分传输线；
调整模块400，用于根据过渡部分和目标差分线的常规走线部分，调整目标差分线。
可选的，生成模块300，可以包括：
计算子模块，用于在第一间距与第一线宽之和大于第一挖空区和第二挖空区相邻的边界之间的间距时，根据第一间距、第一线宽和第一差分阻抗，计算第二间距和第二线宽，以使第二差分阻抗与第一差分阻抗之差的绝对值在预设范围内；其中，第一间距为调整部分中第一传输线和第二传输线之间的线中心间距，第一线宽为调整部分中第一传输线和第二传输线的线宽，第一差分阻抗为调整部分中目标差分线的差分阻抗，第二间距小于第一间距，第二线宽小于第一线宽，第二间距与第二线宽之和小于或等于第一挖空区和第二挖空区相邻的边界之间的间距；
生成子模块，用于根据第二间距和第二线宽，在过渡区域生成过渡部分。
可选的，挖空影响区域中目标差分线的第二传输线仅经过第二挖空区正投影到挖空影响层的区域。
本实施例中，本发明实施例通过生成模块30根据第一挖空区和第二挖空区相邻的边界之间的间距和目标差分线的设计信息，在过渡区域生成目标差分线的调整部分对应的过渡部分，能够在相邻的挖空区之间的区域对应的过渡区域局部调整差分线，在尽量保持链路的阻抗一致性的基础上，减少了挖空区对差分线的走线的影响，相较于现有技术可以减少差分线的走线长度，从而减少了信号线的损耗和布线空间的占用，降低了设计复杂度。
请参考图8，图8为本发明实施例所提供的一种印刷电路板的挖空区布线调整设备的结构示意图。该设备1可以包括：
存储器11，用于存储计算机程序；处理器12，用于执行该计算机程序时实现如上述实施例所提供的印刷电路板的挖空区布线调整方法的步骤。
设备1可以包括存储器11、处理器12和总线13。
其中，存储器11至少包括一种类型的可读存储介质，该可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁性存储器、磁盘、光盘等。存储器11在一些实施例中可以是设备1的内部存储单元。存储器11在另一些实施例中也可以是设备1的外部存储设备，例如服务器上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器11还可以既包括设备1的内部存储单元也包括外部存储设备。存储器11不仅可以用于存储安装于设备1的应用软件及各类数据，例如：执行印刷电路板的挖空区布线调整方法的程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
处理器12在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器11中存储的程序代码或处理数据，例如执行印刷电路板的挖空区布线调整方法的程序的代码等。
该总线13可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
进一步地，设备还可以包括网络接口14，网络接口14可选的可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该设备1与其他电子设备之间建立通信连接。
可选地，该设备1还可以包括用户接口15，用户接口15可以包括显示器(Display)、输入单元比如按键，可选的用户接口15还可以包括标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在设备1中处理的信息以及用于显示可视化的用户界面。
图8仅示出了具有组件11-15的设备1，本领域技术人员可以理解的是，图8示出的结构并不构成对设备1的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
此外，本申请实施例还公开了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现如上述实施例所提供的印刷电路板的挖空区布线调整方法的步骤。
其中，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种印刷电路板的挖空区布线调整方法、装置、设备、印刷电路板及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种印刷电路板，其特征在于，包括：设置在挖空影响层的差分线；
其中，所述差分线包括第一传输线和第二传输线，所述差分线经过常规走线区域和过渡区域且不经过挖空影响区域，所述过渡区域为参考层中相邻的两个挖空区之间的区域正投影到所述挖空影响层的区域，所述挖空影响区域为所述过渡区域对应的相邻的两个挖空区正投影到所述挖空影响层的区域；所述常规走线区域中所述第一传输线和所述第二传输线之间的线中心间距为第一间距，所述过渡区域中所述第一传输线和所述第二传输线之间的线中心间距为第二间距，所述第一间距大于所述第二间距；所述常规走线区域中所述第一传输线和所述第二传输线的线宽均为第一线宽，所述过渡区域中所述第一传输线和所述第二传输线的线宽均为第二线宽，所述第一线宽大于所述第二线宽，以使所述过渡区域中所述差分线的差分阻抗与所述常规走线区域中所述差分线的差分阻抗之差的绝对值在预设范围内。
2.根据权利要求1所述的印刷电路板，其特征在于，所述第一间距与所述第一线宽之和大于所述过渡区域对应的相邻的两个挖空区相邻的边界之间的间距。
3.根据权利要求1所述的印刷电路板，其特征在于，所述参考层为所述挖空影响层相邻的层。
4.根据权利要求1所述的印刷电路板，其特征在于，所述预设范围为所述常规走线区域中所述差分线的差分阻抗的3％。
5.一种印刷电路板的挖空区布线调整方法，其特征在于，包括：
获取PCB设计文件；
从所述PCB设计文件中查找挖空影响层中的目标差分线；其中，所述挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到所述挖空影响层的区域，所述挖空影响区域中所述目标差分线的第一传输线仅经过所述第一挖空区正投影到所述挖空影响层的区域，所述目标差分线的第二传输线不经过所述第一挖空区正投影到所述挖空影响层的区域；
根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分；其中，所述过渡部分的差分阻抗与所述调整部分的差分阻抗之差的绝对值在预设范围内，所述过渡区域为所述第一挖空区和所述第二挖空区之间的区域正投影到所述挖空影响层的区域，所述调整部分为所述挖空影响区域对应的所述第一传输线和所述第二传输线的部分传输线；
根据所述过渡部分和所述目标差分线的常规走线部分，调整所述目标差分线。
6.根据权利要求5所述的印刷电路板的挖空区布线调整方法，其特征在于，所述根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分，包括：
在第一间距与第一线宽之和大于所述第一挖空区和所述第二挖空区相邻的边界之间的间距时，根据所述第一间距、所述第一线宽和第一差分阻抗，计算第二间距和第二线宽，以使第二差分阻抗与所述第一差分阻抗之差的绝对值在所述预设范围内；其中，所述第一间距为所述调整部分中所述第一传输线和所述第二传输线之间的线中心间距，所述第一线宽为所述调整部分中所述第一传输线和所述第二传输线的线宽，所述第一差分阻抗为所述调整部分中所述目标差分线的差分阻抗，所述第二间距小于所述第一间距，所述第二线宽小于所述第一线宽，所述第二间距与所述第二线宽之和小于或等于所述第一挖空区和所述第二挖空区相邻的边界之间的间距；
根据所述第二间距和第二线宽，在所述过渡区域生成所述过渡部分。
7.根据权利要求5所述的印刷电路板的挖空区布线调整方法，其特征在于，所述挖空影响区域中所述目标差分线的第二传输线仅经过所述第二挖空区正投影到所述挖空影响层的区域。
8.一种印刷电路板的挖空区布线调整装置，其特征在于，包括：
获取模块，用于获取PCB设计文件；
查找模块，用于从所述PCB设计文件中查找挖空影响层中的目标差分线；其中，所述挖空影响区域为参考层中相邻的第一挖空区和第二挖空区正投影到所述挖空影响层的区域，所述挖空影响区域中所述目标差分线的第一传输线仅经过所述第一挖空区正投影到所述挖空影响层的区域，所述目标差分线的第二传输线不经过所述第一挖空区正投影到所述挖空影响层的区域；
生成模块，用于根据所述第一挖空区和所述第二挖空区相邻的边界之间的间距和所述目标差分线的设计信息，在过渡区域生成所述目标差分线的调整部分对应的过渡部分；其中，所述过渡部分的差分阻抗与所述调整部分的差分阻抗之差的绝对值在预设范围内，所述过渡区域为所述第一挖空区和所述第二挖空区之间的区域正投影到所述挖空影响层的区域，所述调整部分为所述挖空影响区域对应的所述第一传输线和所述第二传输线的部分传输线；
调整模块，用于根据所述过渡部分和所述目标差分线的常规走线部分，调整所述目标差分线。
9.一种印刷电路板的挖空区布线调整设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求5至7任一项所述的印刷电路板的挖空区布线调整方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求5至7任一项所述的印刷电路板的挖空区布线调整方法的步骤。
CN202010954682.5A 2020-09-11 2020-09-11 一种印刷电路板及其挖空区布线调整方法、装置及设备 Withdrawn CN112135414A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010954682.5A CN112135414A (zh) 2020-09-11 2020-09-11 一种印刷电路板及其挖空区布线调整方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010954682.5A CN112135414A (zh) 2020-09-11 2020-09-11 一种印刷电路板及其挖空区布线调整方法、装置及设备

Publications (1)

Publication Number Publication Date
CN112135414A true CN112135414A (zh) 2020-12-25

Family

ID=73845503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010954682.5A Withdrawn CN112135414A (zh) 2020-09-11 2020-09-11 一种印刷电路板及其挖空区布线调整方法、装置及设备

Country Status (1)

Country Link
CN (1) CN112135414A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113891576A (zh) * 2021-09-30 2022-01-04 苏州浪潮智能科技有限公司 一种包括多层pcb板的换层通孔电路、制作方法及设备
CN115119401A (zh) * 2022-07-28 2022-09-27 苏州浪潮智能科技有限公司 一种印刷电路板及电子设备
CN117634403A (zh) * 2024-01-24 2024-03-01 山东云海国创云计算装备产业创新中心有限公司 一种传输线结构确定方法、系统、设备及可读存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038264A1 (en) * 2004-08-18 2006-02-23 Orion Electric Co., Ltd. Printed circuit board
CN101472388A (zh) * 2007-12-26 2009-07-01 仁宝电脑工业股份有限公司 线路板的布局结构
CN102238797A (zh) * 2010-04-20 2011-11-09 鸿富锦精密工业（深圳）有限公司 软性电路板
CN102333413A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2013089727A (ja) * 2011-10-17 2013-05-13 Fujikura Ltd フレキシブルプリント基板
US20140062611A1 (en) * 2012-08-31 2014-03-06 National Taiwan University Filtering device with slotted ground structure
US20140196941A1 (en) * 2013-01-15 2014-07-17 Fujitsu Limited Optimized via cutouts with ground references
CN104125705A (zh) * 2013-04-26 2014-10-29 易鼎股份有限公司 软性电路板焊垫区的抗损耗接地图型结构
CN104125713A (zh) * 2014-08-04 2014-10-29 浪潮电子信息产业股份有限公司 一种提高高速信号质量的换层过孔结构
CN105407627A (zh) * 2015-12-04 2016-03-16 广州兴森快捷电路科技有限公司 高速印刷电路板及其差分布线方法
CN205408280U (zh) * 2016-03-14 2016-07-27 索尔思光电（成都）有限公司 一种铜线焊盘阻抗匹配pcb结构
CN106385765A (zh) * 2016-09-09 2017-02-08 郑州云海信息技术有限公司 一种信号线参考层的确定方法及系统

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038264A1 (en) * 2004-08-18 2006-02-23 Orion Electric Co., Ltd. Printed circuit board
CN101472388A (zh) * 2007-12-26 2009-07-01 仁宝电脑工业股份有限公司 线路板的布局结构
CN102238797A (zh) * 2010-04-20 2011-11-09 鸿富锦精密工业（深圳）有限公司 软性电路板
CN102333413A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2013089727A (ja) * 2011-10-17 2013-05-13 Fujikura Ltd フレキシブルプリント基板
US20140062611A1 (en) * 2012-08-31 2014-03-06 National Taiwan University Filtering device with slotted ground structure
US20140196941A1 (en) * 2013-01-15 2014-07-17 Fujitsu Limited Optimized via cutouts with ground references
CN104125705A (zh) * 2013-04-26 2014-10-29 易鼎股份有限公司 软性电路板焊垫区的抗损耗接地图型结构
CN104125713A (zh) * 2014-08-04 2014-10-29 浪潮电子信息产业股份有限公司 一种提高高速信号质量的换层过孔结构
CN105407627A (zh) * 2015-12-04 2016-03-16 广州兴森快捷电路科技有限公司 高速印刷电路板及其差分布线方法
CN205408280U (zh) * 2016-03-14 2016-07-27 索尔思光电（成都）有限公司 一种铜线焊盘阻抗匹配pcb结构
CN106385765A (zh) * 2016-09-09 2017-02-08 郑州云海信息技术有限公司 一种信号线参考层的确定方法及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113891576A (zh) * 2021-09-30 2022-01-04 苏州浪潮智能科技有限公司 一种包括多层pcb板的换层通孔电路、制作方法及设备
CN113891576B (zh) * 2021-09-30 2023-07-14 苏州浪潮智能科技有限公司 一种包括多层pcb板的换层通孔电路、制作方法及设备
CN115119401A (zh) * 2022-07-28 2022-09-27 苏州浪潮智能科技有限公司 一种印刷电路板及电子设备
CN115119401B (zh) * 2022-07-28 2024-01-19 苏州浪潮智能科技有限公司 一种印刷电路板及电子设备
CN117634403A (zh) * 2024-01-24 2024-03-01 山东云海国创云计算装备产业创新中心有限公司 一种传输线结构确定方法、系统、设备及可读存储介质
CN117634403B (zh) * 2024-01-24 2024-05-10 山东云海国创云计算装备产业创新中心有限公司 一种传输线结构确定方法、系统、设备及可读存储介质

Similar Documents

Publication Publication Date Title
CN112135414A (zh) 一种印刷电路板及其挖空区布线调整方法、装置及设备
CN108763734B (zh) 一种参考时钟线的高速信号优化方法与系统
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
US7996806B2 (en) Methods and apparatus for layout of multi-layer circuit substrates
WO2023087718A1 (zh) 信号线的布线方法、装置、设备及可读存储介质
US7533005B2 (en) System and method for checking a reference plane of a signal trace in a PCB
US20020095643A1 (en) Method and apparatus for revising wiring of a circuit to prevent electro-migration
JP4273140B2 (ja) 基板レイアウトチェックシステムおよび基板レイアウトチェック方法
US7389486B2 (en) Arc routing system and method
US7263682B2 (en) System and method for calculating trace lengths of a PCB layout
CN113939091B (zh) 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板
CN107679303B (zh) 一种晶振下走线及过孔的检测避让方法
CN114254582B (zh) 差分线的布线方法、装置、电子设备及可读存储介质
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
JP4841672B2 (ja) 引出し配線方法、引出し配線プログラムおよび引出し配線装置
JP4589207B2 (ja) 回路デザイン電気的チェックシステム
US20170154145A1 (en) Method and system for printed circuit board layout
JP3192821B2 (ja) プリント配線板設計装置
JP2004014798A (ja) パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体
JP2621506B2 (ja) トリム・データ生成方法
JP2927319B2 (ja) 配線情報加工方式
JP2006085271A (ja) 製品設計装置及び製品設計方法
CN117574831A (zh) Pcb制图方法、系统、设备及存储介质
JP2000207438A (ja) プリント配線板設計支援装置
CN109743834B (zh) 一种优化usb链路阻抗的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201225