CN107679303B - 一种晶振下走线及过孔的检测避让方法 - Google Patents
一种晶振下走线及过孔的检测避让方法 Download PDFInfo
- Publication number
- CN107679303B CN107679303B CN201710862236.XA CN201710862236A CN107679303B CN 107679303 B CN107679303 B CN 107679303B CN 201710862236 A CN201710862236 A CN 201710862236A CN 107679303 B CN107679303 B CN 107679303B
- Authority
- CN
- China
- Prior art keywords
- crystal oscillator
- oscillator element
- electrical property
- pin
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 210
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 title claims abstract description 19
- 238000013461 design Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明提供一种晶振下走线及过孔的检测避让方法，基于检测坐标获取每条走线的坐标位置信息，获取每个晶振元件的坐标位置信息以及获取每个过孔的坐标位置信息；获取晶振元件的位置信息；获取与晶振元件引脚连接的走线信息；判断与晶振元件引脚连接的走线信息的电气属性与晶振元件引脚的电气属性是否相同；当所述走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；当所述走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。避免人工检查晶振元件下是否存在走线或过孔，提高设计效率。
Description
技术领域
本发明涉及服务器板卡领域，尤其涉及一种晶振下走线及过孔的检测避让方法。
背景技术
服务器板卡在PCB设计中，晶振需要向网卡、主板等板卡的各部分提供基准频率，是时钟电路中的重要部件。晶振产生的时钟源通常是系统中最严重的EMI辐射源。
为保证信号质量，防止信号被干扰，需避免在晶振下出现不同电气属性的走线和过孔。在PCB设计中通常需要人工检查晶振下是否存在走线或过孔，手动修改并挖空晶振下内层，导致工程师工作量较大，设计效率较低。
发明内容
为了克服上述现有技术中的不足，本发明提供一种晶振下走线及过孔的检测避让方法，方法包括：
在预设的PCB板建立检测坐标；
在检测坐标系内对每条走线进行编码，对每个晶振设置位号，对过孔设置编码；
基于检测坐标获取每条走线的坐标位置信息，获取每个晶振元件的坐标位置信息以及获取每个过孔的坐标位置信息；
获取晶振元件的位置信息；
获取与晶振元件引脚连接的走线信息；
判断与晶振元件引脚连接的走线信息的电气属性与晶振元件引脚的电气属性是否相同；
当所述走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；
当所述走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
优选地，方法还包括：
获取经过晶振元件本体的走线信息；
判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同；
当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；
当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
优选地，方法还包括：
在预设的PCB板上获取与晶振元件引脚连接的过孔信息；
判断与晶振元件引脚连接的过孔信息的电气属性与晶振元件引脚的电气属性是否相同；
当所述过孔的电气属性与所述晶振元件引脚的电气属性相同时，所述过孔位置不避让；
当所述过孔的电气属性与所述晶振元件引脚的电气属性不相同时，对所述过孔进行标示；
将过孔的电气属性与所述晶振元件引脚的电气属性的判断结果生成过孔判断清单。
优选地，步骤判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同之前还包括：
在预设的PCB板内获取晶振本体所覆盖的面积；
在晶振本体所覆盖的面积上，获取经过所述晶振元件所覆盖面积的走线信息。
优选地，步骤当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示还包括：
将所述走线移出所述晶振覆盖的面积区域。
优选地，在晶振本体所覆盖的面积区域，获取过孔信息；
判断所述过孔信息的电气属性与晶振元件的电气属性是否相同；
当所述过孔的电气属性与所述晶振元件的电气属性相同时，所述过孔位置不避让；
当所述过孔的电气属性与所述晶振元件的电气属性不相同时，对所述过孔进行标示；
将所述过孔的电气属性与所述晶振元件的电气属性的判断结果生成过孔判断清单。
优选地，步骤获取与晶振元件引脚连接的走线信息之后还包括：
当与晶振元件引脚连接的走线为多条走线时，获取走线与走线之间的夹角角度；
判断走线与走线之间的夹角角度是否≤90°；
当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并根据≤90°的夹角生成≤90°的夹角数量及位置清单；
优选地，获取夹角角度调整控制指令，夹角角度调整控制指令包括：需要调整的晶振元件引脚的坐标位置信息，与所述晶振元件引脚连接的走线与走线之间的夹角坐标位置信息及调整的角度信息；
根据获取的夹角角度调整控制指令，调整与所述晶振元件引脚连接的走线与走线之间的夹角角度。
从以上技术方案可以看出，本发明具有以下优点：
基于检测坐标获取每条走线的坐标位置信息，获取每个晶振元件的坐标位置信息以及获取每个过孔的坐标位置信息；获取晶振元件的位置信息；获取与晶振元件引脚连接的走线信息；判断与晶振元件引脚连接的走线信息的电气属性与晶振元件引脚的电气属性是否相同；当所述走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；当所述走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单，避免人工检查晶振元件下是否存在走线或过孔，提高设计效率。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为晶振下走线及过孔的检测避让方法流程图；
图2为晶振下走线及过孔的检测避让方法实施例流程图；
图3为晶振下走线及过孔的检测避让方法另一实施例流程图；
图4为预设的PCB板上走线、过孔和晶振的布置示例图；
图5为走线与晶振不同电气属性时，走线避让后的示例图；
图6为检查结果清单示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
本实施例提供一种晶振下走线及过孔的检测避让方法，如图1所示，方法包括：
S1，在预设的PCB板建立检测坐标；
S2，在检测坐标系内对每条走线进行编码，对每个晶振设置位号，对过孔设置编码；
预设的PCB板设计区域即为一个检测坐标体系，在PCB板设计区域内的每个点，每条线，每个元件都有具体的坐标。在PCB板设计区域内对每条走线进行编码；当然也对每个孔，每个元件，每个元件的引脚进行编号。这样使得用户能够快速找到相应的元件，孔，走线，可以对元件，孔，走线的位置进行判断。
S3，基于检测坐标获取每条走线的坐标位置信息，获取每个晶振元件的坐标位置信息以及获取每个过孔的坐标位置信息；
在对晶振元件进行检测时，是根据预设的次序进行检测。如对第一晶振元件进行检测时，先检测与第一晶振元件相关联的过孔，走线等等。检测完第一晶振元件后，再按照次序进行第二晶振元件检测。具体的：
S4，获取晶振元件的位置信息；
S5，获取与晶振元件引脚连接的走线信息；
S6，判断与晶振元件引脚连接的走线信息的电气属性与晶振元件引脚的电气属性是否相同；
在PCB设计区域中具有多条走线，有的走线经过晶振元件，即为穿过晶振元件走线，有的走线与晶振元件引脚连接。这样在晶振元件通电后，电流会产生噪音，使得通过走线的其他信号受到噪音干扰。
这里的电气属性指的是输入端，输出端，控制端，线路传输的电流，电流的状态。如果晶振元件引脚与走线是相同的电气属性，比如晶振元件引脚为输入端，走线即为接入晶振元件引脚的输入端走线，而且二者的电流状态，电流的要求，电压的要求都满足，则走线的电气属性与所述晶振元件引脚的电气属性相同。如果走线与晶振元件引脚连接，但是走线是跨过晶振元件引脚再连接到其他的元件的输出端，而该元件与晶振元件的工作方式不同，这样容易导致该走线与晶振元件的电气属性不同，就会造成相互干扰，而使得整个PCB板受到影响。所以基于这样的考虑，获取每条经过晶振元件的走线信息，或与晶振元件引脚连接的走线信息。这里的走线信息是每条走线对应的输入端是那些元件，输出端是那些元件，传输的电流状态是如何。这些都是研发人员在PCB设计中预设到程序中的，系统可以根据预设的内容获取每条走线的信息。从而对应至晶振元件的电气属性，与晶振元件的电气属性进行比较。
有的走线流经的信号或电流，不受晶振元件的影响。这种走线的电气属性即为有较强抗干扰能力，不受外部影响。
S161，当所述走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；
所述走线的电气属性与所述晶振元件引脚的电气属性相同，即相互之间不干扰，可以不动作。
S162，当所述走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
进行标示后，研发人员可以根据需要对走线进行处理，或对晶振元件的位置进行处理。避免研发人员对PCB板的每条走线，每个晶振元件进行查看。研发人员只对标示的地方查看即可。
S7，将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
本实施例中，如图2所示，S11，获取经过晶振元件本体的走线信息；
在PCB设计过程中，有的走线为了减少行走路径，经过了晶振元件本体，如果晶振元件对走线的信号有影响，则会影响整个PCB的工作。
S12，判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同；这里的电气属性同上。
S131，当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；
S132，当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
S14，将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
本实施例中，如图3所示，S21，在预设的PCB板上获取与晶振元件引脚连接的过孔信息；
S22，判断与晶振元件引脚连接的过孔信息的电气属性与晶振元件引脚的电气属性是否相同；
这里对过孔信息的电气属性判断同对走线的电气属性相同，都是避免晶振元件对过孔的电气属性影响。
S231，当所述过孔的电气属性与所述晶振元件引脚的电气属性相同时，所述过孔位置不避让；
S232，当所述过孔的电气属性与所述晶振元件引脚的电气属性不相同时，对所述过孔进行标示；
S24，将过孔的电气属性与所述晶振元件引脚的电气属性的判断结果生成过孔判断清单。
本实施例中，步骤判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同之前还包括：
在预设的PCB板内获取晶振本体所覆盖的面积；
在晶振本体所覆盖的面积上，获取经过所述晶振元件所覆盖面积的走线信息。
其中，在晶振本体所覆盖的面积区域，获取过孔信息；
判断所述过孔信息的电气属性与晶振元件的电气属性是否相同；
当所述过孔的电气属性与所述晶振元件的电气属性相同时，所述过孔位置不避让；
当所述过孔的电气属性与所述晶振元件的电气属性不相同时，对所述过孔进行标示；
将所述过孔的电气属性与所述晶振元件的电气属性的判断结果生成过孔判断清单。
这样不仅对与晶振元件引脚连接的过孔进行判断，还对设置在晶振本体所覆盖的面积区域的过孔进行判断，保证了PCB板设计的稳定性。
同样，步骤当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示还包括：将所述走线移出所述晶振覆盖的面积区域。
本实施例中，步骤获取与晶振元件引脚连接的走线信息之后还包括：
当与晶振元件引脚连接的走线为多条走线时，获取走线与走线之间的夹角角度；
判断走线与走线之间的夹角角度是否≤90°；
当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并根据≤90°的夹角生成≤90°的夹角数量及位置清单；
获取夹角角度调整控制指令，夹角角度调整控制指令包括：需要调整的晶振元件引脚的坐标位置信息，与所述晶振元件引脚连接的走线与走线之间的夹角坐标位置信息及调整的角度信息；
根据获取的夹角角度调整控制指令，调整与所述晶振元件引脚连接的走线与走线之间的夹角角度。
可以理解的是，服务器板卡在PCB设计阶段，当同一层走线为锐角时，不利于信号传输，对信号质量有损坏。为保证信号质量，走线的角度最好是钝角；高速信号要求特殊，有时需要圆弧走线。
本实施例中，通过编写检查晶振下走线及过孔并自动避让的程序，然后将该Skill程序放入到Skill菜单中，执行该Skill程序就能一键检查出晶振下的走线和过孔并自动避让。
在晶振下走线及过孔的检测避让方法中，晶振下的走线和过孔如果与晶振的pin脚中任意一个pin脚的电气属性相同，则不避让如图4所示。如果电气属性不相同，则避让如图5所示。其中，系统自动识别封装PCB中零件的位号，晶振为Y*(指晶振，*指数字)，若走线和过孔在晶振覆盖的面积区域的范围内，则自动避让至晶振覆盖的面积区域之外。生成检查结果清单，如图6所示，为自动避让、调整后的走线和过孔坐标。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种晶振下走线及过孔的检测避让方法，其特征在于，方法包括：
在预设的PCB板建立检测坐标；
在检测坐标系内对每条走线进行编码，对每个晶振设置位号，对过孔设置编码；
基于检测坐标获取每条走线的坐标位置信息，获取每个晶振元件的坐标位置信息以及获取每个过孔的坐标位置信息；
获取晶振元件的位置信息；
获取与晶振元件引脚连接的走线信息；
判断与晶振元件引脚连接的走线信息的电气属性与晶振元件引脚的电气属性是否相同；
电气属性指的是输入端，输出端，控制端，线路传输的电流，电流的状态；
晶振元件引脚为输入端，走线即为接入晶振元件引脚的输入端走线，二者的电流状态，电流的要求，电压的要求都满足，则走线的电气属性与所述晶振元件引脚的电气属性相同；
当所述走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
2.根据权利要求1所述的晶振下走线及过孔的检测避让方法，其特征在于，方法还包括：
获取经过晶振元件本体的走线信息；
判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同；
当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性相同时，所述走线位置不避让；
当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示；
将走线的电气属性与所述晶振元件引脚的电气属性的判断结果生成走线判断清单。
3.根据权利要求1所述的晶振下走线及过孔的检测避让方法，其特征在于，方法还包括：
在预设的PCB板上获取与晶振元件引脚连接的过孔信息；
判断与晶振元件引脚连接的过孔信息的电气属性与晶振元件引脚的电气属性是否相同；
当所述过孔的电气属性与所述晶振元件引脚的电气属性相同时，所述过孔位置不避让；
当所述过孔的电气属性与所述晶振元件引脚的电气属性不相同时，对所述过孔进行标示；
将过孔的电气属性与所述晶振元件引脚的电气属性的判断结果生成过孔判断清单。
4.根据权利要求2所述的晶振下走线及过孔的检测避让方法，其特征在于，步骤判断经过晶振元件本体的走线信息的电气属性与晶振元件的电气属性是否相同之前还包括：
在预设的PCB板内获取晶振本体所覆盖的面积；
在晶振本体所覆盖的面积上，获取经过所述晶振元件所覆盖面积的走线信息。
5.根据权利要求2所述的晶振下走线及过孔的检测避让方法，其特征在于，
步骤当经过晶振元件本体的走线的电气属性与所述晶振元件引脚的电气属性不相同时，对所述走线进行标示还包括：
将所述走线移出所述晶振覆盖的面积区域。
6.根据权利要求4所述的晶振下走线及过孔的检测避让方法，其特征在于，
在晶振本体所覆盖的面积区域，获取过孔信息；
判断所述过孔信息的电气属性与晶振元件的电气属性是否相同；
当所述过孔的电气属性与所述晶振元件的电气属性相同时，所述过孔位置不避让；
当所述过孔的电气属性与所述晶振元件的电气属性不相同时，对所述过孔进行标示；
将所述过孔的电气属性与所述晶振元件的电气属性的判断结果生成过孔判断清单。
7.根据权利要求1或2所述的晶振下走线及过孔的检测避让方法，其特征在于，
步骤获取与晶振元件引脚连接的走线信息之后还包括：
当与晶振元件引脚连接的走线为多条走线时，获取走线与走线之间的夹角角度；
判断走线与走线之间的夹角角度是否≤90°；
当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并根据≤90°的夹角生成≤90°的夹角数量及位置清单。
8.根据权利要求7所述的晶振下走线及过孔的检测避让方法，其特征在于，
获取夹角角度调整控制指令，夹角角度调整控制指令包括：需要调整的晶振元件引脚的坐标位置信息，与所述晶振元件引脚连接的走线与走线之间的夹角坐标位置信息及调整的角度信息；
根据获取的夹角角度调整控制指令，调整与所述晶振元件引脚连接的走线与走线之间的夹角角度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710862236.XA CN107679303B (zh) | 2017-09-21 | 2017-09-21 | 一种晶振下走线及过孔的检测避让方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710862236.XA CN107679303B (zh) | 2017-09-21 | 2017-09-21 | 一种晶振下走线及过孔的检测避让方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107679303A CN107679303A (zh) | 2018-02-09 |
| CN107679303B true CN107679303B (zh) | 2021-04-13 |
Family
ID=61136921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710862236.XA Active CN107679303B (zh) | 2017-09-21 | 2017-09-21 | 一种晶振下走线及过孔的检测避让方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107679303B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113655263A (zh) * | 2021-07-22 | 2021-11-16 | 广芯微电子（广州）股份有限公司 | 一种芯片设计的信号连接电压检测方法、装置及存储介质 |
| CN114423156B (zh) * | 2021-11-19 | 2024-02-13 | 研祥智慧物联科技有限公司 | 一种pcb板上ic引脚与电阻引脚之间的布线算法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339583A (zh) * | 2008-08-28 | 2009-01-07 | 深圳华为通信技术有限公司 | 一种设计单板的方法及装置 |
| CN105740938A (zh) * | 2016-02-01 | 2016-07-06 | 深圳市远望谷信息技术股份有限公司 | 适用于不同协议或型号电子标签芯片的天线及电子标签 |
| CN106940601A (zh) * | 2017-03-13 | 2017-07-11 | 深圳欧菲光科技股份有限公司 | 触控元件及其制作方法以及触控装置及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101389183A (zh) * | 2007-09-10 | 2009-03-18 | 英业达股份有限公司 | 一种差分信号线的贯孔区域设计系统及方法 |
| CN102938633B (zh) * | 2012-10-24 | 2016-12-21 | 深圳市同洲电子股份有限公司 | 一种晶振干扰的控制方法及装置 |
| CN103716981B (zh) * | 2013-12-30 | 2017-11-17 | 惠州Tcl家电集团有限公司 | 稳定时钟信号的pcb及其布线方法 |
| CN103793574B (zh) * | 2014-02-19 | 2017-02-01 | 浪潮(北京)电子信息产业有限公司 | 一种在单板上铺设铜箔的方法及装置 |
| CN205408279U (zh) * | 2016-03-10 | 2016-07-27 | 重庆蓝岸通讯技术有限公司 | 用于降低gps芯片信号干扰的pcb结构 |
-
2017
- 2017-09-21 CN CN201710862236.XA patent/CN107679303B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339583A (zh) * | 2008-08-28 | 2009-01-07 | 深圳华为通信技术有限公司 | 一种设计单板的方法及装置 |
| CN105740938A (zh) * | 2016-02-01 | 2016-07-06 | 深圳市远望谷信息技术股份有限公司 | 适用于不同协议或型号电子标签芯片的天线及电子标签 |
| CN106940601A (zh) * | 2017-03-13 | 2017-07-11 | 深圳欧菲光科技股份有限公司 | 触控元件及其制作方法以及触控装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107679303A (zh) | 2018-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11314229B2 (en) | Printed circuit board design and manufacturing | |
| US20120017193A1 (en) | Layout system and method of differential pair of printed circuit board | |
| US20130179603A1 (en) | Apparatus and method of identifying a usb or an mhl device | |
| US20130254730A1 (en) | Layout system and method of creating differential pair on printed circuit board | |
| CN109507563B (zh) | 主板检测方法及系统 | |
| CN101375282B (zh) | 用于对电路进行评估的方法、系统和程序产品 | |
| CN109815570B (zh) | 一种检查差分信号过孔之间是否存在走线的方法 | |
| CN107679303B (zh) | 一种晶振下走线及过孔的检测避让方法 | |
| CN108133103B (zh) | 一种电子设计dfm检测系统、方法和介质 | |
| JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
| CN113056742A (zh) | 设计辅助装置、设计辅助方法及机器学习装置 | |
| US9342649B2 (en) | Rule check system, method, and non-transitory computer readable medium storing presentation program | |
| US8781783B2 (en) | System and method for checking ground vias of a controller chip of a printed circuit board | |
| JP4273140B2 (ja) | 基板レイアウトチェックシステムおよび基板レイアウトチェック方法 | |
| US20080244484A1 (en) | Circuit design verification system, method and medium | |
| US7219318B2 (en) | System and method for verifying a layout of circuit traces on a motherboard | |
| US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
| US8370790B2 (en) | Computer aided design system for checking dimensions of patterns and method | |
| US7284216B2 (en) | System and method for verifying signal propagation delays of circuit traces of a PCB layout | |
| CN107729622B (zh) | 一种功率电感下走线及过孔的检测避让方法 | |
| JP6528761B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
| KR102024809B1 (ko) | 임피던스 매칭을 위한 방법 및 그 전자 장치 | |
| TW201520797A (zh) | 印刷電路檢查方法與裝置 | |
| JP2018163576A (ja) | 部品位置検出プログラム、部品位置検出方法および情報処理装置 | |
| US20230385516A1 (en) | Method and apparatus for checking signal line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |