CN103716981B - 稳定时钟信号的pcb及其布线方法 - Google Patents

Abstract

本发明公开了一种稳定时钟信号的PCB，所述PCB上设有处理器、晶振、第一信号线及第二信号线，所述处理器包括第一引脚及第二引脚；所述晶振包括第一管脚及第二管脚；所述第一信号线将所述第一引脚与所述第一管脚连接起来；所述第二信号线将所述第二引脚与所述第二管脚连接起来；所述第一信号线及所述第二信号线的长度相等；且所述第一信号线及所述第二信号线布设为弧线。本发明还公开了一种稳定时钟信号的PCB的布线方法。本发明通过在PCB上对处理器及晶振进行合理的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。

Description

稳定时钟信号的PCB及其布线方法

技术领域

本发明涉及PCB布线领域，尤其涉及稳定时钟信号的PCB及其布线方法。

背景技术

随着科学技术的发展，电子设备逐渐普及并进入千家万户，而电子设备中只要具备处理器，就必须由晶振提供给处理器时钟信号之后，处理器才能正常工作。目前，在对具有处理器的电子设备的PCB（Printed Circuit Board：印制电路板）进行设计时，晶振的布线常常不被重视，在仅走通就被认定为完成，从而留下隐患，尤其是在高频电路中，潦草的晶振布线会使得时钟信号出现频率颤抖情况，从而造成产品的不稳定，比如：晶振所提供的时钟信号容易受到其他信号干扰，在进行电磁干扰实验时失败；或者在调试时运行程序正确，而在正常工作时运行程序出错；甚至出现原因不明的重启、时序出错或死机。

发明内容

本发明的主要目的在于提供稳定时钟信号的PCB及其布线方法，旨在通过合理的晶振的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。

为实现上述目的，本发明提供一种稳定时钟信号的PCB，所述PCB上设有处理器、晶振、第一信号线及第二信号线，所述处理器包括第一引脚及第二引脚；所述晶振包括第一管脚及第二管脚；所述第一信号线将所述第一引脚与所述第一管脚连接起来；所述第二信号线将所述第二引脚与所述第二管脚连接起来；所述第一信号线及所述第二信号线的长度相等；且所述第一信号线及所述第二信号线均布设为弧线。

优选地，所述处理器、所述晶振、所述第一信号线及所述第二信号线均设置于所述PCB的同一面；

所述PCB上设有禁止布线区，所述禁止布线区位于所述PCB上相对于所述晶振的一面，且其对应于所述处理器及所述晶振的布线区域。

优选地，所述PCB上还设有电容，所述电容设置于所述处理器及所述晶振之间，且所述第一信号线及所述第二信号线均连接于所述电容；

所述PCB上穿设有过孔，所述过孔围绕所述晶振及所述电容设置。

优选地，所述第一引脚与所述晶振的中心之间、所述第二引脚与所述晶振的中心之间的距离均小于等于2cm。

优选地，所述晶振还包括外壳，所述外壳上设有接地焊盘；

所述PCB上设有高频信号线及启动器件，所述高频信号线及所述启动器件设置于所述PCB上远离所述晶振的位置。

本发明进一步提供一种稳定时钟信号的PCB的布线方法，包括：

将处理器及晶振安装至所述PCB上；

将所述处理器的第一引脚与所述晶振的第一管脚通过第一信号线连接，将所述处理器的第二引脚与所述晶振的第二管脚通过第二信号线连接；

确保所述第一信号线及所述第二信号线走弧线；确保所述第一信号线及所述第二信号线的长度相等。

优选地，还包括：将所述处理器、所述晶振、所述第一信号线及所述第二信号线布设于所述PCB的同一面；

将所述PCB相对于所述晶振的一面上对应于所述处理器及所述晶振的布线区域的位置设为禁止布线区，在所述禁止布线区上仅覆铜。

优选地，还包括：将电容安装于所述处理器及所述晶振之间，且将所述第一信号线及所述第二信号线均连接所述电容；

在所述PCB上围绕所述晶振及所述电容区域穿设过孔。

优选地，还包括：确保所述第一引脚与所述晶振的中心之间、所述第二引脚与所述晶振的中心之间的距离均小于等于2cm。

优选地，还包括：将所述晶振通过外壳上的接地焊盘接地；

将所述高频信号线及所述启动器件安装于所述PCB上远离所述晶振的位置。

本发明稳定时钟信号的PCB上设有处理器、晶振、第一信号线及第二信号线，所述处理器包括第一引脚及第二引脚；所述晶振包括第一管脚及第二管脚；所述第一信号线将所述第一引脚与所述第一管脚连接起来；所述第二信号线将所述第二引脚与所述第二管脚连接起来；所述第一信号线及所述第二信号线的长度相等；且所述第一信号线及所述第二信号线布设为弧线。本发明通过在PCB上对处理器及晶振进行合理的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。

附图说明

图1为本发明稳定时钟信号的PCB一实施例的结构示意图；

图2为本发明稳定时钟信号的PCB另一实施例的结构示意图；

图3为本发明稳定时钟信号的PCB的布线方法一实施例的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供一种稳定时钟信号的PCB。

参照图1，图1为本发明稳定时钟信号的PCB一实施例的结构示意图；在一实施例中，该稳定时钟信号的PCB10上设有处理器20、晶振30、第一信号线40及第二信号线50，所述处理器20包括第一引脚201及第二引脚202；所述晶振30包括第一管脚301及第二管脚302；所述第一信号线40将所述第一引脚201与所述第一管脚301连接起来；所述第二信号线50将所述第二引脚202与所述第二管脚302连接起来；如图1所示，本实施例中，所述第一引脚201至所述第一管脚301之间的走线长度与所述第二引脚202至所述第二管脚302之间的走线长度要大致相等，即所述第一信号线40及所述第二信号线50的长度大致相等，且所述第一信号线40及所述第二信号线50均布设为弧线，使得所述晶振30提供的时钟信号更为稳定；在本发明的另一实施例中，如图2所示，图2为本发明稳定时钟信号的PCB另一实施例的结构示意图，由于所述第一引脚201至所述第一管脚301之间的直线距离与所述第二引脚202至所述第二管脚302之间的直线距离并不相等，因此，要达到使所述第一信号线40及所述第二信号线50的长度相等，可以将其布设为如图2所示的弧线来达到目的。作为优选，所述第一信号线40及所述第二信号线50的弧线可以设计为朝向相互背离的方向弯曲，也即，使两者之间的距离尽可能靠近，如此可以使其受到干扰的范围进一步缩小。相比于现有技术中的直角走线，实施例中的第一信号线40及第二信号线50均走弧线可以使时钟信号的传输效果更佳。

本实施例通过在PCB10上对处理器20及晶振30进行合理的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。

进一步地，如图1及图2所示，所述处理器20、所述晶振30、所述第一信号线40及所述第二信号线50均设置于所述PCB10的同一面，以使得所述第一信号线40及所述第二信号线50的两端不会分别处于所述PCB10相对的两面，而是处于所述PCB10的同一面，进而使得晶振30与所述处理器20之间的走线长度最短，所述第一信号线40与所述第二信号线50受到的干扰最少。所述PCB10上设有禁止布线区（图未示），所述禁止布线区位于所述PCB10上相对于所述晶振30的一面，且其对应于所述处理器20及所述晶振30的布线区域，也即，由于所述PCB10的厚度较薄，通常为1～1.6cm，为避免在短距离的情况下，除所述第一信号线40及所述第二信号线50之外的其他信号线对所述晶振30的时钟信号产生干扰，相对于所述PCB10上设有所述晶振30的一面，所述PCB10的另一面上对应于所述处理器20及所述晶振30的布线区域的位置仅覆铜，而禁止布线；另外，所述第一信号线40及第二信号线50在走线过程中均不过孔。

进一步地，如图1及图2所示，所述PCB10上还设有电容60，所述电容60设置于所述处理器20及所述晶振30之间，且所述第一信号线40及所述第二信号线50均连接于所述电容60；由于所述第一信号线40及所述第二信号线50均连接于所述电容60，若将所述电容60设置于其他远离所述处理器20及所述晶振30的位置，则需要另外自所述晶振30上延伸出信号线连通所述电容60，从而使得所述晶振30的走线变长，且过长的信号线容易使得所述晶振30发出的时钟信号受到其他信号的干扰，进而使得所述处理器20工作不稳定；因此，将所述电容60设置于所述处理器20及所述晶振30之间，确保了所述处理器20及所述晶振30之间的走线最短，维护了时钟信号的稳定。如图1所示，所述PCB10上穿设有过孔101，所述过孔101围绕所述晶振30及所述电容60设置；由于所述PCB10两面的元件需要连通信号，且所述PCB10上相对于设置所述晶振30的一面上为禁止布线区，因此，可以在所述晶振30及所述电容60的周围打上所述过孔101，以便于分别位于所述PCB10两面的信号连通，使得通过所述过孔101连通的信号线不会干扰所述第一信号线40及所述第二信号线50，以更好地稳定所述晶振30的时钟信号。

进一步地，如图1及图2所示，所述第一引脚201与所述晶振30的中心之间、所述第二引脚202与所述晶振30的中心之间的距离均小于等于2cm，也即，所述处理器20、所述晶振30的摆放位置尽量靠近，当所述电容60设置于所述处理器20及所述晶振30之间时，所述电容60与所述处理器20及所述晶振30之间的距离也应尽量靠近，以使得所述第一信号线40及所述第二信号线50的走线长度最短，使时钟信号受到的干扰最少。

如图1及图2所示，所述晶振30还包括外壳（图未示），所述外壳上设有接地焊盘303，所述接地焊盘303接通地信号，所述接地焊盘303的设计对于高频电路，尤其是大于16Mhz的晶振频率的晶振电路来说，有效地屏蔽了外界信号对于时钟信号的干扰。如图2所示，所述晶振30还包括接地引脚304，用于连通地信号。进一步地，所述PCB10上设有高频信号线（图未示）及启动器件（图未示），所述高频信号线及所述启动器件设置于所述PCB10上远离所述晶振30的位置；由于高频信号线及启动器件在工作的时候，会发出一定频率的电磁波，如果该电磁波与所述晶振30的时钟信号发生共鸣，就会严重干扰时钟信号，导致所述处理器20工作不稳定；因此在本发明中，各类信号线均设置于尽量远离所述晶振30的位置，特别是高频信号线，如脉宽调制PWM信号线；由于上述原因，启动器件也设置于远离所述晶振30的位置，如继电器这种带有电感的器件。

本发明进一步提供一种稳定时钟信号的PCB的布线方法。参照图3，图3为本发明稳定时钟信号的PCB的布线方法一实施例的结构示意图。本实施例稳定时钟信号的PCB的布线方法包括：

步骤S10、将处理器20及晶振30安装至所述PCB10上；步骤S20、将所述处理器20的第一引脚201与所述晶振30的第一管脚301通过第一信号线40连接，将所述处理器20的第二引脚202与所述晶振30的第二管脚302通过第二信号线50连接；步骤S30、确保所述第一信号线40及所述第二信号线50走弧线；确保所述第一信号线40及所述第二信号线50的长度相等。

本实施例中，所述第一引脚201至所述第一管脚301之间的走线长度与所述第二引脚202至所述第二管脚302之间的走线长度要大致相等，且所述第一信号线40及所述第二信号线50相互对称，均布设为弧线，使得所述晶振30提供的时钟信号更为稳定；在本发明的另一实施例中，如图2所示，图2为本发明稳定时钟信号的PCB另一实施例的结构示意图，由于所述第一引脚201至所述第一管脚301之间的直线距离与所述第二引脚202至所述第二管脚302之间的直线距离并不相等，因此，要达到使所述第一信号线40及所述第二信号线50的长度相等，可以将其布设为如图2所示的弧线来达到目的。作为优选，所述第一信号线40及所述第二信号线50的弧线可以设计为朝向相互背离的方向弯曲，也即，使两者之间的距离尽可能靠近，如此可以使其受到干扰的范围进一步缩小。本实施例通过在PCB10上对处理器20及晶振30进行合理的布线而使时钟信号免受干扰，从而稳定时钟信号频率，进而使电子设备的程序运行稳定。相比于现有技术中的直角走线，实施例中的第一信号线40及第二信号线50均走弧线可以使时钟信号的传输效果更佳。

进一步地，所述稳定时钟信号的PCB的布线方法还包括：

将所述处理器20、所述晶振30、所述第一信号线40及所述第二信号线50布设于所述PCB10的同一面；以使得所述第一信号线40及所述第二信号线50的两端不会分别处于所述PCB10相对的两面，而是处于所述PCB10的同一面，进而使得晶振30与所述处理器20之间的走线长度最短，所述第一信号线40与所述第二信号线50受到的干扰最少。

将所述PCB10相对于所述晶振30的一面上对应于所述处理器20及所述晶振30的布线区域的位置设为禁止布线区，在所述禁止布线区上仅覆铜。也即，由于所述PCB10的厚度较薄，通常为1～1.6cm，为避免在短距离的情况下，除所述第一信号线40及所述第二信号线50之外的其他信号线对所述晶振30的时钟信号产生干扰，相对于所述PCB10上设有所述晶振30的一面，所述PCB10的另一面上对应于所述处理器20及所述晶振30的布线区域的位置仅覆铜，而禁止布线，另外，所述第一信号线40及第二信号线50在走线过程中均不过孔。

进一步地，所述稳定时钟信号的PCB的布线方法还包括：将电容60安装于所述处理器20及所述晶振30之间，且将所述第一信号线40及所述第二信号线50均连接所述电容60；由于所述第一信号线40及所述第二信号线50均连接于所述电容60，若将所述电容60设置于其他远离所述处理器20及所述晶振30的位置，则需要另外自所述晶振30上延伸出信号线连通所述电容60，从而使得所述晶振30的走线变长，且过长的信号线容易使得所述晶振30发出的时钟信号受到其他信号的干扰，进而使得所述处理器20工作不稳定；因此，将所述电容60设置于所述处理器20及所述晶振30之间，确保了所述处理器20及所述晶振30之间的走线最短，维护了时钟信号的稳定。

在所述PCB10上围绕所述晶振30及所述电容60区域穿设过孔101。由于所述PCB10两面的元件需要连通信号，且所述PCB10上相对于设置所述晶振30的一面上为禁止布线区，因此，可以在所述晶振30及所述电容60的周围打上所述过孔101，以便于分别位于所述PCB10两面的信号连通，使得通过所述过孔101连通的信号线不会干扰所述第一信号线40及所述第二信号线50，以更好地稳定所述晶振30的时钟信号。

进一步地，所述稳定时钟信号的PCB的布线方法还包括：确保所述第一引脚201与所述晶振30的中心之间、所述第二引脚202与所述晶振30的中心之间的距离均小于等于2cm。也即，所述处理器20、所述晶振30的摆放位置尽量靠近，当所述电容60设置于所述处理器20及所述晶振30之间时，所述电容60与所述处理器20及所述晶振30之间的距离也应尽量靠近，以使得所述第一信号线40及所述第二信号线50的走线长度最短，使时钟信号受到的干扰最少。

进一步地，所述稳定时钟信号的PCB的布线方法还包括：将所述晶振30通过外壳（图未示）上的接地焊盘303接地；所述接地焊盘303的设计对于高频电路，尤其是大于16Mhz的晶振频率的晶振电路来说，有效地屏蔽了外界信号对于时钟信号的干扰。

将高频信号线（图未示）及启动器件（图未示）安装于所述PCB10上远离所述晶振30的位置。由于高频信号线及启动器件在工作的时候，会发出一定频率的电磁波，如果该电磁波与所述晶振30的时钟信号发生共鸣，就会严重干扰时钟信号，导致所述处理器20工作不稳定；因此在本发明中，各类信号线均设置于尽量远离所述晶振30的位置，特别是高频信号线，如脉宽调制PWM信号线；由于上述原因，启动器件也设置于远离所述晶振30的位置，如继电器这种带有电感的器件。

以上所述仅为本发明的优选实施例，并非因此限制其专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种稳定时钟信号的PCB，其特征在于，所述PCB上设有处理器、晶振、第一信号线及第二信号线，所述处理器包括第一引脚及第二引脚；所述晶振包括第一管脚及第二管脚；所述第一信号线将所述第一引脚与所述第一管脚连接起来；所述第二信号线将所述第二引脚与所述第二管脚连接起来；所述第一信号线及所述第二信号线的长度相等；且所述第一信号线及所述第二信号线均布设为弧线；所述第一信号线及第二信号线的弧线凸向相互背离；所述PCB上还设有电容，所述电容设置于所述处理器及所述晶振之间，且所述第一信号线及所述第二信号线均连接于所述电容；

所述PCB上穿设有过孔，所述过孔围绕所述晶振及所述电容设置；所述第一信号线及第二信号线在走线过程中均不过孔，所述PCB两面的元件通过过孔连通的信号线连接。

2.根据权利要求1所述的稳定时钟信号的PCB，其特征在于，所述处理器、所述晶振、所述第一信号线及所述第二信号线均设置于所述PCB的同一面；

所述PCB上设有禁止布线区，所述禁止布线区位于所述PCB上相对于所述晶振的一面，且其对应于所述处理器及所述晶振的布线区域。

3.根据权利要求1至2任一项所述的稳定时钟信号的PCB，其特征在于，所述第一引脚与所述晶振的中心之间、所述第二引脚与所述晶振的中心之间的距离均小于等于2cm。

4.根据权利要求1所述的稳定时钟信号的PCB，其特征在于，所述晶振还包括外壳，所述外壳上设有接地焊盘；

所述PCB上设有高频信号线及启动器件，所述高频信号线及所述启动器件设置于所述PCB上远离所述晶振的位置。

5.一种稳定时钟信号的PCB的布线方法，其特征在于，包括：

将处理器及晶振安装至所述PCB上；

将所述处理器的第一引脚与所述晶振的第一管脚通过第一信号线连接，将所述处理器的第二引脚与所述晶振的第二管脚通过第二信号线连接；

确保所述第一信号线及所述第二信号线走弧线；确保所述第一信号线及所述第二信号线的长度相等；其中，所述第一信号线及第二信号线的弧线凸向相互背离；

将电容安装于所述处理器及所述晶振之间，且将所述第一信号线及所述第二信号线均连接所述电容；

在所述PCB上围绕所述晶振及所述电容区域穿设过孔，另外，所述第一信号线及第二信号线在走线过程中均不过孔。

6.根据权利要求5所述的稳定时钟信号的PCB的布线方法，其特征在于，还包括：将所述处理器、所述晶振、所述第一信号线及所述第二信号线布设于所述PCB的同一面；

将所述PCB相对于所述晶振的一面上对应于所述处理器及所述晶振的布线区域的位置设为禁止布线区，在所述禁止布线区上仅覆铜。

7.根据权利要求5至6任一项所述的稳定时钟信号的PCB的布线方法，其特征在于，还包括：

确保所述第一引脚与所述晶振的中心之间、所述第二引脚与所述晶振的中心之间的距离均小于等于2cm。

8.根据权利要求5所述的稳定时钟信号的PCB的布线方法，其特征在于，还包括：

将所述晶振通过外壳上的接地焊盘接地；

将高频信号线及启动器件安装于所述PCB上远离所述晶振的位置。