JP4273140B2 - 基板レイアウトチェックシステムおよび基板レイアウトチェック方法 - Google Patents

Description

この発明は、プリント基板のレイアウトチェックシステムおよび基板レイアウトチェック方法に関するものであり、特にプリント基板上の各プリント配線にガード配線が適切に配線されているかをチェックする基板レイアウトチェックシステムおよび基板レイアウトチェック方法に関する。

電子回路の動作周波数が高速化すると共に、電子機器の電磁放射への対策が重要となっている。プリント基板上でのノイズ対策としては、クロック配線等の重要配線や高速信号配線の両側にガード配線を設ける手法が一般的である。クロック配線や高速信号配線にガード配線を設けることにより、他の配線や部品から生じたノイズの影響を軽減する効果が得られる。また、クロック配線や高速信号配線にガード配線を設けることにより、クロック配線や高速信号配線が他の配線等に与えるノイズの影響を軽減できる。
ガード配線が適切に必要な箇所に設けられているかどうかをチェックする技術が特許文献１に開示されている。特許文献１の基板配線処理システムは、クロック信号の配線パターンを検出し、配線パターンの上下２層が電源／アースのみで配線されているか、配線に隣接してガード配線が設けられているかを検出し、これらの検出結果からあらかじめ設定されたガード配線の設計条件に違反している配線をエラー配線として検出する。
特開２０００−２０５７３号公報

しかし、特許文献１の基板配線処理システムは、エラー配線を示すだけであり、修正が必要な箇所、あるいは修正が可能な箇所が明確に分からない。よって、プリント配線がガード配線に隣接して設けられている箇所と、そうでない箇所が混在する場合には、設計者はエラー表示されたプリント配線をチェックし、ガード配線がない箇所を探し出し修正する必要がある。そこで、プリント配線上のガード配線がない箇所をそれぞれ表示する手段が考えられるが、実際にガード配線を設ける場合には部品端子の配置により、また隣接するプリント配線との間隔により、物理的にガード配線を設ける事が出来ない箇所が存在する。このような箇所に対して、基板レイアウトチェックシステムを適用すると、エラー箇所として判定されるため、実際に修正可能かどうか、再度設計者が判断する必要が生じる。
本発明は上述の問題を解決する基板レイアウトチェックシステムに関するものであり、ガード配線を設ける必要がある箇所を適切に表示し、効率の良い基板レイアウト修正が行なえるシステムの提供を目的とする。

上記課題を解決するため、本発明は、基板レイアウト設計によって設計されたプリント基板上のプリント配線にガード配線が適切に配線されているかチェックする基板レイアウトチェックシステムであって、前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出部と、前記チェック対象配線にガード配線を設けないガード配線免除領域を算出するガード配線免除領域算出部と、前記ガード配線免除領域外で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出部と、前記検出された配線部分を出力する出力部を備える。これにより、ガード配線を設けるべき配線部分が明瞭に表示され、ガード配線を確実に設けることができる。

前記ガード配線免除領域算出部は、チェック対象配線に接続される部品のピンの密度、ガード配線とチェック対象配線の間隔、またはチェック対象配線の配線幅からガード配線免除領域を算出するとよい。また前記ガード配線免除領域算出部は、ビアの直径、チェック対象配線が接続される部品のピンから前記ビアまでの距離、またはガード配線とチェック対象配線の間隔からガード配線免除領域を算出するとよい。

また本発明は、基板レイアウト設計によって設計されたプリント基板上のプリント配線にガード配線が適切に配線されているかチェックする基板レイアウトチェックシステムであって、前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出部と、前記チェック対象配線に、ガード配線が必要なガード配線形成領域を算出するガード配線形成領域算出部と、前記ガード配線形成領域内で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出部と、前記検出された配線部分を出力する出力部を備える。これにより、ガード配線を設けるべき配線部分が明瞭に表示され、ガード配線を確実に設けることができる。
更に、本発明の基板レイアウトチェックシステムは、前記チェック対象配線に、ガード配線が設けられていない配線部分の合計配線長またはチェック対象配線長とガード配線が設けられていない配線部分の合計配線長の割合を算出するエラー判定部を備えるものである。これにより、ガード配線が十分でないプリント配線を抽出できる。

また本発明は別の観点によれば、基板レイアウト設計によって設計されたプリント基板設計データ上のプリント配線にガード配線が適切に配線されているかチェックする基板レイアウトチェック方法であって、コンピュータに前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出ステップと、前記チェック対象配線にガード配線を設けないガード配線免除領域を算出するガード配線免除領域算出ステップと、前記ガード配線免除領域外で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出ステップと、前記検出された配線部分を出力する出力ステップを実行させるものである。

また本発明は、基板レイアウト設計によって設計されたプリント基板設計データ上のプリント配線にガード配線が適切に配線されているかチェックをコンピュータに行なわせるプログラムであって、コンピュータに前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出ステップと、前記チェック対象配線にガード配線を設けないガード配線免除領域を算出するガード配線免除領域算出ステップと、前記ガード配線免除領域外で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出ステップと、前記検出された配線部分を出力する出力ステップを実行させる基板レイアウトチェックプログラムである。

本発明によれば、以上の手段を用いることにより、ガード配線の修正が可能でかつ修正が必要な配線部分が特定でき、設計者は効率よく基板レイアウト修正が行なえる。

以下、図面に基づいて本発明の基板レイアウトチェックシステムについて詳細に説明する。
図１は、本発明の実施形態である基板レイアウトチェックシステムの構成ブロック図を示す。この基板レイアウトチェックシステムは、基板レイアウト設計を実施するＣＡＤ（Computer Aided Design System）と一体的に構成することができ、基板レイアウト設計と基板レイアウトチェックシステムは、データを共有できるように構成することが好ましい。

入力部１において、設計者はキーボードやマウス等を用いて、基板レイアウト設計に必要な回路図（または配線図）、基板外形やサイズ、部品サイズや端子位置情報のような配線情報を入力する。このような情報は設計者が入力する外に、通信回線を介して回路図データベース、基板データベースや部品データベースから取得してもよい。基板レイアウト作成部２は入力された配線情報により基板レイアウトを作成する。記憶部３はＲＯＭ、ＲＡＭ、フラッシュメモリ、ＨＤＤよりなり、作成された基板レイアウト情報を格納する。入力部１、基板レイアウト作成部２、記憶部３が基板レイアウト設計システムを構築する。

レイアウトチェック部４は記憶部３に格納されている基板レイアウト情報を元にガード配線が適切に設けられているかを判定する部分である。レイアウトチェック部４は、チェック対象配線検出部５、ガード配線免除領域算出部６、ガード配線検出部７、エラー判定部８を備える。これら各部分はコンピュータがプログラムを実行することにより、実現される機能部分である。図１に図示しないが、本発明のシステムは、ＣＰＵ（制御部）を備え、記憶部３に格納されたプロブラムを読み出して、本発明の各機能を実現し、また本発明のフローチャートにしたがって各ステップを順次実行する。

上記チェック対象配線検出部５は、後述するように予め設定された条件によりガード配線のチェックが必要なチェック対象配線を検出する。ガード配線免除領域算出部６は、物理的にガード配線を設けることが難しいためガード配線を設けることを免除する領域であるガード配線免除領域を算出する。ガード配線免除領域の算出については、図３、図４を用いて後述する。ガード配線検出部７は、各チェック対象配線について、ガード配線免除領域以外で、ガード配線が設けられていない配線部分を検出する。エラー判定部８は、ガード配線免除領域外で、ガード配線が設けられていない配線部分について、ガード配線が適切に設けられているかを判断する。出力部９は、例えば液晶表示装置、ＣＲＴよりなり、エラーと判定された配線部分と、プリント配線においてガード配線免除領域外でガード配線が設けられていない配線部分を区別して出力する。例えば、表示色を変える、点滅させる、吹き出しを付けるとかにより表示する。

以下では、ＣＰＵとプログラムにより実行される、レイアウトチェック部４の各処理について図２のフローチャートを用いて詳細に述べる。
チェック対象配線抽出ステップＳ１１では、設計者等が定めた条件からガード配線が必要かどうかをチェックする対象配線を決定する。上記条件としては、例えばクロック／データといった配線種別、伝送する信号の周波数や立ち上がり／立ち下がり時間、伝送する信号の電力等であり、他の配線や部品から発生したノイズの影響を軽減するように、またはチェック対象配線で発生したノイズが他の配線や部品に影響を軽減するように設定する。このように設定した条件を満たす時、チェック対象配線とする。あるいはこれらの配線またはこれら以外の配線を設計者がチェックする配線として直接指定しても良い。
対象配線選択ステップＳ１２は、抽出された複数のチェック対象配線から判定処理を行なう配線を１つ選択する。通常任意の配線が選択され、他のチェック対象配線は選択されたチェック対象配線のエラー判定が行われた後、順次選択される。

ガード配線免除領域算出ステップＳ１３は、ステップＳ１２で選択された配線のレイアウト情報及び選択された配線に接続されるＩＣ等の多端子部品の端子情報からガード配線免除領域を算出する。
図３および図４は物理的にガード配線を設けることが難しい領域であるガード配線免除領域を求める方法を示している。図３および図４は、どちらもガード配線免除領域を端子からの距離により求めているが、部品からの距離など他の表現を用いてもよい。図３はチェック対象配線２１が接続される端子２３の隣りのプリント配線２５を斜めに配線してガード配線２４を避ける場合において、ガード配線免除領域を算出する方法を示している。チェック対象配線２１の配線幅Ｗ、チェック対象配線２１に接続される多端子部品２２の端子２３の間隔である端子密度ｄ、ガード配線２４とチェック対象配線２１との間隔Ｓから、次式１によりガード免除領域Ｘを算出する。

図３ではガード配線２４とチェック対象配線２１の幅を同じに設定したが異なる配線幅でも良い。また、隣りのプリント配線２５の配線角度を４５度としたが、設計条件等により異なる角度を用いても良い。チェック対象配線２１とガード配線２４の間隔Ｓは、設計者により予め設定した値やガード配線２４のチェック時に用いるチェック対象配線２１のガード配線２４と見なす距離を用いる。
図３は、電子部品２２の端子２３近傍のガード配線免除領域Ｘを求める図を示し、このような箇所での算出式を説明したが、例えばチェック対象配線２１と他のプリント配線との間のガード配線免除領域Ｘを求める場合は、チェック対象配線２１の配線幅Ｗと、ガード配線２４とチェック対象配線２１との間隔Ｓから、算出することができる。また隣りのプリント配線２５が図３のように斜めに４５度で配線するのではなく、チェック対象配線２１と平行に配線される場合は、チェック対象配線２１に接続される多端子部品２２の端子２３の間隔である端子密度ｄから算出することができる。このようにチェック対象配線と隣のプリント配線の配置状況に応じて、チェック対象配線２１の配線幅Ｗ、チェック対象配線２１に接続される多端子部品２２の端子２３の間隔である端子密度ｄ、ガード配線２４とチェック対象配線２１との間隔Ｓの少なくとも１つ以上、または２つ以上の組合わせにより、ガード配線免除領域Ｘを求めることができる。

図４はチェック対象配線２１が接続される端子２３の隣りのプリント配線２５を多層に配線してガード配線２４を避ける場合について、ガード配線免除領域を算出する方法を示している。ビア２６の直径ｌ、ガード配線２４とチェック対象配線２１との間隔Ｓ、端子２３からビア２６までに最低限必要となる配線長である最短配線長ａから、次式２によりガード配線免除領域Ｘを算出する。

図４は、電子部品２２の端子２３から近い位置でビア２６を設けた場合のガード配線免除領域Ｘを算出する場合を示したが、ビア２６の位置、端子２３からビア２６までの最短配線長ａによっては、ビア２６の直径ｌ、ガード配線２４とチェック対象配線２１との間隔Ｓ、または端子２３からビア２６までに最低限必要となる配線長である最短配線長ａからガード配線免除領域Ｘを算出することができる。
ガード配線免除領域Ｘは、図３、図４に示したようにプリント配線やガード配線の形状やレイアウト情報からでなく、周波数等から算出する形でもよい。あるいは、このような算出をおこなわず、設計者があらかじめ指定してもよい。また、更に厳密に行なう場合は解析等によりガード配線がない場合の影響を考慮して設定してもよい。

ガード配線検出ステップＳ１４は、チェック対象配線２１の経路にそってガード配線２４が配線されているかを検出する。チェック対象配線２１から一定の距離で配線されているグランドをガード配線と見なし、一定の距離以上に配線されているものはガード配線と見なさないように処理してもよい。通常ここで用いる距離は設計者が設定するが、信号の周波数等から算出しても良い。
エラー判定評価値算出ステップＳ１５は、ガード配線検出ステップＳ１４により検出されたガード配線免除領域外のガード配線のない箇所の情報からエラー判定に用いる評価値を算出する。評価値としてガード配線がない箇所の配線長またはその合計値や総配線長とガード配線がない箇所の配線長の割合等が挙げられる。あるいはガード配線がない箇所の数であってもよい。またはガード配線がない箇所と、ノイズの影響を受ける部品あるいはノイズの影響を与える部品との距離であってもよい。これによりガード配線が十分でないプリント配線を抽出することができる。上記合計値の順、割合の順、ガード配線がない箇所の数の順、またはガード配線がない箇所の数の順、ノイズの影響を受ける部品あるいはノイズの影響を与える部品との距離の順に表示してもよい。
エラー判定ステップＳ１６は、評価値を用いてエラー判定を行なう。エラー判定ステップＳ１６の処理は行なわず、算出された評価値から設計者が判断してレイアウト修正を行っても良い。

チェック処理終了判定ステップＳ１７は、チェック対象配線検出ステップＳ１１で検出されたすべての配線についてエラー判定が行われたかをチェックし、まだ判定されていないチェック対象配線がある場合は対象配線選択ステップＳ１２に戻り、他のチェック対象配線を選択し、同様の処理を行なう。全てのチェック対象配線についてエラー判定が行われた場合、レイアウトチェック部４の処理を終了する。

レイアウトチェック部４での結果は出力部９に送られる。出力部９では、チェック対象配線のエラー判定結果、評価値、ガード配線免除領域外のガード配線がない箇所を出力する。設計者はこれらの情報から基板レイアウトを修正する。本発明によれば修正不可能な箇所の情報が出力されないため、修正可能な箇所のみ効率よく修正できる。
以上の実施形態では、ガード配線免除領域算出部６によって、物理的にガード配線を設けることが難しいためガード配線を設けることを免除する領域を算出したが、逆に物理的にガード配線を設けることが必要な領域を算出し、ガード配線を積極的に設ける領域を算出するガード配線形成領域算出部を設けても、本発明を同様に実施することができる。
以上のように、ガード配線が適切に設けられているかをチェックする基板レイアウトチェックにおいて、物理的にガード配線を設けることが難しい多端子部品の端子付近の配線を対象から除外して、エラー箇所を表示することにより、設計者は修正可能な箇所のみを対象とした修正が容易に行なえ、効率よく基板レイアウト修正が行なえる。

本発明の構成を示すブロック図である。 レイアウトチェック部の処理をフローチャートで示した図である。 ガード配線免除領域を算出する方法を示した図である。 ガード配線免除領域を算出する方法を示した図である。

符号の説明

１ 入力部
２ 基板レイアウト作成部
３ 記憶部
４ レイアウトチェック部
５ チェック対象配線検出部
６ ガード配線免除領域算出部
７ ガード配線検出部
８ エラー判定部
９ 出力部
２１ チェック対象配線
２２ 多端子部品
２３ 端子
２４ ガード配線
２５ 配線

Claims (6)

1. 基板レイアウト設計によって設計されたプリント基板上のプリント配線にガード配線が適切に配線されているかチェックする基板レイアウトチェックシステムであって、
   前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出部と、
   前記チェック対象配線にガード配線を設けないガード配線免除領域を算出するガード配線免除領域算出部と、
   前記ガード配線免除領域外で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出部と、
   前記検出された配線部分を出力する出力部
   を備えることを特徴とする基板レイアウトチェックシステム。
2. 前記ガード配線免除領域算出部は、チェック対象配線に接続される部品のピンの密度、前記ガード配線とチェック対象配線の間隔、またはチェック対象配線の配線幅からガード配線免除領域を算出することを特徴とする請求項１記載の基板レイアウトチェックシステム。
3. 前記ガード配線免除領域算出部は、ビアの直径、チェック対象配線が接続される部品のピンから前記ビアまでの距離、またはガード配線とチェック対象配線の間隔からガード配線免除領域を算出することを特徴とする請求項１記載の基板レイアウトチェックシステム。
4. 基板レイアウト設計によって設計されたプリント基板上のプリント配線にガード配線が適切に配線されているかチェックする基板レイアウトチェックシステムであって、
   前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出部と、
   前記チェック対象配線に、ガード配線が必要なガード配線形成領域を算出するガード配線形成領域算出部と、
   前記ガード配線形成領域内で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出部と、
   前記検出された配線部分を出力する出力部
   を備えることを特徴とする基板レイアウトチェックシステム。
5. 更に、前記チェック対象配線に、ガード配線が設けられていない配線部分の合計配線長またはチェック対象配線長とガード配線が設けられていない配線部分の合計配線長の割合を算出するエラー判定部を備えることを特徴とする請求項１乃至４のいずれか１項に記載の基板レイアウトチェックシステム。
6. 基板レイアウト設計によって設計されたプリント基板設計データ上のプリント配線にガード配線が適切に配線されているかチェックをコンピュータに行なわせるプログラムであって、
   コンピュータに
   前記プリント配線の中から、ノイズの影響を軽減する必要があるチェック対象配線を検出するチェック対象配線検出ステップと、
   前記チェック対象配線にガード配線を設けないガード配線免除領域を算出するガード配線免除領域算出ステップと、
   前記ガード配線免除領域外で、チェック対象配線にガード配線が設けられていない配線部分を検出するガード配線検出ステップと、
   前記検出された配線部分を出力する出力ステップ
   を実行させる基板レイアウトチェックプログラム。

Images