CN114423156B - 一种pcb板上ic引脚与电阻引脚之间的布线算法 - Google Patents

一种pcb板上ic引脚与电阻引脚之间的布线算法 Download PDF

Info

Publication number
CN114423156B
CN114423156B CN202111374306.XA CN202111374306A CN114423156B CN 114423156 B CN114423156 B CN 114423156B CN 202111374306 A CN202111374306 A CN 202111374306A CN 114423156 B CN114423156 B CN 114423156B
Authority
CN
China
Prior art keywords
pins
wiring
pin
resistor
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111374306.XA
Other languages
English (en)
Other versions
CN114423156A (zh
Inventor
黄大志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yanxiang Smart Iot Technology Co ltd
Original Assignee
Yanxiang Smart Iot Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yanxiang Smart Iot Technology Co ltd filed Critical Yanxiang Smart Iot Technology Co ltd
Priority to CN202111374306.XA priority Critical patent/CN114423156B/zh
Publication of CN114423156A publication Critical patent/CN114423156A/zh
Application granted granted Critical
Publication of CN114423156B publication Critical patent/CN114423156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种PCB板上IC引脚与电阻引脚之间的布线算法，通过软件获取每个IC引脚及对应电阻引脚的位置信息，划定每个IC引脚及对应电阻引脚的矩形走线区，根据每个IC引脚的矩形走线区是否与其他IC引脚的矩形走线区存在重叠，选择不同的走线策略。对于与其他的IC引脚的矩形走线区没有重叠的IC引脚，直接走线连接该引脚及对应的电阻引脚，无需担心有交叉重叠从而短路的风险。而对于与其他的IC引脚的矩形走线区之间有重叠的IC引脚，先确定每个IC引脚的走线中两对拐点的位置信息，通过走线函数完成走线，能够防止存在不同IC引脚的走线交叉而造成短路的风险，能够在很短的时间内完成布线设计，提高了PCB布线的工作效率，降低工作强度。

Description

一种PCB板上IC引脚与电阻引脚之间的布线算法
技术领域
本发明涉及半导体技术领域，尤其涉及一种PCB板上IC引脚与电阻引脚之间的布线算法。
背景技术
在PCB板上，经常需要将IC芯片与IC芯片附近的电阻进行连接，以通过电阻接电源或信号地，从而以实现电平上拉或下拉。因此，在PCB板的布线设计上，也就经常需要将IC芯片上的IC引脚和电阻引脚进行走线连接，以实现相应的功能。现有技术中对IC引脚和电阻引脚进行布线时，都是采用人工布线的方式。在图形显示状态下，通过鼠标捕捉关键的坐标点，并移动鼠标逐点的完成走线。但是该方法费时费力，效率不高。
发明内容
本发明提供了一种PCB板上IC引脚与电阻引脚之间的布线算法，以便于通过软件算法实现上述布线设计过程，无需采用人工逐点捕捉走线的方式，能够在很短的时间内完成布线设计，从而省时省力，提高效率。
本发明提供了一种PCB板上IC引脚与电阻引脚之间的布线算法，其中，PCB板上具有至少一列IC引脚、以及至少一列电阻引脚；至少一列IC引脚与至少一列电阻引脚一一对应，且每列IC引脚中的IC引脚与对应列电阻引脚中的电阻引脚一一对应；每列IC引脚与对应列电阻引脚的排列方向平行且间隔相对分布，以在每列IC引脚与对应列电阻之间留出走线区。该布线算法包括：
获取每个IC引脚及对应电阻引脚的位置信息；
根据所获取的位置信息，以每个IC引脚及对应的电阻引脚为矩形的对角点，划定每个IC引脚及对应电阻引脚的矩形走线区；
判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠；
如果IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠，则在该引脚及对应电阻引脚的矩形走线区内，直接走线连接该引脚及对应的电阻引脚；
如果IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠，则在该引脚及对应电阻引脚的矩形走线区内，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚；其中，每对拐点包括呈45度倒角状的拐弯处的两个拐点；
按照上述步骤，依次对至少一列IC引脚、以及至少一列电阻引脚中的每列IC引脚及对应列电阻引脚完成走线。
在上述的方案中，通过按照上述算法编程的软件获取每个IC引脚及对应电阻引脚的位置信息，之后通过划定每个IC引脚及对应电阻引脚的矩形走线区，并根据每个IC引脚的矩形走线区是否与其他IC引脚的矩形走线区存在重叠，从而选择不同的走线策略。对于与其他的任意IC引脚的矩形走线区之间均没有重叠的IC引脚，可以采用选择性较多的走线方式直接走线连接该引脚及对应的电阻引脚，而无需担心该部分走线会与其他IC引脚走线有交叉重叠从而短路的风险。而对于与其他的IC引脚的矩形走线区之间有重叠的IC引脚，可以通过先确定每个IC引脚的走线中两对拐点的位置信息，之后通过软件编写的走线函数完成走线，从而能够防止存在不同IC引脚的走线交叉而造成短路的风险，且采用软件自动实现IC芯片的多个IC引脚与多个电阻IC之间的走线连接，无需采用人工逐点捕捉走线的方式，能够在很短的时间内完成布线设计，从而省时省力，提高了PCB布线的工作效率，降低工作强度。
在一个具体的实施方式中，获取每个IC引脚及对应电阻引脚的位置信息包括：以PCB板的一个角为原点，以该角的两个边缘线分别为X轴和Y轴，在PCB板上建立平面直角坐标系；获取每个IC引脚及对应电阻引脚的坐标信息。便于准确的获取到每个IC引脚及对应电阻引脚之间的相对位置信息。
在一个具体的实施方式中，对于每列IC引脚及对应列电阻引脚，所有IC引脚的排列顺序，与每个IC引脚对应的电阻引脚的排列顺序相同。根据所获取的位置信息，以每个IC引脚与对应的电阻引脚为矩形的对角点，划定每个IC引脚及其对应电阻引脚的矩形走线区包括：根据每列IC引脚中排列顺序为n的IC引脚的坐标信息(Xn，Yn)、及对应的电阻引脚的坐标信息(Xr n，Yr n)，划定该IC引脚及对应电阻引脚的矩形走线区为：由(Xn，Yn)、(Xr n，Yr n)、(Xn，Yr n)、(Xr n，Yn)作为矩形的四个顶点所围成的矩形走线区。以准确的划定出每个IC引脚及对应电阻引脚形成的矩形走线区，便于准确的判断不同的IC引脚的矩形走线区之间是否有重叠。
在一个具体的实施方式中，每列IC引脚中排列顺序为n-1的IC引脚的坐标信息为(Xn-1，Yn-1)，其对应的电阻引脚的坐标信息为(Xr n-1，Yr n-1)；每列IC引脚中排列顺序为n+1的IC引脚的坐标信息为(Xn+1，Yn+1)，其对应的电阻引脚的坐标信息为(Xr n+1，Yr n+1)。假设该列IC引脚及其对应列电阻引脚的坐标信息中的Xn＝Xn-1＝Xn+1＜Xr n＝Xr n-1＝Xr n+1，Yn+1＜Yn＜Yn-1，且Yr n+1＜Yr n＜Yr n-1。判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠包括：判断是否满足条件：Yn是否大于Yr n-1，或Yr n小于Yn+1；如果满足，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠；如果不满足，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠。以便于快速判断每个IC引脚矩形走线区，与其排列顺序相邻的IC引脚之间的矩形走线区之间是否存在重叠。
在一个具体的实施方式中，在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a和b组成的一对拐点、点c和d组成的另一对拐点后连接到对应的电阻引脚，形成走线n。其中，拐点a的坐标为(Xa n，Ya n)，拐点b的坐标为(Xb n，Yb n)，拐点c的坐标为(Xc n，Yc n)，拐点d的坐标为(Xd n，Yd n)。且，Yn＝Ya n，Yr n＝Yd n，△ab＝|Xb n-Xa n|＝|Yb n-Ya n|，△cd＝|Xd n–Xc n|＝|Yd n–Yc n|；△ab代表拐点a、b之间的倒角宽度，△cd代表拐点c、d之间的倒角宽度，且△ab和△cd均为走线n的线宽的3～7倍。便于快速确定每个IC引脚中的两对拐点的坐标位置信息，从而提高布线效率。
在一个具体的实施方式中，Yr n小于Yn+1。在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a’和b’组成的一对拐点、点c’和d’组成的另一对拐点后连接到对应的电阻引脚，形成走线n+1。其中，拐点a’的坐标为(Xa’ n+1，Ya’ n+1)，拐点b’的坐标为(Xb’ n+1，Yb’ n+1)，拐点c’的坐标为(Xc’ n+1，Yc’ n+1)，拐点d’的坐标为(Xd’ n+1，Yd’ n+1)。且，Xb’ n+1＝Xb n-0.5Wn-0.5Wn+1–Airgap；其中，Wn代表走线n的线宽，Wn代表走线n+1的线宽，Airgap代表走线n和走线n+1之间的边沿最小间距；其中，△a’b’＝|Xb’ n+1-Xa’ n+1|＝|Yb’ n+1-Ya’ n+1|，代表拐点a’、b’之间的倒角宽度。Xa’ n+1＝Xb’ n+1-△a’b’，Ya’ n+1＝Yn+1。Xc’ n+1＝Xb’ n+1，Yc’ n+1＝Yr n+1±△c’d’；其中，△c’d’＝|Xd’ n+1–Xc’ n+1|＝|Yd’ n+1–Yc’ n+1|，△c’d’代表拐点c’、d’之间的倒角宽度。Xd’ n+1＝Xc’ n+1+△c’d’，Yd’ n+1＝Yr n+1。以便于在按照每排IC引脚的排列顺序作为走线顺序进行走线时，根据排列顺序在前的且已经完成的走线n快速确定走线n+1中的两对拐点的坐标位置信息，同时保证走线n和走线n+1之间的间距不小于边沿最小间距，防止出现不同走线之间重叠交叉从而出现短路。
在一个具体的实施方式中，重复以上步骤，依次对该列IC引脚中排列顺序为n+2、n+3、…等及对应的电阻引脚，对应完成走线n+2、走线n+3、…等，直至完成该列IC引脚中的所有排列顺序在n之后的所有IC引脚的走线。以便于按照排列顺序，快速完成排列顺序在n+1之后的IC引脚的走线。
在一个具体的实施方式中，Yn是否大于Yr n-1。在该列IC引脚中排列顺序为n-1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a”和b”组成的一对拐点、点c”和d”组成的另一对拐点后连接到对应的电阻引脚，形成走线n-1。其中，拐点a”的坐标为(Xa” n-1，Ya” n-1)，拐点b”的坐标为(Xb” n-1，Yb” n-1)，拐点c”的坐标为(Xc” n-1，Yc” n-1)，拐点d”的坐标为(Xd” n-1，Yd ” n-1)。且，Xb” n-1＝Xb n+0.5Wn-1+0.5Wn+Airgap；其中，Wn-1代表走线n-1的线宽，Wn为走线n的线宽，Airgap代表走线n-1和走线n之间的边沿最小间距；其中，△a”b”＝|Xb” n-1-Xa” n-1|＝|Yb” n-1-Ya” n-1|，代表拐点a”、b”之间的倒角宽度。Xa” n-1＝Xb” n-1-△a’b’，Ya” n-1＝Yn-1。Xc” n-1＝Xb” n-1，Yc” n-1＝Yr n-1±△c”d”；其中，△c”d”＝|Xd” n-1–Xc” n-1|＝|Yd” n-1–Yc” n-1|，△c”d”代表拐点c”、d”之间的倒角宽度。Xd” n-1＝Xc” n-1+△c”d”，Yd” n-1＝Yr n-1。以便于在按照每排IC引脚的排列顺序的反顺序作为走线顺序进行走线时，根据排列顺序在后的且已经完成的走线n快速确定走线n-1中的两对拐点的坐标位置信息，同时保证走线n和走线n-1之间的间距不小于边沿最小间距，防止出现不同走线之间重叠交叉从而出现短路。
在一个具体的实施方式中，重复以上步骤，依次对该列IC引脚中排列顺序为n-2、n-3、…1及对应的电阻引脚，对应完成走线n-2、走线n-3、…1，直至完成该列IC引脚中的所有排列顺序在n之前的所有IC引脚的走线。以便于按照排列顺序的反顺序，快速完成排列顺序在n+1之前的IC引脚的走线。
在一个具体的实施方式中，对于该列IC引脚及对应列电阻引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚。或，对于该列IC引脚及对应列电阻引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚。以便于给其他未走线的IC引脚预留出足够的布线空间，从而无需在后续走线时，对前面已经设计好的走线再进行调整，提高布线效率。
附图说明
图1为本发明实施例提供的一种PCB板上IC引脚与电阻引脚之间的布线算法的流程图；
图2为本发明实施例提供的另一种PCB板上IC引脚与电阻引脚之间的布线算法的流程图；
图3为本发明实施例提供的一种PCB板上IC引脚与电阻引脚之间的布线示意图；
图4为PCB板上IC引脚与电阻引脚之间的布线交叉短路示意图；
图5为本发明实施例提供的另一种PCB板上IC引脚与电阻引脚之间的布线示意图；
图6为本发明实施例提供的另一种PCB板上IC引脚与电阻引脚之间的布线实物示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的PCB板上IC引脚与电阻引脚之间的布线算法，下面首先说明一下本发明实施例提供的布线算法的应用场景，该布线算法应用于PCB板上IC引脚与电阻引脚之间的连接走线，其中IC引脚可以为诸如中央处理器芯片、图形处理器芯片等的引脚。且PCB板上具有至少一列IC引脚、以及至少一列电阻引脚；至少一列IC引脚与至少一列电阻引脚一一对应，且每列IC引脚中的IC引脚与对应列电阻引脚中的电阻引脚一一对应。例如，IC引脚可以为四列，对应的电阻引脚也为四列，每列IC引脚对应一列电阻引脚。且每列IC引脚中所包含的所有IC引脚中的每个IC引脚，均能够在该列IC引脚对应的一列电阻引脚中寻找到对应的一个电阻引脚。每列IC引脚与对应列电阻引脚的排列方向平行且间隔相对分布，以在每列IC引脚与对应列电阻之间留出走线区，作为连接每列IC引脚与对应列电阻之间的走线的布线空间。下面结合附图对该PCB板上IC引脚与电阻引脚之间的布线算法进行详细的叙述。
参考图1及图2，本发明实施例提供的PCB板上IC引脚与电阻引脚之间的布线算法包括：
S10：获取每个IC引脚及对应电阻引脚的位置信息；
S20：根据所获取的位置信息，以每个IC引脚及对应的电阻引脚为矩形的对角点，划定每个IC引脚及对应电阻引脚的矩形走线区；
S30：判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠；
S41：如果IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠，则在该引脚及对应电阻引脚的矩形走线区内，直接走线连接该引脚及对应的电阻引脚；
S42：如果IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠，则在该引脚及对应电阻引脚的矩形走线区内，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚；其中，每对拐点包括呈45度倒角状的拐弯处的两个拐点；
S50：按照上述步骤，依次对至少一列IC引脚、以及至少一列电阻引脚中的每列IC引脚及对应列电阻引脚完成走线。
在上述的方案中，通过按照上述算法编程的软件获取每个IC引脚及对应电阻引脚的位置信息，之后通过划定每个IC引脚及对应电阻引脚的矩形走线区，并根据每个IC引脚的矩形走线区是否与其他IC引脚的矩形走线区存在重叠，从而选择不同的走线策略。对于与其他的任意IC引脚的矩形走线区之间均没有重叠的IC引脚，可以采用选择性较多的走线方式直接走线连接该引脚及对应的电阻引脚，而无需担心该部分走线会与其他IC引脚走线有交叉重叠从而短路的风险。而对于与其他的IC引脚的矩形走线区之间有重叠的IC引脚，可以通过先确定每个IC引脚的走线中两对拐点的位置信息，之后通过软件编写的走线函数完成走线，从而能够防止存在不同IC引脚的走线交叉而造成短路的风险，且采用软件自动实现IC芯片的多个IC引脚与多个电阻IC之间的走线连接，无需采用人工逐点捕捉走线的方式，能够在很短的时间内完成布线设计，从而省时省力，提高了PCB布线的工作效率，降低工作强度。下面结合附图对上述各个步骤进行详细的介绍。
首先，参考图1及图2，获取每个IC引脚及对应电阻引脚的位置信息。在获取每个IC引脚及对应电阻引脚的位置信息时，可以通过建立平面直角坐标系，通过坐标表征每个IC引脚及对应电阻引脚的位置信息。在建立平面直角坐标系时，可以将PCB板的一个角为原点，以该角的两个边缘线分别为X轴和Y轴，在PCB板上建立平面直角坐标系。之后，获取每个IC引脚及对应电阻引脚的坐标信息，便于准确的获取到每个IC引脚及对应电阻引脚之间的相对位置信息。当然，建立平面直角坐标系的方式并不限于上述示出的一种方式，除此之外，还可以采用其他的方式。
参考图3，对于每列IC引脚及对应列电阻引脚，所有IC引脚的排列顺序，与每个IC引脚对应的电阻引脚的排列顺序相同。以图3示出的一列IC引脚及对应的一列电阻引脚为例，IC引脚从IC引脚1到IC引脚n的排列顺序为由上至下，对应的，对应列电阻引脚中的电阻引脚1到电阻引脚n的排列顺序也同样为由上至下，以防止不同的IC引脚及对应电阻引脚之间的走线出现交叉短路现象。
在具体获取每个IC引脚及对应电阻引脚的位置信息时，可以获取到每列IC引脚中排列顺序为n-1的IC引脚的坐标信息为(Xn-1，Yn-1)，其对应的电阻引脚的坐标信息为(Xr n-1，Yr n-1)。每列IC引脚中排列顺序为n的IC引脚的坐标信息为(Xn，Yn)，其对应的电阻引脚的坐标信息为(Xr n，Yr n)。每列IC引脚中排列顺序为n+1的IC引脚的坐标信息为(Xn+1，Yn+1)，其对应的电阻引脚的坐标信息为(Xr n+1，Yr n+1)。
接下来，参考图1及图2，根据所获取的位置信息，以每个IC引脚及对应的电阻引脚为矩形的对角点，划定每个IC引脚及对应电阻引脚的矩形走线区。即将每个IC引脚及对应的电阻引脚之间的区域划分出包含IC引脚及对应电阻引脚的最小矩形区域，作为该IC引脚的矩形走线区。在具体根据所获取的位置信息，以每个IC引脚与对应的电阻引脚为矩形的对角点，划定每个IC引脚及其对应电阻引脚的矩形走线区时，可以根据每列IC引脚中排列顺序为n的IC引脚的坐标信息(Xn，Yn)、及对应的电阻引脚的坐标信息(Xr n，Yr n)，划定该IC引脚及对应电阻引脚的矩形走线区为：由(Xn，Yn)、(Xr n，Yr n)、(Xn，Yr n)、(Xr n，Yn)作为矩形的四个顶点所围成的矩形走线区。以准确的划定出每个IC引脚及对应电阻引脚形成的矩形走线区，便于准确的判断不同的IC引脚的矩形走线区之间是否有重叠。
接下来，参考图1及图2，判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠。如果IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠，则在该引脚及对应电阻引脚的矩形走线区内，直接走线连接该引脚及对应的电阻引脚，而无需担心该部分走线会与其他IC引脚走线有交叉重叠从而短路的风险。具体进行直接连接时，可以采用如图3示出的走线1直接采用直线连接的方式，也可以采用如图3示出的走线2具有拐点的折弯线连接的方式，即只要该走线分布在该IC引脚的矩形走线区内即可。
但是如果IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠，则需要在该引脚及对应电阻引脚的矩形走线区内，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚。其中，每对拐点包括呈45度倒角状的拐弯处的两个拐点，如图3示出的走线n上的拐点a和b为一对拐点，拐点c和d为另一对拐点。而一对拐点中的两个拐点之间的竖向间距或横向间距代表该倒角的宽度，其大小可以具体自定义设置。
以图4示出的两个矩形走线区存在重叠为例进行说明。参考图4，IC引脚n-1及对应的电阻引脚n-1的矩形走线区为图4中的竖线作为填充线形成的矩形走线区，IC引脚n及对应的电阻引脚n的矩形走线区为图4中的横线作为填充线形成的矩形走线区，可以看出，在两个矩形走线区之间具有一个十字线作为填充线形成的矩形区域，该矩形区域是两个矩形走线区重叠的区域，可以判断IC引脚n-1和IC阴极n之间的矩形走线区具有重叠。在对该部分IC进行走线时，需要额外注意，防止出现图4示出的交叉短路现象，如图4所示，IC引脚n-1及对应的电阻引脚n-1之间的走线n-1，和IC引脚n及对应的电阻引脚n之间的走线n之间具有交叉的短路点，从而导致PCB上的布线存在交叉短路现象，这种现象是需要避免出现的。而例如图4中示出的IC引脚1和对应的电阻引脚1之间的矩形走线区，和IC引脚2和对应的电阻引脚2之间的矩形走线区之间没有重叠部分，因此可以将IC引脚1之间通过走线连接到电阻引脚1上，无需担心走线1出现交叉短路风险。而在连接走线2时，还需要进一步考虑IC引脚2的矩形走线区是否与IC引脚3的矩形走线区之间是否有重叠，如果没有重叠，则可以按照走线1的方式直接连接即可。而如果有重叠的话，依然需要注意走线2和走线3之间出现交叉短路现象。
以图3示出的一列IC引脚均沿Y轴方向由Y轴的正方向，向Y轴的负方向排列的n+1个IC引脚，该列IC引脚的对应列电阻引脚同样沿Y轴方向由Y轴的正方向，向Y轴的负方向排列的n+1个电阻引脚，且对应列电阻引脚的位于IC引脚的右侧为例进行说明。此时，该列IC引脚及其对应列电阻引脚的坐标信息中的Xn＝Xn-1＝Xn+1＜Xr n＝Xr n-1＝Xr n+1，Yn+1＜Yn＜Yn-1，且Yr n+1＜Yr n＜Yr n-1。
另外，在图3示出的一列IC引脚及对应列电阻引脚的实施例中，在判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠时，可以判断是否满足条件：Yn是否大于Yr n-1，或Yr n小于Yn+1。如果满足条件，即或者存在Yn大于Yr n-1，或者存在Yr n小于Yn+1，或者存在Yn大于Yr n-1且Yr n小于Yn+1，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠。如果不满足条件，即Yn不大于Yr n-1，且Yr n不小于Yn+1，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠。以便于快速判断每个IC引脚矩形走线区，与其排列顺序相邻的IC引脚之间的矩形走线区之间是否存在重叠。
在具体连接每列IC引脚中每个IC引脚及对应的电阻引脚时，可以先将该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚进行走线。即先在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚。具体的，可以在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a和b组成的一对拐点、点c和d组成的另一对拐点后连接到对应的电阻引脚，形成走线n。其中，拐点a的坐标为(Xa n，Ya n)，拐点b的坐标为(Xb n，Yb n)，拐点c的坐标为(Xc n，Yc n)，拐点d的坐标为(Xd n，Yd n)。且，Yn＝Ya n，Yr n＝Yd n，△ab＝|Xb n-Xa n|＝|Yb n-Ya n|，△cd＝|Xd n–Xc n|＝|Yd n–Yc n|；△ab代表拐点a、b之间的倒角宽度，△cd代表拐点c、d之间的倒角宽度，且△ab和△cd均为走线n的线宽的3倍、4倍、5倍、6倍、7倍等介于3～7倍的任意值。便于快速确定每个IC引脚中的两对拐点的坐标位置信息，从而提高布线效率。
接下来，可以再对该排IC引脚中排列顺序为n+1的IC引脚及对应的电阻引脚进行走线。下面以图3示出的Yr n小于Yn+1，即IC引脚n的矩形走线区与IC引脚n+1的矩形走线区存在重叠为例进行说明。在将该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚时，可以在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a’和b’组成的一对拐点、点c’和d’组成的另一对拐点后连接到对应的电阻引脚，形成走线n+1。其中，拐点a’的坐标为(Xa’ n+1，Ya’ n+1)，拐点b’的坐标为(Xb’ n+1，Yb ’ n+1)，拐点c’的坐标为(Xc’ n+1，Yc’ n+1)，拐点d’的坐标为(Xd’ n+1，Yd’ n+1)。
其中，每个拐点的坐标可以采用如下的计算方式进行确定：
首先根据走线n中的两对拐点的位置信息、IC引脚n+1及对应电阻引脚n+1的位置信息、走线n和走线n+1的线宽信息，计算出拐点b’的坐标信息。具体如下：
Xb’ n+1＝Xb n-0.5Wn-0.5Wn+1–Airgap；其中，Wn代表走线n的线宽，一般设定为5mil(0.005英吋)或更大；Wn代表走线n+1的线宽，一般设定为5mil(0.005英吋)或更大；Airgap代表走线n和走线n+1之间的边沿最小间距，一般设定为5mil(0.005英吋)或更大；
其中，△a’b’＝|Xb’ n+1-Xa’ n+1|＝|Yb’ n+1-Ya’ n+1|，代表拐点a’、b’之间的倒角宽度，可自行定义，一般可取Wn+1的5倍值为宜。
之后计算拐点a’的坐标信息，具体如下：
Xa’ n+1＝Xb’ n+1-△a’b’，Ya’ n+1＝Yn+1。
接下来计算拐点c’的坐标信息，具体如下：
Xc’ n+1＝Xb’ n+1，Yc’ n+1＝Yr n+1±△c’d’；其中，△c’d’＝|Xd’ n+1–Xc’ n+1|＝|Yd’ n+1–Yc’ n+1|，△c’d’代表拐点c’、d’之间的倒角宽度。
之后计算拐点d’的坐标信息，具体如下：
Xd’ n+1＝Xc’ n+1+△c’d’，Yd’ n+1＝Yr n+1。
通过采用上述计算方式，先确定走线n+1中关键的两对拐点的位置，之后，走线n+1各未知点a’、b’、c’、d’的座标已经求得，以这些值为参数，调用画线函数即可实现“走线n+1”。以便于在按照每排IC引脚的排列顺序作为走线顺序进行走线时，根据排列顺序在前的且已经完成的走线n快速确定走线n+1中的两对拐点的坐标位置信息，同时保证走线n和走线n+1之间的间距不小于边沿最小间距，防止出现不同走线之间重叠交叉从而出现短路。
接下来，可以重复以上步骤，依次对该列IC引脚中排列顺序为n+2、n+3、…等及对应的电阻引脚，对应完成走线n+2、走线n+3、…等，直至完成该列IC引脚中的所有排列顺序在n之后的所有IC引脚的走线，如图6是采用上述方式完成布线的一种实务图。以便于按照排列顺序，快速完成排列顺序在n+1之后的IC引脚的走线。
当然，在完成IC引脚n的走线n之后，并不限于上述示出的依次完成走线n+1、n+2等按照排列顺序的方式进行走线。还可以在完成IC引脚n的走线n之后，进行IC引脚n-1及对应的电阻引脚n-1的走线n-1。可以再对该排IC引脚中排列顺序为n+1的IC引脚及对应的电阻引脚进行走线。下面以图3示出的Yn大于Yr n-1，即IC引脚n的矩形走线区与IC引脚n-1的矩形走线区存在重叠为例进行说明。在将该列IC引脚中排列顺序为n-1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚时，可以在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a”和b”组成的一对拐点、点c”和d”组成的另一对拐点后连接到对应的电阻引脚，形成走线n-1。其中，拐点a”的坐标为(Xa” n-1，Ya” n-1)，拐点b”的坐标为(Xb” n-1，Yb” n-1)，拐点c”的坐标为(Xc” n-1，Yc” n-1)，拐点d”的坐标为(Xd” n-1，Yd” n-1)。
其中，每个拐点的坐标可以采用如下的计算方式进行确定：
首先根据走线n中的两对拐点的位置信息、IC引脚n-1及对应电阻引脚n-1的位置信息、走线n和走线n-1的线宽信息，计算出拐点b”的坐标信息。具体如下：
Xb” n-1＝Xb n+0.5Wn-1+0.5Wn+Airgap。其中，Wn-1代表走线n-1的线宽，一般设定为5mil(0.005英吋)或更大；Wn为走线n的线宽，一般设定为5mil(0.005英吋)或更大；Airgap代表走线n-1和走线n之间的边沿最小间距，一般设定为5mil(0.005英吋)或更大；
其中，△a”b”＝|Xb” n-1-Xa” n-1|＝|Yb” n-1-Ya” n-1|，代表拐点a”、b”之间的倒角宽度，可自行定义，一般可取Wn-1的5倍值为宜。
之后计算拐点a”的坐标信息，具体如下：
Xa” n-1＝Xb” n-1-△a’b’，Ya” n-1＝Yn-1。
接下来计算拐点c”的坐标信息，具体如下：
Xc” n-1＝Xb” n-1，Yc” n-1＝Yr n-1±△c”d”；其中，△c”d”＝|Xd” n-1–Xc” n-1|＝|Yd” n-1–Yc” n-1|，△c”d”代表拐点c”、d”之间的倒角宽度。
之后计算拐点d”的坐标信息，具体如下：
Xd” n-1＝Xc” n-1+△c”d”，Yd” n-1＝Yr n-1。
通过采用上述计算方式，先确定走线n-1中关键的两对拐点的位置，以便于在按照每排IC引脚的排列顺序的反顺序作为走线顺序进行走线时，根据排列顺序在后的且已经完成的走线n快速确定走线n-1中的两对拐点的坐标位置信息，同时保证走线n和走线n-1之间的间距不小于边沿最小间距，防止出现不同走线之间重叠交叉从而出现短路。
接下来，可以重复以上步骤，依次对该列IC引脚中排列顺序为n-2、n-3、…1及对应的电阻引脚，对应完成走线n-2、走线n-3、…1，直至完成该列IC引脚中的所有排列顺序在n之前的所有IC引脚的走线，如图6是采用上述方式完成布线的一种实务图。以便于按照排列顺序的反顺序，快速完成排列顺序在n+1之前的IC引脚的走线。
再后来，可以按照上述示出的计算方法，依次对至少一列IC引脚及对应列电阻引脚中的每一列IC引脚及对应列电阻引脚完成走线，求解过程大同小异，且能够根据上述示出的计算思路针对具体的坐标系进行调整和计算，在此不再赘述。
另外，对于该列IC引脚及对应列电阻引脚，可以将排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚，以便于给其他未走线的IC引脚预留出足够的布线空间，从而无需在后续走线时，对前面已经设计好的走线再进行调整，提高布线效率。参考图5，在走线无重叠或无短路风险的情况下，尽量按最大避让原则，确定各点座标方法，以使排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚。
如图5所示出的位于右侧的一列IC引脚以其对应的一列同样位于右侧的电阻引脚，每列IC引脚及对应列电阻引脚中的排列顺序均为从上到下(如图5示出的布线方向2)，排列顺序越靠前的IC引脚对应的电阻引脚位于IC引脚的右上方，则两对拐点的位置尽可能靠近IC引脚，从而使两对拐点之间的走线段也靠近IC引脚。而对于排序顺序越靠后的IC引脚对应的电阻引脚位于IC引脚的右下方，则两对拐点的位置尽可能靠近电阻引脚，从而使两对拐点之间的走线段也靠近电阻引脚。
如图5所示出的位于上侧的一列IC引脚以其对应的一列同样位于上侧的电阻引脚，每列IC引脚及对应列电阻引脚中的排列顺序均为从左到右(如图5示出的布线方向1)，排列顺序越靠前的IC引脚对应的电阻引脚位于IC引脚的左上方，则两对拐点的位置尽可能靠近IC引脚，从而使两对拐点之间的走线段也靠近IC引脚。而对于排序顺序越靠后的IC引脚对应的电阻引脚位于IC引脚的右上方，则两对拐点的位置尽可能靠近电阻引脚，从而使两对拐点之间的走线段也靠近电阻引脚。
如图5所示出的位于下侧的一列IC引脚以其对应的一列同样位于下侧的电阻引脚，每列IC引脚及对应列电阻引脚中的排列顺序均为从左到右(如图5示出的布线方向1)，排列顺序越靠前的IC引脚对应的电阻引脚位于IC引脚的左下方，则两对拐点的位置尽可能靠近IC引脚，从而使两对拐点之间的走线段也靠近IC引脚。而对于排序顺序越靠后的IC引脚对应的电阻引脚位于IC引脚的右下方，则两对拐点的位置尽可能靠近电阻引脚，从而使两对拐点之间的走线段也靠近电阻引脚。
如图5所示出的位于左侧的一列IC引脚以其对应的一列同样位于左侧的电阻引脚，每列IC引脚及对应列电阻引脚中的排列顺序均为从左到右(如图5示出的布线方向4)，排列顺序越靠前的IC引脚对应的电阻引脚位于IC引脚的左上方，则两对拐点的位置尽可能靠近IC引脚，从而使两对拐点之间的走线段也靠近IC引脚。而对于排序顺序越靠后的IC引脚对应的电阻引脚位于IC引脚的左上方，则两对拐点的位置尽可能靠近电阻引脚，从而使两对拐点之间的走线段也靠近电阻引脚。
当然，对于该列IC引脚及对应列电阻引脚，还可以将排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚。具体的排列思路与图5示出的排列思路基本相同，所不同之处只是在于：排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚，即只是改变了两对拐点之间的走线段是先靠近IC引脚还是先靠近电阻引脚的顺序，在此不再赘述。通过上述方式，以便于给其他未走线的IC引脚预留出足够的布线空间，从而无需在后续走线时，对前面已经设计好的走线再进行调整，提高布线效率。
通过按照上述算法编程的软件获取每个IC引脚及对应电阻引脚的位置信息，之后通过划定每个IC引脚及对应电阻引脚的矩形走线区，并根据每个IC引脚的矩形走线区是否与其他IC引脚的矩形走线区存在重叠，从而选择不同的走线策略。对于与其他的任意IC引脚的矩形走线区之间均没有重叠的IC引脚，可以采用选择性较多的走线方式直接走线连接该引脚及对应的电阻引脚，而无需担心该部分走线会与其他IC引脚走线有交叉重叠从而短路的风险。而对于与其他的IC引脚的矩形走线区之间有重叠的IC引脚，可以通过先确定每个IC引脚的走线中两对拐点的位置信息，之后通过软件编写的走线函数完成走线，从而能够防止存在不同IC引脚的走线交叉而造成短路的风险，且采用软件自动实现IC芯片的多个IC引脚与多个电阻IC之间的走线连接，无需采用人工逐点捕捉走线的方式，能够在很短的时间内完成布线设计，从而省时省力，提高了PCB布线的工作效率，降低工作强度。实际测试如图6示出的效果图，14个IC引脚与电阻引脚之间的连接布线工作，实测3秒内自动完成，而人工走线则只能在相同时间内完成其中1个布线工作，效率提升10倍以上。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种PCB板上IC引脚与电阻引脚之间的布线算法，所述PCB板上具有至少一列IC引脚、以及至少一列电阻引脚；所述至少一列IC引脚与所述至少一列电阻引脚一一对应，且每列IC引脚中的IC引脚与对应列电阻引脚中的电阻引脚一一对应；每列IC引脚与对应列电阻引脚的排列方向平行且间隔相对分布，以在每列IC引脚与对应列电阻之间留出走线区；其特征在于，所述布线算法包括：
获取每个IC引脚及对应电阻引脚的位置信息；
根据所获取的位置信息，以每个IC引脚及对应的电阻引脚为矩形的对角点，划定每个IC引脚及对应电阻引脚的矩形走线区；
判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠；
如果IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠，则在该引脚及对应电阻引脚的矩形走线区内，直接走线连接该引脚及对应的电阻引脚；
如果IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠，则在该引脚及对应电阻引脚的矩形走线区内，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚；其中，每对拐点包括呈45度倒角状的拐弯处的两个拐点；
按照上述步骤，依次对所述至少一列IC引脚、以及至少一列电阻引脚中的每列IC引脚及对应列电阻引脚完成走线。
2.如权利要求1所述的布线算法，其特征在于，所述获取每个IC引脚及对应电阻引脚的位置信息包括：
以所述PCB板的一个角为原点，以该角的两个边缘线分别为X轴和Y轴，在所述PCB板上建立平面直角坐标系；
获取每个IC引脚及对应电阻引脚的坐标信息。
3.如权利要求2所述的布线算法，其特征在于，对于每列IC引脚及对应列电阻引脚，所有IC引脚的排列顺序，与每个IC引脚对应的电阻引脚的排列顺序相同；
所述根据所获取的位置信息，以每个IC引脚与对应的电阻引脚为矩形的对角点，划定每个IC引脚及其对应电阻引脚的矩形走线区包括：
根据每列IC引脚中排列顺序为n的IC引脚的坐标信息(Xn，Yn)、及对应的电阻引脚的坐标信息(Xr n，Yr n)，划定该IC引脚及对应电阻引脚的矩形走线区为：由(Xn，Yn)、(Xr n，Yr n)、(Xn，Yr n)、(Xr n，Yn)作为矩形的四个顶点所围成的矩形走线区。
4.如权利要求3所述的布线算法，其特征在于，每列IC引脚中排列顺序为n-1的IC引脚的坐标信息为(Xn-1，Yn-1)，其对应的电阻引脚的坐标信息为(Xr n-1，Yr n-1)；每列IC引脚中排列顺序为n+1的IC引脚的坐标信息为(Xn+1，Yn+1)，其对应的电阻引脚的坐标信息为(Xr n+1，Yr n+1)；
假设该列IC引脚及其对应列电阻引脚的坐标信息中的Xn＝Xn-1＝Xn+1＜Xr n＝Xr n-1＝Xr n+1，Yn+1＜Yn＜Yn-1，且Yr n+1＜Yr n＜Yr n-1；
所述判断每个IC引脚及对应电阻引脚的矩形走线区，是否与其他的IC引脚及对应电阻引脚的矩形走线区之间是否有重叠包括：
判断是否满足条件：Yn是否大于Yr n-1，或Yr n小于Yn+1；
如果满足，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的至少一个IC引脚及对应电阻引脚的矩形走线区有重叠；
如果不满足，则该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，与其他的任意IC引脚及对应电阻引脚的矩形走线区之间均没有重叠。
5.如权利要求4所述的布线算法，其特征在于，在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：
在该列IC引脚中排列顺序为n的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a和b组成的一对拐点、点c和d组成的另一对拐点后连接到对应的电阻引脚，形成走线n；
其中，拐点a的坐标为(Xa n，Ya n)，拐点b的坐标为(Xb n，Yb n)，拐点c的坐标为(Xc n，Yc n)，拐点d的坐标为(Xd n，Yd n)；
且，Yn＝Ya n，Yr n＝Yd n，△ab＝|Xb n-Xa n|＝|Yb n-Ya n|，△cd＝|Xd n–Xc n|＝|Yd n–Yc n|；△ab代表拐点a、b之间的倒角宽度，△cd代表拐点c、d之间的倒角宽度，且△ab和△cd均为走线n的线宽的3～7倍。
6.如权利要求5所述的布线算法，其特征在于，所述Yr n小于Yn+1；
在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：
在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a’和b’组成的一对拐点、点c’和d’组成的另一对拐点后连接到对应的电阻引脚，形成走线n+1；
其中，拐点a’的坐标为(Xa’ n+1，Ya’ n+1)，拐点b’的坐标为(Xb’ n+1，Yb’ n+1)，拐点c’的坐标为(Xc’ n+1，Yc’ n+1)，拐点d’的坐标为(Xd’ n+1，Yd’ n+1)；
且，Xb’ n+1＝Xb n-0.5Wn-0.5Wn+1–Airgap；其中，Wn代表走线n的线宽，Wn代表走线n+1的线宽，Airgap代表走线n和走线n+1之间的边沿最小间距；
其中，△a’b’＝|Xb’ n+1-Xa’ n+1|＝|Yb’ n+1-Ya’ n+1|，代表拐点a’、b’之间的倒角宽度；
Xa’ n+1＝Xb’ n+1-△a’b’，Ya’ n+1＝Yn+1；
Xc’ n+1＝Xb’ n+1，Yc’ n+1＝Yr n+1±△c’d’；其中，△c’d’＝|Xd’ n+1–Xc’ n+1|＝|Yd’ n+1–Yc’ n+1|，△c’d’代表拐点c’、d’之间的倒角宽度；
Xd’ n+1＝Xc’ n+1+△c’d’，Yd’ n+1＝Yr n+1。
7.如权利要求6所述的布线算法，其特征在于，重复以上步骤，依次对该列IC引脚中排列顺序为n+2、n+3、…等及对应的电阻引脚，对应完成走线n+2、走线n+3、…等，直至完成该列IC引脚中的所有排列顺序在n之后的所有IC引脚的走线。
8.如权利要求5所述的布线算法，其特征在于，所述Yn是否大于Yr n-1；
在该列IC引脚中排列顺序为n-1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过两对拐点后连接到对应的电阻引脚包括：
在该列IC引脚中排列顺序为n+1的IC引脚及对应电阻引脚的矩形走线区，以该引脚作为走线的起点，依次经过点a”和b”组成的一对拐点、点c”和d”组成的另一对拐点后连接到对应的电阻引脚，形成走线n-1；
其中，拐点a”的坐标为(Xa”n-1，Ya”n-1)，拐点b”的坐标为(Xb”n-1，Yb”n-1)，拐点c”的坐标为(Xc”n-1，Yc”n-1)，拐点d”的坐标为(Xd”n-1，Yd”n-1)；
且，Xb”n-1＝Xb n+0.5Wn-1+0.5Wn+Airgap；其中，Wn-1代表走线n-1的线宽，Wn为走线n的线宽，Airgap代表走线n-1和走线n之间的边沿最小间距；
其中，△a”b”＝|Xb”n-1-Xa”n-1|＝|Yb”n-1-Ya”n-1|，代表拐点a”、b”之间的倒角宽度；
Xa”n-1＝Xb”n-1-△a’b’，Ya”n-1＝Yn-1；
Xc”n-1＝Xb”n-1，Yc”n-1＝Yr n-1±△c”d”；其中，△c”d”＝|Xd”n-1–Xc”n-1|＝|Yd”n-1–Yc”n-1|，△c”d”代表拐点c”、d”之间的倒角宽度；
Xd”n-1＝Xc”n-1+△c”d”，Yd”n-1＝Yr n-1。
9.如权利要求8所述的布线算法，其特征在于，重复以上步骤，依次对该列IC引脚中排列顺序为n-2、n-3、…1及对应的电阻引脚，对应完成走线n-2、走线n-3、…1，直至完成该列IC引脚中的所有排列顺序在n之前的所有IC引脚的走线。
10.如权利要求3所述的布线算法，其特征在于，对于该列IC引脚及对应列电阻引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚；或，
对于该列IC引脚及对应列电阻引脚，排列顺序越靠后的IC引脚走线中两对拐点之间的走线段越靠近该列IC引脚，排列顺序越靠前的IC引脚走线中两对拐点之间的走线段越靠近对应列电阻引脚。
CN202111374306.XA 2021-11-19 2021-11-19 一种pcb板上ic引脚与电阻引脚之间的布线算法 Active CN114423156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111374306.XA CN114423156B (zh) 2021-11-19 2021-11-19 一种pcb板上ic引脚与电阻引脚之间的布线算法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111374306.XA CN114423156B (zh) 2021-11-19 2021-11-19 一种pcb板上ic引脚与电阻引脚之间的布线算法

Publications (2)

Publication Number Publication Date
CN114423156A CN114423156A (zh) 2022-04-29
CN114423156B true CN114423156B (zh) 2024-02-13

Family

ID=81265030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111374306.XA Active CN114423156B (zh) 2021-11-19 2021-11-19 一种pcb板上ic引脚与电阻引脚之间的布线算法

Country Status (1)

Country Link
CN (1) CN114423156B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838856A (zh) * 2005-03-25 2006-09-27 摩托罗拉公司 用于布线印刷电路板上差分对的方法和设备
CN103037621A (zh) * 2012-10-10 2013-04-10 共青城赛龙通信技术有限责任公司 一种pcb芯片布局结构及应用该结构的电子终端
CN103543861A (zh) * 2012-07-13 2014-01-29 瀚宇彩晶股份有限公司 用于触控面板的走线结构、触控面板及电性检测方法
CN109557734A (zh) * 2018-10-31 2019-04-02 武汉华星光电技术有限公司 显示面板及显示模组
WO2019192147A1 (zh) * 2018-04-02 2019-10-10 青岛海信移动通信技术股份有限公司 一种印刷电路板及移动设备
CN210899808U (zh) * 2019-10-24 2020-06-30 合肥惠科金扬科技有限公司 一种差分对布线结构以及具有该结构的电路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685399B2 (ja) * 1984-11-21 1994-10-26 日本電気株式会社 配線径路探索装置
KR100896801B1 (ko) * 2007-05-23 2009-05-11 성균관대학교산학협력단 반도체 배선 경로 설정 방법 및 이를 실행하기 위한프로그램을 기록한 기록 매체
CN107679303B (zh) * 2017-09-21 2021-04-13 郑州云海信息技术有限公司 一种晶振下走线及过孔的检测避让方法
CN111368499B (zh) * 2020-02-29 2022-07-08 苏州浪潮智能科技有限公司 零件引脚走线方向检查方法、装置、设备及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838856A (zh) * 2005-03-25 2006-09-27 摩托罗拉公司 用于布线印刷电路板上差分对的方法和设备
CN103543861A (zh) * 2012-07-13 2014-01-29 瀚宇彩晶股份有限公司 用于触控面板的走线结构、触控面板及电性检测方法
CN103037621A (zh) * 2012-10-10 2013-04-10 共青城赛龙通信技术有限责任公司 一种pcb芯片布局结构及应用该结构的电子终端
WO2019192147A1 (zh) * 2018-04-02 2019-10-10 青岛海信移动通信技术股份有限公司 一种印刷电路板及移动设备
CN109557734A (zh) * 2018-10-31 2019-04-02 武汉华星光电技术有限公司 显示面板及显示模组
CN210899808U (zh) * 2019-10-24 2020-06-30 合肥惠科金扬科技有限公司 一种差分对布线结构以及具有该结构的电路板

Also Published As

Publication number Publication date
CN114423156A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US8201128B2 (en) Method and apparatus for approximating diagonal lines in placement
US8479140B2 (en) Automatically creating vias in a circuit design
CN111368493A (zh) 一种基于稀疏网格的自动版图布线生成方法
US7207018B2 (en) Method and apparatus for locating short circuit faults in an integrated circuit layout
CN114423156B (zh) 一种pcb板上ic引脚与电阻引脚之间的布线算法
US7174529B1 (en) Acute angle avoidance during routing
CN113966080A (zh) 一种串扰及走线阻抗突变的标识方法及相关装置
JP4311244B2 (ja) 配線経路決定方法及びシステム
US7073142B2 (en) Wiring diagram verifying method, program, and apparatus
CN117274246A (zh) 一种焊盘识别方法、计算机设备以及存储介质
US7191415B2 (en) Clearance inspection apparatus and clearance inspection method
JP3341730B2 (ja) パターンデータ密度検査装置
US7389486B2 (en) Arc routing system and method
CN115294237A (zh) 电力仿真建模连线优化方法、装置、设备及可读存储介质
CN112985274B (zh) 邦定焊盘间距离的测量方法、装置及电子设备
US20070276643A1 (en) Design method and apparatus for semiconductor integrated circuit
JP4322471B2 (ja) 液晶表示装置用基板の欠陥修復方法及びそれに用いられる欠陥修復装置
CN109033544B (zh) 一种依附像素区轮廓的布线方法
JPH10198722A (ja) 対話型配線パターン作成システム
JP2938431B1 (ja) 配線設計装置、配線判定装置およびこれらの方法
US7444611B2 (en) Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof
JPH087759B2 (ja) 部品の自動配置処理方式
JP3721304B2 (ja) めっき引き出し線の配線方法
JPH07296027A (ja) プリント基板の自動束配線ルート決定方法
JP3063415B2 (ja) 印刷配線板の計算機支援設計装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230705

Address after: 518057 1701, Yanxiang science and technology building, 31 Gaoxin middle Fourth Road, Maling community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Yanxiang smart IOT Technology Co.,Ltd.

Address before: No.1, Yanxiang Zhigu chuangxiangdi, No.11, Gaoxin Road, Guangming New District, Shenzhen, Guangdong 518107

Applicant before: EVOC INTELLIGENT TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant