CN1838856A - 用于布线印刷电路板上差分对的方法和设备 - Google Patents

用于布线印刷电路板上差分对的方法和设备 Download PDF

Info

Publication number
CN1838856A
CN1838856A CNA200610068066XA CN200610068066A CN1838856A CN 1838856 A CN1838856 A CN 1838856A CN A200610068066X A CNA200610068066X A CN A200610068066XA CN 200610068066 A CN200610068066 A CN 200610068066A CN 1838856 A CN1838856 A CN 1838856A
Authority
CN
China
Prior art keywords
cabling
partly
circuit board
organized
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610068066XA
Other languages
English (en)
Other versions
CN1838856B (zh
Inventor
加里·R·布尔汉斯
约翰·C·巴龙
彼得·J·鲍尔特列茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1838856A publication Critical patent/CN1838856A/zh
Application granted granted Critical
Publication of CN1838856B publication Critical patent/CN1838856B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Telephone Exchanges (AREA)

Abstract

通过以下方式提供了差分对(200)：对具有高密度互连(HDI)基板(204)的印刷电路板(202)布线，该HDI基板(204)具有第一和第二金属层(212、218)，由此第一走线(206)使用两个金属层形成了Z字形图形，而第二走线(208)在相同的两个金属层上形成了第二Z字形图形。第一和第二Z字形图形重叠，以提供正交的信号流。

Description

用于布线印刷电路板上差分对的方法和设备
技术领域
本发明总的来说涉及差分对，并且更具体地，涉及印刷电路板上的差分对的布线。
背景技术
许多电子电路，诸如放大器电路，利用差分对传输信号。包含绞合导线对的电缆是一种已知的用于传输差分信号的装置。尽管包含绞合导线对的电缆提供了良好的抗噪声能力，但是其在微电子领域中是不实际的。典型地，在微电子电路中，在差分信号的布线中使用印刷电路板上并排布线的走线。图1示出了差分对100的布线，其由在印刷电路板106上并排布线并且联接到电子元件108的走线(runner)102、104形成。然而，平行的线102、104趋向于获取来自相邻电路的信号，因此导致了线上的噪声。如果两条线吸收来自不同的源的噪声，则信号可能变得不平衡，并且噪声电平的差可能传递到放大器级。
因此，存在对一种用于电子电路中的改进的差分对的需要。
附图简述
现在，仅通过示例方式，通过参考附图描述本发明的优选实施例，在附图中：
图1说明了具有在其上布线的现有技术的差分对的印刷电路板；
图2说明了根据本发明在印刷电路板上布线的差分对的顶视图；
图3说明了根据本发明形成的差分对的顶部金属示图；
图4说明了根据本发明形成的差分对的内部金属示图；
图5说明了根据本发明形成的差分对的剖面图；并且
图6说明了根据本发明的用于对印刷电路板布线以形成差分对的方法。
优选实施例详述
简而言之，根据本发明，此处提供了一种差分对，其接近地模仿电缆中的绞合导线对。根据本发明，提供了一种印刷电路板，包括：至少一个高密度互连(HDI)基板，其具有两个相邻金属层，所述两个相邻金属层通过使用所述两个相邻金属层形成第一Z字形图形的第一走线、使用相同的金属层形成第二Z字形图形的第二走线进行布线，其中所述第一和第二Z字形图形重叠，以提供所述两个走线之间的正交的信号流。
所述高密度互连(HDI)通常被定义为电介质基板，其可进行激光钻孔，并且然后被镀覆以将顶部金属层电气连接到下一金属层。相比于传统的PCB技术中所使用的，HDI技术由于更小的通孔(＜150μm)和捕获焊盘(capture pad)(＜400μm)而允许使用更细的线和空间(＜75μm)，并且允许更高的连接焊盘密度(＞20焊盘/cm2)。HDI用于减小尺寸和重量，并且用于增强电气性能。根据本发明形成的差分对利用HDI改善差分对的共模抑制比(CMRR)。
图2～5说明了根据本发明布线的差分对200。图2示出了顶视图，其具有以虚影形式示出的内部层。图3示出了顶部金属层，图4示出了内部金属层，并且图5示出了剖面图。
根据本发明，印刷电路板202包括：高密度互连(HDI)基板204，其具有第一和第二金属层212、218，所述第一和第二金属层212、218具有在其上蚀刻的第一和第二走线(runner)206、208，以形成差分对200。根据本发明形成的差分对200向或从电子元件230传输差分信号。根据本发明，第一走线206由以第一预定角度θ214蚀刻在第一金属层212上的第一上走线部分组210、和以正交于第一预定角度214的角度φ220蚀刻在第二金属层218上的第二下走线部分组216形成。微通孔222将第一上走线部分组210联接到第一下走线部分组216。第二走线208由在第一上走线部分组210之间以第一预定角度214蚀刻在第一金属层212上的第三上走线部分组224形成。第四下走线部分组226在第二下走线部分组216之间以正交于第一预定角度的角度220蚀刻在第二金属层218上。微通孔228将第三上走线部分组224联接到第四下走线部分组226。
根据本发明以正交的方式对差分对200布线趋向于使所述对中的噪声电平平衡。因此，可以在差分对下面和相邻处对其他的元件232、234布线，同时在噪声方面具有最小的影响。此外，走线宽度和Z字形图形的间距可被选择为，HDI板的介电常数提供了预定的每平方面积电容，其有利地影响电路性能。
下面的表说明了针对根据本发明形成的差分对而采集的数据的示例，其中向该差分对注入了来自多种电路的音频信号。
隔离数据
测试条件：+25C，所需信号＝1.0kHz处于1.0Vpp
干扰频率(Hz)  关于(根据本发明形成的)差分对的串扰电平(dBV)   传统的平行线的串扰电平(dBV) CMRR的改善(dB)
  2000  -74.5   -6.9   67.6
  5000  -68   0   68
  10000  -62.53   3.5   66.03
  15000  -62   4.6   66.6
  25000  -56.24   5.38   61.62
  50000  -55.2   5.35   60.55
  75000  -58   3.27   61.27
  100000  -55   3.25   58.25
迹线长度＝约12cm
干扰线负载阻抗＝43Ohm
干扰线负载电压＝5V
干扰线负载电流＝117mA
全部的测量结果是差分的
如由该数据所看到的，共模抑制比(CMRR)有显著的改善。结合HDI技术的以正交方式布线差分对的组合提供了接近地模仿绞合导线对的优点的机会。根据本发明以正交方式布线的差分对优于目前使用的技术。
参考图6，示出了一种根据本发明的用于在印刷电路板上布线以形成差分对的方法600。方法600开始于步骤602，提供至少一个HDI基板，其具有第一和第二金属层。可以使用HDI和诸如FR4的传统印刷电路板的组合，例如，1∶2∶1 HDI或2∶4∶2 HDI，或者可替换地，还可以使用包括全部HDI的板。通过以第一角度604在HDI基板的一个金属层上布线第一走线部分组，并且以第二角度606在HDI基板的下一个金属层上布线第二走线部分组，其中第二角度正交于第一角度，对差分对布线。根据本发明，步骤608将一个金属层互连到下一金属层，以自第一和第二走线部分组形成差分对。
通过使用微通孔将第一走线部分组的每隔一个走线联接到第二走线部分组的每隔一个走线，以形成第一走线；并且联接第一和第二走线部分组的剩余的走线，以形成第二走线，其中第一和第二走线形成差分对，实现将一个金属层互连到下一金属层的步骤608。取决于电路应用，以距离第二走线部分组的预定距离和间距，布线第一走线部分组，以提供预定的所需电容。
根据本发明形成的差分对提供了这样的优点，即占用最小的空间，为在下面的层中运行的其他电路留出空间。由于本发明的差分对不易受噪声影响，因此来自其他电路的元件不再需要如同现有技术的并排平行设置的情况那样远离差分对。
尽管结合具体的实施例描述了本发明，但是另外的优点和修改方案对于本领域的技术人员将是显而易见的。因此，本发明在其较广泛的方面，不限于所示出和描述的具体的细节、代表性的设备、和说明性的示例。根据前面的描述，多种替换方案、修改方案和变化方案对于本领域的技术人员将是显而易见的。因此，应当理解，本发明不应由前面的描述限定，而是涵盖根据附属权利要求的精神和范围的全部该替换方案、修改方案和变化方案。

Claims (7)

1.一种印刷电路板，包括：
至少一个高密度互连(HDI)基板，其具有第一和第二金属层；
第一走线，其由下列部分形成：
第一上走线部分组，其以第一预定角度蚀刻在所述第一金属层上；
第二下走线部分组，其以正交于所述第一预定角度的角度蚀刻在所述第二金属层上；
微通孔，其将所述第一上走线部分组联接到所述第一下走线部分组；
第二走线，其由下列部分形成：
第三上走线部分组，其在所述第一上走线部分组之间以所述第一预定角度蚀刻在所述第一金属层上；
第四下走线部分组，其在所述第二下走线部分组之间以正交于所述第一预定角度的角度蚀刻在所述第二金属层上；
微通孔，其将所述第三上走线部分组联接到所述第四下走线部分组；并且
所述第一和第二走线提供了用于传输差分信号的差分对。
2.一种印刷电路板，包括：
至少一个高密度互连(HDI)基板；
第一走线，其使用所述至少一个HDI基板的两个相邻的金属层形成第一Z字形图形；
第二走线，其使用所述相同的两个金属层形成第二Z字形图形；以及
所述第一和第二Z字形图形重叠，以提供所述两个走线之间的正交的信号流。
3.权利要求2的印刷电路板，其中所述第一走线和第二走线隔开预定的距离，以提供由所述电路板的介电常数控制的预定的每平方面积电容。
4.权利要求2的印刷电路板，其中所述第一和第二Z字形图形模拟绞合对。
5.一种布线印刷电路板的方法，包括：
提供至少一个高密度互连(HDI)基板，其具有第一和第二金属层；
以第一角度在所述第一金属层上布线第一走线部分组；以第二角度在所述第二金属层上布线第二走线部分组，所述第二角度正交于所述第一角度；
将所述第一金属层互连到所述第二金属层，以自所述第一和第二走线部分组形成差分对。
6.权利要求5的方法，其中所述将一个层互连到另一层的步骤包括：
使用微通孔将所述第一走线部分组的每隔一个走线联接到所述第二走线部分组的每隔一个走线，以形成第一走线；以及
联接所述第一和第二走线部分组的剩余走线，以形成第二走线，所述第一和第二走线形成了所述差分对。
7.权利要求5的方法，其中所述布线第一和第二走线部分组的步骤进一步包括以下步骤：以距离所述第二走线部分组的预定距离布线所述第一走线部分组，以提供预定的电容。
CN200610068066XA 2005-03-25 2006-03-24 用于布线印刷电路板上差分对的方法和设备 Expired - Fee Related CN1838856B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/089,986 2005-03-25
US11/089,986 US7375979B2 (en) 2005-03-25 2005-03-25 Method and apparatus for routing a differential pair on a printed circuit board

Publications (2)

Publication Number Publication Date
CN1838856A true CN1838856A (zh) 2006-09-27
CN1838856B CN1838856B (zh) 2010-05-12

Family

ID=37016066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610068066XA Expired - Fee Related CN1838856B (zh) 2005-03-25 2006-03-24 用于布线印刷电路板上差分对的方法和设备

Country Status (3)

Country Link
US (1) US7375979B2 (zh)
CN (1) CN1838856B (zh)
TW (1) TWI298990B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626658B (zh) * 2008-07-08 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN111654969A (zh) * 2019-03-04 2020-09-11 广达电脑股份有限公司 高速电路及产生低干扰差分迹线的方法
CN112133687A (zh) * 2020-10-12 2020-12-25 成都振芯科技股份有限公司 一种多通道dds芯片基板封装结构及方法
CN112911802A (zh) * 2020-12-25 2021-06-04 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
CN114423156A (zh) * 2021-11-19 2022-04-29 研祥智能科技股份有限公司 一种pcb板上ic引脚与电阻引脚之间的布线算法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012206330B4 (de) 2012-04-17 2015-11-12 Lisa Dräxlmaier GmbH Verdrillte Leitungen durch Drucktechnologie
US9101046B2 (en) * 2013-01-29 2015-08-04 Mediguide Ltd. Shielded twisted pair of conductors using conductive ink

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761842A (en) * 1972-06-01 1973-09-25 Bell Telephone Labor Inc Twisted pair flat conductor cable with means to equalize impedance and propagation velocity
US3757028A (en) * 1972-09-18 1973-09-04 J Schlessel Terference printed board and similar transmission line structure for reducing in
JP2736107B2 (ja) * 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
JPH033289A (ja) * 1989-05-30 1991-01-09 Gurafuiko:Kk ツイスト・プリント配線
US5430247A (en) * 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5618185A (en) * 1995-03-15 1997-04-08 Hubbell Incorporated Crosstalk noise reduction connector for telecommunication system
KR100287956B1 (ko) * 1997-12-26 2001-09-17 이 은 신 비차폐 꼬임 케이블 접속용 차등모드 누화 억제장치
CN1185912C (zh) * 2000-11-30 2005-01-19 英业达股份有限公司 印刷电路板的差动电路构造及其制法
US6744329B2 (en) * 2001-12-14 2004-06-01 Yazaki North America, Inc. Cross talk compensation circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626658B (zh) * 2008-07-08 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN111654969A (zh) * 2019-03-04 2020-09-11 广达电脑股份有限公司 高速电路及产生低干扰差分迹线的方法
CN112133687A (zh) * 2020-10-12 2020-12-25 成都振芯科技股份有限公司 一种多通道dds芯片基板封装结构及方法
CN112911802A (zh) * 2020-12-25 2021-06-04 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
CN112911802B (zh) * 2020-12-25 2022-05-10 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
CN114423156A (zh) * 2021-11-19 2022-04-29 研祥智能科技股份有限公司 一种pcb板上ic引脚与电阻引脚之间的布线算法
CN114423156B (zh) * 2021-11-19 2024-02-13 研祥智慧物联科技有限公司 一种pcb板上ic引脚与电阻引脚之间的布线算法

Also Published As

Publication number Publication date
TWI298990B (en) 2008-07-11
US20060215375A1 (en) 2006-09-28
US7375979B2 (en) 2008-05-20
TW200640306A (en) 2006-11-16
CN1838856B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
CN1838856B (zh) 用于布线印刷电路板上差分对的方法和设备
US7435912B1 (en) Tailoring via impedance on a circuit board
US7047628B2 (en) Impedance matching of differential pair signal traces on printed wiring boards
JP5034095B2 (ja) プリント配線基板および電子装置
US20070045000A1 (en) Multilayer printed circuit board
US8542494B2 (en) Circuit board having holes to increase resonant frequency of via stubs
US8586873B2 (en) Test point design for a high speed bus
EP2109349A1 (en) Printed circuit board with a conductive connection
US7141742B2 (en) Alternating voided areas of anti-pads
EP2480055B1 (en) Circuit board design
US6441318B1 (en) Compensation adjustable printed circuit board
US6658732B2 (en) Method of making higher impedance traces on low impedance circuit board
EP2109141B1 (en) Printed circuit board with a conductive connection
US20080173474A1 (en) Universal systems printed circuit board for interconnections
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
US20090260859A1 (en) Flexible printed circuit board
JP2024533681A (ja) プリント回路基板及び信号伝送システム
JP2006210748A (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
CN104823530A (zh) 多层印刷布线板及其制造方法
US20080151513A1 (en) High-frequency PCB connections that utilize blocking capacitors between the pins
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
US6778043B2 (en) Method and apparatus for adding inductance to printed circuits
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
US20020139568A1 (en) Buried intersignal capacitance
US7828603B1 (en) Electrical connector with crosstalk compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: MOTOROLA SOLUTIONS INC.

Free format text: FORMER NAME: MOTOROLA INC.

CP03 Change of name, title or address

Address after: Illinois State

Patentee after: Motorala Solutions

Address before: Illinois

Patentee before: Motorola Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20120324