JP3721304B2 - めっき引き出し線の配線方法 - Google Patents
めっき引き出し線の配線方法 Download PDFInfo
- Publication number
- JP3721304B2 JP3721304B2 JP2000338911A JP2000338911A JP3721304B2 JP 3721304 B2 JP3721304 B2 JP 3721304B2 JP 2000338911 A JP2000338911 A JP 2000338911A JP 2000338911 A JP2000338911 A JP 2000338911A JP 3721304 B2 JP3721304 B2 JP 3721304B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- area
- line
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【０００１】
【発明の属する利用分野】
本発明は仮想平面において、半導体パッケージ用の配線パターンが形成された各端子よりバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法に関する。
【０００２】
【従来の技術】
ＣＡＤシステムを用いて、ＰＢＧＡやＥＢＧＡなどの半導体パッケージの配線設計をする場合、仮想メモリ（仮想平面）上で半導体チップの電極端子と電気的に接続されるパッド部（例えばワイヤボンディングパッド）とその周囲に設けられたビア部（ランド部）との間或いはビア部どうしの間を、配線パターンにより個々に接続するように設計される。
【０００３】
この半導体パッケージ用の自動配線設計は、例えばＣＡＤシステムを用いて仮想平面上でパッド部とビア部間或いはビア部間を円弧と線分を用いて自動配線を行った後、線分の幅を太らせたり、ビア部間の配線間隔（ライン＆スペース）をある程度均等に修正して配線する。
【０００４】
【発明が解決しようとする課題】
図５において、ＣＡＤシステムの仮想平面において、指定されたエリア５１に仮想配置されたパッド部（ワイヤボンディングパッド）５２と指定されたエリア５３に仮想配置されたビア部５４との間に配線パターン５５を形成した後、パッド部５２やビア部５４からバスライン（給電ライン）部５６に向かってめっき引き出し線を形成しないと電解めっきを行うことができない。パッド部５２とビア部５４との間の端子接続のみならずビア部５４とめっき引き出し線の先端部との端子接続も含めて三端子を経由して配線間のクリアランスを保ちながら自動配線するのは難しい。たとえ、パッド部５１とビア部５２、ビア部５２とめっき引き出し部の二回に分けて配線するとしても、配線の引き直しが多発する。特に、ビア部（ランド部）５４は半導体パッケージによって不規則な配置形態を取ることが多く、ＰＢＧＡのように半導体チップを樹脂封止するためのゲート部のスペースを設ける場合には不規則な配置になり易い。この場合には、ビア部５４間に余分な空きスペースが形成されて、配線が冗長になったり配線経路に偏りが生じ易い。かえって、オペレータがマニュアルにより個別に配線したほうが良い結果が得られる場合も多いと言うのが実情である。
【０００５】
本発明の目的は、上記従来技術の課題を解決し、仮想平面上で半導体パッケージの端子間に配線パターンが形成された各端子よりバスラインに向かって引き出されるめっき引き出し線を簡易に自動配線可能なめっき引き出し線の配線方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、仮想平面において、半導体パッケージの配線パターンが接続される各端子からバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法において、バスラインに対応する位置に端子エリアを指定して、該端子エリア内に各端子に対応するダミー端子を仮想配置するステップと、各端子とそれに対応するダミー端子とを最短距離で各々結んでめっき引き出し線を形成するステップと、めっき引き出し線が半導体パッケージの外形に対して直交することなく交差するように、端子エリアを半導体パッケージの外形に対して平行に移動するステップとを含むことを特徴とする。
また、第２の配線方法は、バスラインを挟んで対応する位置に配線パターンが形成された配線エリアをコピーするコピーエリアを指定して、該コピーエリア内に配線エリア内に配置された各端子に対応する端子をコピーして配置するステップと、配線エリア内の各端子とコピーエリア内の対応する各端子とを結んで引き出し用配線パターンを形成するステップと、配線エリア内の各端子からバスラインと交差する部位までの引き出し用配線パターンを残してめっき引き出し線とするステップとを含むことを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳述する。
本実施例では、ＣＡＤシステムを用いて仮想平面上に描かれた半導体パッケージの外形内に、半導体チップが搭載されるダイパッド部と、該ダイパッド部の周囲に半導体チップの電極端子（チップパッド）とワイヤボンディング接続されるボンディングパッド部と、該ボンディングパッド部の周囲にビア部（ランド部）が配置され、ボンディングパッド部とビア部間とを接続する配線パターンが形成された後に、各ビア部よりパッケージの外側に設けられたバスラインに向かってめっき引き出し線を形成する場合の配線方法について説明する。尚、ビア部はランド部の直上に形成される場合が多く、本実施例ではビア部と言うときは、ランド部の位置をも指し示すものとする。また、多層配線の場合、レイヤーによってはビア部とビア部とを配線する場合も同様の手法が用いられるものとする。
図１は第１のめっき引き出し線の配線工程を示す説明図、図２は第２のめっき引き出し線の配線工程を示す説明図、図３はめっき引き出し線の配線工程を示すフローチャート、図４はＣＡＤシステムの構成を示すブロック図である。
【０００８】
先ず、半導体パッケージの配線設計を行うＣＡＤシステムの概略構成について図４に示すブロック図を参照して説明する。１はＣＡＤシステムであり、以下に述べる構成を有する。２は制御部であるＣＰＵであり、入力情報に応じてＣＡＤシステム１の各部に命令を発信してシステム全体の動作を制御する。３はＲＯＭであり、ＣＡＤシステムの設計動作プログラムが格納されている。４は記憶部として利用されるＲＡＭであり、入力されたデータや設計データなど各種データを一時記憶したりＣＰＵ２のワークエリアとして用いられる。５は入力部であり、キーボード、マウスなどを備えており、線の種類、座標データ、配線幅、配線間隔（クリアランス）など各種入力データが入力される。６はディスプレイであり、仮想平面上で設計される設計データを画面表示する。７はハードディスク（ＨＤ）であり、各レイヤー毎に配線設計された設計データなどをファイル等に格納して管理する。８はドライブ装置であり、内臓されたハードディスク７を駆動するほかにフロッピーディスク（ＦＤ）９などの外部記憶媒体を駆動する。１０は入出力インターフェース（Ｉ／Ｏ）であり、制御部と入力部５や各種出力部との間で命令やデータの交換が行われる。入出力インターフェース１０には、ＨＤやＦＤ増設用のドライブ装置を接続したり、プリンターなどを接続しても良い。
【０００９】
ＣＰＵ２は、ＲＯＭ３に記憶された設計動作プログラムをＲＡＭ４に読み出し、入力部５から入力された入力情報に応じて仮想平面上で配線設計を行い、その結果をディスプレイ６に表示する。また、ＲＡＭ４で一時記憶された配線設計データは、ハードディスク７やフロッピーディスク９などに格納される。
【００１０】
次に、半導体パッケージの配線方法の一例について説明する。
先ず、前提として、設計者はＣＡＤシステム１上でパッケージの外形を決め、接続端子が形成されるランド部（ビア部）の位置を仮想配置する。次に、半導体チップを搭載するダイパッド部の外形を形成し、その周囲にボンディングパッド部を直線状、ジグザグ状若しくは円弧状など任意に仮想配置する。次にボンディングパッド部とチップパッドとを結線する。
【００１１】
次に、図１において、キーボード或いはマウスなどの入力部５よりデータ入力して、仮想平面においてボンディングパッド部１１からビア部（ランド部）１２へ配線どうしが交差しないように設計ルール（ライン＆スペース）に見合うような最適な配線間隔となるように配線パターン１３を形成する。この配線パターン１３は、ラフ配線により配線ルートを決めてから、配線部分がビア部１２の中心を通過しているか否か、配線端部の幅方向中心点どうしが一致しているか否か判定しながら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円弧と線分により配線してビア部１２間を通過する配線の偏りを修正して形成したり、或いはビア部の周囲を正多角形を描いて線分のみにより配線を形成するなど様々な配線方法を用いて形成される。この配線パターン１３は、ハードディスク７やフロッピーディスク９にレイヤー毎に記憶される。
【００１２】
次に、図３に示すフローチャートに基づいてめっき引き出し線の配線工程について図１を参照しながら説明する。先ず、パッド部１１とビア部１２間には配線パターン１３が形成されている（ステップＳ１）。次に、図１において、仮想平面上で指定された配線エリア１４に存在する各ビア部１２よりバスラインに対応する位置に端子エリア１５を指定し（バスラインに平行に指定する）、該端子エリア１５内に各ビア部１２と個々に接続されるダミー端子１６を仮想配置する（ステップＳ２、Ｓ３）。このダミー端子１６の配置方法は、例えば各ビア部１２から所定距離にダミー端子１６ａを配置し、ダミー端子１６ａ間にもダミー端子１６ｂを均等に配置することにより自動的に行われる。よって、各ダミー端子１６の間隔は、各ビア部１２の配置により必ずしも均等になるとは限らない。
【００１３】
次に、各ビア部１２と対応するダミー端子１６ａ、１６ｂとを最短距離で各々結んでめっき引き出し線１７を生成する（ステップＳ４）。次に、めっき引き出し線１７間のライン＆スペースが適当か否か判定し（ステップＳ５）、偏りがある場合にはステップＳ２に戻ってダミー端子１６の配置、間隔を設定し直してからめっき引き出し線１７を引き直す（ステップＳ２〜４）。端子エリア１５はバスラインを想定しているため、製品（半導体パッケージ）とは直接関係なくなるエリアであるため、ダミー端子１６の配置に関する設計上の自由度は広く取れる。
【００１４】
次に、各ビア部１２とダミー端子とを結ぶめっき引き出し線１７がバスラインに対し直交することなく交差しているか否かを判定し（ステップＳ６）、直交している場合には端子エリア１５を半導体パッケージの外形に対して平行に（図１の矢印Ｘ方向に）適宜移動させる（ステップＳ７）。これは、実際にパッケージを製造する場合に基板を個片に切断する必要があるが、めっき引き出し線１７がバスラインに対して直交している場合には、切断ライン１８とも直交することとなるため、めっき引き出し線１７にバリが生じ易いからである。めっき引き出し線１７がバスラインに対し直交することなく交差している場合には、製品レベルで切断部分にバリが生じ難く、切断面の仕上がりが良い。
【００１５】
上記めっき引き出し線の配線方法を用いれば、製品（半導体パッケージ）と直接関係がなく設計上拘束され難いバスラインに対応する端子エリア１５にダミー端子１６を仮想配置して該ダミー端子１６と各ビア部１２との間を最短距離で結んでめっき引き出し線１７を形成できるので、めっき引き出し線１７を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、基本的にビア部１２とダミー端子１６との間の配線を考慮すれば足りるため、配線引き直しに要する工数も減らすことができ、ダミー端子１６の配置はバスライン上で任意に行えるので設計の自由度が広い。また、めっき引き出し線１７がバスラインに対し直交することなく交差して形成されるので、製品レベルでめっき引き出し線１７の切断部分にバリが生じ難く、切断面の仕上がりが良い。
【００１６】
次に、めっき引き出し線の配線方法の他例について、図２を参照して説明する。前記実施例と同一部材には同一番号を付して説明を援用する。
仮想平面において、バスライン２１を挟んで対応する位置に配線パターン１３が形成された配線エリア１４をコピーするコピーエリア１９を指定する。該コピーエリア１９内に配線エリア１４内に配置されたビア部１２に対応するビア部１２をコピーして配置する。そして、配線エリア１４内の各ビア部１２とコピーエリア１９内の対応する各ビア部１２とを結んで引き出し用配線パターン２０を形成する。
【００１７】
この引き出し用配線パターン２０は、配線エリア１４内の配線パターン１３と同様にして形成される。配線エリア１４内の各ビア部１２よりコピーエリア１９内の対応するビア部との間（例えば、ビア部１２ａとビア部１２ａ、ビア部１２ｂとビア部１２ｂ、ビア部１２ｃとビア部１２ｃ…）で設計ルール（ライン＆スペース）に適合するように形成される。具体的には、ラフ配線により配線ルートを決めてから、配線部分がビア部１２の中心を通過しているか否か、配線端部の幅方向中心点どうしが一致しているか否か判定しながら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円弧と線分により配線してビア部１２間を通過する配線の偏りを修正して形成したり、或いはビア部の周囲に正多角形を描いて線分のみにより配線を形成するなど様々な配線方法を用いて形成される。
【００１８】
次に、引き出し用配線パターン２０のうち、配線エリア１４の各ビア部１２からバスライン２１と交差する部位までを残してめっき引き出し線１７とする。めっき引き出し線１７はバスライン２１に対し直交することなく交差するよう形成されているのが製品の仕上がりを考慮すると望ましい。
【００１９】
上記めっき引き出し線の配線方法を用いれば、配線エリア１４とバスライン２１を挟んで対応する位置に当該配線エリア１４内と同様のコピーを形成し各エリア内の対応するビア部１２どうしを結んで引き出し用配線パターン２０を形成する場合にも、配線エリア１４内の各ビア部１２からバスライン２１と交差する部位までの引き出し用配線パターン２０を残してめっき引き出し線１７とすることができるので、該めっき引き出し線１７を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、めっき引き出し線１７の配置はバスライン２１上で任意に修正変更が行えるので設計の自由度が広い。
【００２０】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述した各実施例に限定されるのものではなく、例えば半導体チップを基板にワイヤボンディング接続するパッケージのめっき引き出し線の配線方法について説明したが、フリップチップ接続するパッケージのめっき引き出し線の配線に用いても良い等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２１】
【発明の効果】
本発明に係るめっき引き出し線の配線方法を用いると、製品とは直接関係がなく比較的設計上拘束され難いバスラインに対応する端子エリアにダミー端子を仮想配置し、該ダミー端子と各端子との間を最短距離で結んでめっき引き出し線を形成できるので、めっき引き出し線を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、基本的に端子とダミー端子との間の配線を考慮すれば足りるため、配線引き直しに要する工数も減らすことができ、ダミー端子の配置はバスライン上で任意に行えるので設計の自由度が広い。また、めっき引き出し線がバスラインに対し直交することなく交差して形成されるので、製品レベルでめっき引き出し線の切断部分にバリが生じ難く、切断面の仕上がりが良い。
また、配線エリアとバスラインを挟んで対応する位置に当該配線エリア内と同様のコピーを形成し、各エリア内の対応する端子どうしを結んで引き出し用配線パターンを形成する場合にも、配線エリア内の各端子からバスラインと交差する部位までの引き出し用配線パターンを残してめっき引き出し線とすることができるので、該めっき引き出し線を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、めっき引き出し線の配置はバスライン上で任意に修正変更が行えるので設計の自由度が広い。
【図面の簡単な説明】
【図１】第１のめっき引き出し線の配線工程を示す説明図である。
【図２】第２のめっき引き出し線の配線工程を示す説明図である。
【図３】めっき引き出し線の配線工程を示すフローチャートである。
【図４】ＣＡＤシステムの構成を示すブロック図である。
【図５】従来のめっき引き出し線の配線工程を示す説明図である。
【符号の説明】
１ ＣＡＤシステム
２ ＣＰＵ
３ ＲＯＭ
４ ＲＡＭ
５ 入力部
６ ディスプレイ
７ ハードディスク
８ ドライブ装置
９ フロッピーディスク
１０ 入出力インターフェース
１１ ボンディングパッド部
１２ ビア部
１３ 配線パターン
１４ 配線エリア
１５ 端子エリア
１６、１６ａ、１６ｂ ダミー端子
１７ めっき引き出し線
１８ 切断ライン
１９ コピーエリア
２０ 引き出し用配線パターン
２１ バスライン
【発明の属する利用分野】
本発明は仮想平面において、半導体パッケージ用の配線パターンが形成された各端子よりバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法に関する。
【０００２】
【従来の技術】
ＣＡＤシステムを用いて、ＰＢＧＡやＥＢＧＡなどの半導体パッケージの配線設計をする場合、仮想メモリ（仮想平面）上で半導体チップの電極端子と電気的に接続されるパッド部（例えばワイヤボンディングパッド）とその周囲に設けられたビア部（ランド部）との間或いはビア部どうしの間を、配線パターンにより個々に接続するように設計される。
【０００３】
この半導体パッケージ用の自動配線設計は、例えばＣＡＤシステムを用いて仮想平面上でパッド部とビア部間或いはビア部間を円弧と線分を用いて自動配線を行った後、線分の幅を太らせたり、ビア部間の配線間隔（ライン＆スペース）をある程度均等に修正して配線する。
【０００４】
【発明が解決しようとする課題】
図５において、ＣＡＤシステムの仮想平面において、指定されたエリア５１に仮想配置されたパッド部（ワイヤボンディングパッド）５２と指定されたエリア５３に仮想配置されたビア部５４との間に配線パターン５５を形成した後、パッド部５２やビア部５４からバスライン（給電ライン）部５６に向かってめっき引き出し線を形成しないと電解めっきを行うことができない。パッド部５２とビア部５４との間の端子接続のみならずビア部５４とめっき引き出し線の先端部との端子接続も含めて三端子を経由して配線間のクリアランスを保ちながら自動配線するのは難しい。たとえ、パッド部５１とビア部５２、ビア部５２とめっき引き出し部の二回に分けて配線するとしても、配線の引き直しが多発する。特に、ビア部（ランド部）５４は半導体パッケージによって不規則な配置形態を取ることが多く、ＰＢＧＡのように半導体チップを樹脂封止するためのゲート部のスペースを設ける場合には不規則な配置になり易い。この場合には、ビア部５４間に余分な空きスペースが形成されて、配線が冗長になったり配線経路に偏りが生じ易い。かえって、オペレータがマニュアルにより個別に配線したほうが良い結果が得られる場合も多いと言うのが実情である。
【０００５】
本発明の目的は、上記従来技術の課題を解決し、仮想平面上で半導体パッケージの端子間に配線パターンが形成された各端子よりバスラインに向かって引き出されるめっき引き出し線を簡易に自動配線可能なめっき引き出し線の配線方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、仮想平面において、半導体パッケージの配線パターンが接続される各端子からバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法において、バスラインに対応する位置に端子エリアを指定して、該端子エリア内に各端子に対応するダミー端子を仮想配置するステップと、各端子とそれに対応するダミー端子とを最短距離で各々結んでめっき引き出し線を形成するステップと、めっき引き出し線が半導体パッケージの外形に対して直交することなく交差するように、端子エリアを半導体パッケージの外形に対して平行に移動するステップとを含むことを特徴とする。
また、第２の配線方法は、バスラインを挟んで対応する位置に配線パターンが形成された配線エリアをコピーするコピーエリアを指定して、該コピーエリア内に配線エリア内に配置された各端子に対応する端子をコピーして配置するステップと、配線エリア内の各端子とコピーエリア内の対応する各端子とを結んで引き出し用配線パターンを形成するステップと、配線エリア内の各端子からバスラインと交差する部位までの引き出し用配線パターンを残してめっき引き出し線とするステップとを含むことを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳述する。
本実施例では、ＣＡＤシステムを用いて仮想平面上に描かれた半導体パッケージの外形内に、半導体チップが搭載されるダイパッド部と、該ダイパッド部の周囲に半導体チップの電極端子（チップパッド）とワイヤボンディング接続されるボンディングパッド部と、該ボンディングパッド部の周囲にビア部（ランド部）が配置され、ボンディングパッド部とビア部間とを接続する配線パターンが形成された後に、各ビア部よりパッケージの外側に設けられたバスラインに向かってめっき引き出し線を形成する場合の配線方法について説明する。尚、ビア部はランド部の直上に形成される場合が多く、本実施例ではビア部と言うときは、ランド部の位置をも指し示すものとする。また、多層配線の場合、レイヤーによってはビア部とビア部とを配線する場合も同様の手法が用いられるものとする。
図１は第１のめっき引き出し線の配線工程を示す説明図、図２は第２のめっき引き出し線の配線工程を示す説明図、図３はめっき引き出し線の配線工程を示すフローチャート、図４はＣＡＤシステムの構成を示すブロック図である。
【０００８】
先ず、半導体パッケージの配線設計を行うＣＡＤシステムの概略構成について図４に示すブロック図を参照して説明する。１はＣＡＤシステムであり、以下に述べる構成を有する。２は制御部であるＣＰＵであり、入力情報に応じてＣＡＤシステム１の各部に命令を発信してシステム全体の動作を制御する。３はＲＯＭであり、ＣＡＤシステムの設計動作プログラムが格納されている。４は記憶部として利用されるＲＡＭであり、入力されたデータや設計データなど各種データを一時記憶したりＣＰＵ２のワークエリアとして用いられる。５は入力部であり、キーボード、マウスなどを備えており、線の種類、座標データ、配線幅、配線間隔（クリアランス）など各種入力データが入力される。６はディスプレイであり、仮想平面上で設計される設計データを画面表示する。７はハードディスク（ＨＤ）であり、各レイヤー毎に配線設計された設計データなどをファイル等に格納して管理する。８はドライブ装置であり、内臓されたハードディスク７を駆動するほかにフロッピーディスク（ＦＤ）９などの外部記憶媒体を駆動する。１０は入出力インターフェース（Ｉ／Ｏ）であり、制御部と入力部５や各種出力部との間で命令やデータの交換が行われる。入出力インターフェース１０には、ＨＤやＦＤ増設用のドライブ装置を接続したり、プリンターなどを接続しても良い。
【０００９】
ＣＰＵ２は、ＲＯＭ３に記憶された設計動作プログラムをＲＡＭ４に読み出し、入力部５から入力された入力情報に応じて仮想平面上で配線設計を行い、その結果をディスプレイ６に表示する。また、ＲＡＭ４で一時記憶された配線設計データは、ハードディスク７やフロッピーディスク９などに格納される。
【００１０】
次に、半導体パッケージの配線方法の一例について説明する。
先ず、前提として、設計者はＣＡＤシステム１上でパッケージの外形を決め、接続端子が形成されるランド部（ビア部）の位置を仮想配置する。次に、半導体チップを搭載するダイパッド部の外形を形成し、その周囲にボンディングパッド部を直線状、ジグザグ状若しくは円弧状など任意に仮想配置する。次にボンディングパッド部とチップパッドとを結線する。
【００１１】
次に、図１において、キーボード或いはマウスなどの入力部５よりデータ入力して、仮想平面においてボンディングパッド部１１からビア部（ランド部）１２へ配線どうしが交差しないように設計ルール（ライン＆スペース）に見合うような最適な配線間隔となるように配線パターン１３を形成する。この配線パターン１３は、ラフ配線により配線ルートを決めてから、配線部分がビア部１２の中心を通過しているか否か、配線端部の幅方向中心点どうしが一致しているか否か判定しながら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円弧と線分により配線してビア部１２間を通過する配線の偏りを修正して形成したり、或いはビア部の周囲を正多角形を描いて線分のみにより配線を形成するなど様々な配線方法を用いて形成される。この配線パターン１３は、ハードディスク７やフロッピーディスク９にレイヤー毎に記憶される。
【００１２】
次に、図３に示すフローチャートに基づいてめっき引き出し線の配線工程について図１を参照しながら説明する。先ず、パッド部１１とビア部１２間には配線パターン１３が形成されている（ステップＳ１）。次に、図１において、仮想平面上で指定された配線エリア１４に存在する各ビア部１２よりバスラインに対応する位置に端子エリア１５を指定し（バスラインに平行に指定する）、該端子エリア１５内に各ビア部１２と個々に接続されるダミー端子１６を仮想配置する（ステップＳ２、Ｓ３）。このダミー端子１６の配置方法は、例えば各ビア部１２から所定距離にダミー端子１６ａを配置し、ダミー端子１６ａ間にもダミー端子１６ｂを均等に配置することにより自動的に行われる。よって、各ダミー端子１６の間隔は、各ビア部１２の配置により必ずしも均等になるとは限らない。
【００１３】
次に、各ビア部１２と対応するダミー端子１６ａ、１６ｂとを最短距離で各々結んでめっき引き出し線１７を生成する（ステップＳ４）。次に、めっき引き出し線１７間のライン＆スペースが適当か否か判定し（ステップＳ５）、偏りがある場合にはステップＳ２に戻ってダミー端子１６の配置、間隔を設定し直してからめっき引き出し線１７を引き直す（ステップＳ２〜４）。端子エリア１５はバスラインを想定しているため、製品（半導体パッケージ）とは直接関係なくなるエリアであるため、ダミー端子１６の配置に関する設計上の自由度は広く取れる。
【００１４】
次に、各ビア部１２とダミー端子とを結ぶめっき引き出し線１７がバスラインに対し直交することなく交差しているか否かを判定し（ステップＳ６）、直交している場合には端子エリア１５を半導体パッケージの外形に対して平行に（図１の矢印Ｘ方向に）適宜移動させる（ステップＳ７）。これは、実際にパッケージを製造する場合に基板を個片に切断する必要があるが、めっき引き出し線１７がバスラインに対して直交している場合には、切断ライン１８とも直交することとなるため、めっき引き出し線１７にバリが生じ易いからである。めっき引き出し線１７がバスラインに対し直交することなく交差している場合には、製品レベルで切断部分にバリが生じ難く、切断面の仕上がりが良い。
【００１５】
上記めっき引き出し線の配線方法を用いれば、製品（半導体パッケージ）と直接関係がなく設計上拘束され難いバスラインに対応する端子エリア１５にダミー端子１６を仮想配置して該ダミー端子１６と各ビア部１２との間を最短距離で結んでめっき引き出し線１７を形成できるので、めっき引き出し線１７を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、基本的にビア部１２とダミー端子１６との間の配線を考慮すれば足りるため、配線引き直しに要する工数も減らすことができ、ダミー端子１６の配置はバスライン上で任意に行えるので設計の自由度が広い。また、めっき引き出し線１７がバスラインに対し直交することなく交差して形成されるので、製品レベルでめっき引き出し線１７の切断部分にバリが生じ難く、切断面の仕上がりが良い。
【００１６】
次に、めっき引き出し線の配線方法の他例について、図２を参照して説明する。前記実施例と同一部材には同一番号を付して説明を援用する。
仮想平面において、バスライン２１を挟んで対応する位置に配線パターン１３が形成された配線エリア１４をコピーするコピーエリア１９を指定する。該コピーエリア１９内に配線エリア１４内に配置されたビア部１２に対応するビア部１２をコピーして配置する。そして、配線エリア１４内の各ビア部１２とコピーエリア１９内の対応する各ビア部１２とを結んで引き出し用配線パターン２０を形成する。
【００１７】
この引き出し用配線パターン２０は、配線エリア１４内の配線パターン１３と同様にして形成される。配線エリア１４内の各ビア部１２よりコピーエリア１９内の対応するビア部との間（例えば、ビア部１２ａとビア部１２ａ、ビア部１２ｂとビア部１２ｂ、ビア部１２ｃとビア部１２ｃ…）で設計ルール（ライン＆スペース）に適合するように形成される。具体的には、ラフ配線により配線ルートを決めてから、配線部分がビア部１２の中心を通過しているか否か、配線端部の幅方向中心点どうしが一致しているか否か判定しながら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円弧と線分により配線してビア部１２間を通過する配線の偏りを修正して形成したり、或いはビア部の周囲に正多角形を描いて線分のみにより配線を形成するなど様々な配線方法を用いて形成される。
【００１８】
次に、引き出し用配線パターン２０のうち、配線エリア１４の各ビア部１２からバスライン２１と交差する部位までを残してめっき引き出し線１７とする。めっき引き出し線１７はバスライン２１に対し直交することなく交差するよう形成されているのが製品の仕上がりを考慮すると望ましい。
【００１９】
上記めっき引き出し線の配線方法を用いれば、配線エリア１４とバスライン２１を挟んで対応する位置に当該配線エリア１４内と同様のコピーを形成し各エリア内の対応するビア部１２どうしを結んで引き出し用配線パターン２０を形成する場合にも、配線エリア１４内の各ビア部１２からバスライン２１と交差する部位までの引き出し用配線パターン２０を残してめっき引き出し線１７とすることができるので、該めっき引き出し線１７を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、めっき引き出し線１７の配置はバスライン２１上で任意に修正変更が行えるので設計の自由度が広い。
【００２０】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述した各実施例に限定されるのものではなく、例えば半導体チップを基板にワイヤボンディング接続するパッケージのめっき引き出し線の配線方法について説明したが、フリップチップ接続するパッケージのめっき引き出し線の配線に用いても良い等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２１】
【発明の効果】
本発明に係るめっき引き出し線の配線方法を用いると、製品とは直接関係がなく比較的設計上拘束され難いバスラインに対応する端子エリアにダミー端子を仮想配置し、該ダミー端子と各端子との間を最短距離で結んでめっき引き出し線を形成できるので、めっき引き出し線を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、基本的に端子とダミー端子との間の配線を考慮すれば足りるため、配線引き直しに要する工数も減らすことができ、ダミー端子の配置はバスライン上で任意に行えるので設計の自由度が広い。また、めっき引き出し線がバスラインに対し直交することなく交差して形成されるので、製品レベルでめっき引き出し線の切断部分にバリが生じ難く、切断面の仕上がりが良い。
また、配線エリアとバスラインを挟んで対応する位置に当該配線エリア内と同様のコピーを形成し、各エリア内の対応する端子どうしを結んで引き出し用配線パターンを形成する場合にも、配線エリア内の各端子からバスラインと交差する部位までの引き出し用配線パターンを残してめっき引き出し線とすることができるので、該めっき引き出し線を設計ルールに適合させて可能な限り自動化・省力化して配線設計できる。また、めっき引き出し線の配置はバスライン上で任意に修正変更が行えるので設計の自由度が広い。
【図面の簡単な説明】
【図１】第１のめっき引き出し線の配線工程を示す説明図である。
【図２】第２のめっき引き出し線の配線工程を示す説明図である。
【図３】めっき引き出し線の配線工程を示すフローチャートである。
【図４】ＣＡＤシステムの構成を示すブロック図である。
【図５】従来のめっき引き出し線の配線工程を示す説明図である。
【符号の説明】
１ ＣＡＤシステム
２ ＣＰＵ
３ ＲＯＭ
４ ＲＡＭ
５ 入力部
６ ディスプレイ
７ ハードディスク
８ ドライブ装置
９ フロッピーディスク
１０ 入出力インターフェース
１１ ボンディングパッド部
１２ ビア部
１３ 配線パターン
１４ 配線エリア
１５ 端子エリア
１６、１６ａ、１６ｂ ダミー端子
１７ めっき引き出し線
１８ 切断ライン
１９ コピーエリア
２０ 引き出し用配線パターン
２１ バスライン
Claims (2)
- 仮想平面において、半導体パッケージの配線パターンが接続される各端子からバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法において、
前記バスラインに対応する位置に端子エリアを指定して、該端子エリア内に各端子に対応するダミー端子を仮想配置するステップと、
前記各端子とそれに対応するダミー端子とを最短距離で各々結んでめっき引き出し線を形成するステップと、
前記めっき引き出し線が前記半導体パッケージの外形に対して直交することなく交差するように、前記端子エリアを前記半導体パッケージの外形に対して平行に移動するステップとを含むことを特徴とするめっき引き出し線の配線方法。 - 仮想平面において、半導体パッケージの配線パターンが接続される各端子からバスラインに向かってめっき引き出し線を形成する、ＣＡＤシステムを用いためっき引き出し線の配線方法において、
前記バスラインに対応する位置に前記配線パターンが形成された配線エリアをコピーするコピーエリアを指定して、該コピーエリア内に前記配線エリア内に配置された各端子に対応する端子をコピーして配置するステップと、
前記配線エリア内の各端子と前記コピーエリア内の対応する各端子とを結んで引き出し用配線パターンを形成するステップと、
前記配線エリア内の各端子から前記バスラインと交差する部位までの前記引き出し用配線パターンを残してめっき引き出し線とするステップとを含むことを特徴とするめっき引き出し線の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338911A JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338911A JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149734A JP2002149734A (ja) | 2002-05-24 |
| JP3721304B2 true JP3721304B2 (ja) | 2005-11-30 |
Family
ID=18814056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338911A Expired - Fee Related JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721304B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4467495B2 (ja) | 2005-09-28 | 2010-05-26 | 新光電気工業株式会社 | 配線パターン決定方法およびそのコンピュータプログラム |
-
2000
- 2000-11-07 JP JP2000338911A patent/JP3721304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002149734A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| US7469397B2 (en) | Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| US7454736B2 (en) | Automatic trace determination apparatus and computer program thereof | |
| US5331572A (en) | Integrated circuit and layout system therefor | |
| US6662351B2 (en) | Wiring editing method, for semiconductor package, capable of easily editing offset of wiring pattern | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JPH04256338A (ja) | 集積回路の自動レイアウト方式 | |
| JP2521041B2 (ja) | 集積回路における配線方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
| US7107556B1 (en) | Method and system for implementing an analytical wirelength formulation for unavailability of routing directions | |
| JP3180968B2 (ja) | Ｉｃ内配線方法 | |
| JP3740387B2 (ja) | 平坦化パターン自動生成方法 | |
| JPH0974139A (ja) | 半導体集積回路およびその配置配線方法 | |
| JP3117908B2 (ja) | ガードリング設計装置 | |
| JP2002123564A (ja) | 半導体パッケージの配線方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JPH0329343A (ja) | 半導体集積回路の配線方法 | |
| JPH087759B2 (ja) | 部品の自動配置処理方式 | |
| JPH06231208A (ja) | 配線方法及び配線装置 | |
| JPH0964287A (ja) | 金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |