JP2002149734A - めっき引き出し線の配線方法 - Google Patents
めっき引き出し線の配線方法Info
- Publication number
- JP2002149734A JP2002149734A JP2000338911A JP2000338911A JP2002149734A JP 2002149734 A JP2002149734 A JP 2002149734A JP 2000338911 A JP2000338911 A JP 2000338911A JP 2000338911 A JP2000338911 A JP 2000338911A JP 2002149734 A JP2002149734 A JP 2002149734A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- area
- lead
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】
【課題】 配線パターンが形成された各端子よりバスラ
インに向かって引き出されるめっき引き出し線を簡易に
自動配線可能なめっき引き出し線の配線方法を提供す
る。 【解決手段】 バスラインに対応する位置に端子エリア
１５を指定して、該端子エリア１５内に各ビア部１２に
対応するダミー端子１６を仮想配置するステップと、各
ビア部１２とそれに対応するダミー端子１６とを最短距
離で各々結んでめっき引き出し線１７を形成するステッ
プと、めっき引き出し線１７が半導体パッケージの外形
に対して直交することなく交差するように、端子エリア
１５を半導体パッケージの外形に対して平行に移動する
ステップとを含む。
インに向かって引き出されるめっき引き出し線を簡易に
自動配線可能なめっき引き出し線の配線方法を提供す
る。 【解決手段】 バスラインに対応する位置に端子エリア
１５を指定して、該端子エリア１５内に各ビア部１２に
対応するダミー端子１６を仮想配置するステップと、各
ビア部１２とそれに対応するダミー端子１６とを最短距
離で各々結んでめっき引き出し線１７を形成するステッ
プと、めっき引き出し線１７が半導体パッケージの外形
に対して直交することなく交差するように、端子エリア
１５を半導体パッケージの外形に対して平行に移動する
ステップとを含む。
Description
【０００１】
【発明の属する利用分野】本発明は仮想平面において、
半導体パッケージ用の配線パターンが形成された各端子
よりバスラインに向かってめっき引き出し線を形成す
る、ＣＡＤシステムを用いためっき引き出し線の配線方
法に関する。
半導体パッケージ用の配線パターンが形成された各端子
よりバスラインに向かってめっき引き出し線を形成す
る、ＣＡＤシステムを用いためっき引き出し線の配線方
法に関する。
【０００２】
【従来の技術】ＣＡＤシステムを用いて、ＰＢＧＡやＥ
ＢＧＡなどの半導体パッケージの配線設計をする場合、
仮想メモリ（仮想平面）上で半導体チップの電極端子と
電気的に接続されるパッド部（例えばワイヤボンディン
グパッド）とその周囲に設けられたビア部（ランド部）
との間或いはビア部どうしの間を、配線パターンにより
個々に接続するように設計される。
ＢＧＡなどの半導体パッケージの配線設計をする場合、
仮想メモリ（仮想平面）上で半導体チップの電極端子と
電気的に接続されるパッド部（例えばワイヤボンディン
グパッド）とその周囲に設けられたビア部（ランド部）
との間或いはビア部どうしの間を、配線パターンにより
個々に接続するように設計される。
【０００３】この半導体パッケージ用の自動配線設計
は、例えばＣＡＤシステムを用いて仮想平面上でパッド
部とビア部間或いはビア部間を円弧と線分を用いて自動
配線を行った後、線分の幅を太らせたり、ビア部間の配
線間隔（ライン＆スペース）をある程度均等に修正して
配線する。
は、例えばＣＡＤシステムを用いて仮想平面上でパッド
部とビア部間或いはビア部間を円弧と線分を用いて自動
配線を行った後、線分の幅を太らせたり、ビア部間の配
線間隔（ライン＆スペース）をある程度均等に修正して
配線する。
【０００４】
【発明が解決しようとする課題】図５において、ＣＡＤ
システムの仮想平面において、指定されたエリア５１に
仮想配置されたパッド部（ワイヤボンディングパッド）
５２と指定されたエリア５３に仮想配置されたビア部５
４との間に配線パターン５５を形成した後、パッド部５
２やビア部５４からバスライン（給電ライン）部５６に
向かってめっき引き出し線を形成しないと電解めっきを
行うことができない。パッド部５２とビア部５４との間
の端子接続のみならずビア部５４とめっき引き出し線の
先端部との端子接続も含めて三端子を経由して配線間の
クリアランスを保ちながら自動配線するのは難しい。た
とえ、パッド部５１とビア部５２、ビア部５２とめっき
引き出し部の二回に分けて配線するとしても、配線の引
き直しが多発する。特に、ビア部（ランド部）５４は半
導体パッケージによって不規則な配置形態を取ることが
多く、ＰＢＧＡのように半導体チップを樹脂封止するた
めのゲート部のスペースを設ける場合には不規則な配置
になり易い。この場合には、ビア部５４間に余分な空き
スペースが形成されて、配線が冗長になったり配線経路
に偏りが生じ易い。かえって、オペレータがマニュアル
により個別に配線したほうが良い結果が得られる場合も
多いと言うのが実情である。
システムの仮想平面において、指定されたエリア５１に
仮想配置されたパッド部（ワイヤボンディングパッド）
５２と指定されたエリア５３に仮想配置されたビア部５
４との間に配線パターン５５を形成した後、パッド部５
２やビア部５４からバスライン（給電ライン）部５６に
向かってめっき引き出し線を形成しないと電解めっきを
行うことができない。パッド部５２とビア部５４との間
の端子接続のみならずビア部５４とめっき引き出し線の
先端部との端子接続も含めて三端子を経由して配線間の
クリアランスを保ちながら自動配線するのは難しい。た
とえ、パッド部５１とビア部５２、ビア部５２とめっき
引き出し部の二回に分けて配線するとしても、配線の引
き直しが多発する。特に、ビア部（ランド部）５４は半
導体パッケージによって不規則な配置形態を取ることが
多く、ＰＢＧＡのように半導体チップを樹脂封止するた
めのゲート部のスペースを設ける場合には不規則な配置
になり易い。この場合には、ビア部５４間に余分な空き
スペースが形成されて、配線が冗長になったり配線経路
に偏りが生じ易い。かえって、オペレータがマニュアル
により個別に配線したほうが良い結果が得られる場合も
多いと言うのが実情である。
【０００５】本発明の目的は、上記従来技術の課題を解
決し、仮想平面上で半導体パッケージの端子間に配線パ
ターンが形成された各端子よりバスラインに向かって引
き出されるめっき引き出し線を簡易に自動配線可能なめ
っき引き出し線の配線方法を提供することにある。
決し、仮想平面上で半導体パッケージの端子間に配線パ
ターンが形成された各端子よりバスラインに向かって引
き出されるめっき引き出し線を簡易に自動配線可能なめ
っき引き出し線の配線方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。即ち、仮想平面におい
て、半導体パッケージの配線パターンが接続される各端
子からバスラインに向かってめっき引き出し線を形成す
る、ＣＡＤシステムを用いためっき引き出し線の配線方
法において、バスラインに対応する位置に端子エリアを
指定して、該端子エリア内に各端子に対応するダミー端
子を仮想配置するステップと、各端子とそれに対応する
ダミー端子とを最短距離で各々結んでめっき引き出し線
を形成するステップと、めっき引き出し線が半導体パッ
ケージの外形に対して直交することなく交差するよう
に、端子エリアを半導体パッケージの外形に対して平行
に移動するステップとを含むことを特徴とする。また、
第２の配線方法は、バスラインを挟んで対応する位置に
配線パターンが形成された配線エリアをコピーするコピ
ーエリアを指定して、該コピーエリア内に配線エリア内
に配置された各端子に対応する端子をコピーして配置す
るステップと、配線エリア内の各端子とコピーエリア内
の対応する各端子とを結んで引き出し用配線パターンを
形成するステップと、配線エリア内の各端子からバスラ
インと交差する部位までの引き出し用配線パターンを残
してめっき引き出し線とするステップとを含むことを特
徴とする。
め、本発明は次の構成を備える。即ち、仮想平面におい
て、半導体パッケージの配線パターンが接続される各端
子からバスラインに向かってめっき引き出し線を形成す
る、ＣＡＤシステムを用いためっき引き出し線の配線方
法において、バスラインに対応する位置に端子エリアを
指定して、該端子エリア内に各端子に対応するダミー端
子を仮想配置するステップと、各端子とそれに対応する
ダミー端子とを最短距離で各々結んでめっき引き出し線
を形成するステップと、めっき引き出し線が半導体パッ
ケージの外形に対して直交することなく交差するよう
に、端子エリアを半導体パッケージの外形に対して平行
に移動するステップとを含むことを特徴とする。また、
第２の配線方法は、バスラインを挟んで対応する位置に
配線パターンが形成された配線エリアをコピーするコピ
ーエリアを指定して、該コピーエリア内に配線エリア内
に配置された各端子に対応する端子をコピーして配置す
るステップと、配線エリア内の各端子とコピーエリア内
の対応する各端子とを結んで引き出し用配線パターンを
形成するステップと、配線エリア内の各端子からバスラ
インと交差する部位までの引き出し用配線パターンを残
してめっき引き出し線とするステップとを含むことを特
徴とする。
【０００７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面と共に詳述する。本実施例では、ＣＡ
Ｄシステムを用いて仮想平面上に描かれた半導体パッケ
ージの外形内に、半導体チップが搭載されるダイパッド
部と、該ダイパッド部の周囲に半導体チップの電極端子
（チップパッド）とワイヤボンディング接続されるボン
ディングパッド部と、該ボンディングパッド部の周囲に
ビア部（ランド部）が配置され、ボンディングパッド部
とビア部間とを接続する配線パターンが形成された後
に、各ビア部よりパッケージの外側に設けられたバスラ
インに向かってめっき引き出し線を形成する場合の配線
方法について説明する。尚、ビア部はランド部の直上に
形成される場合が多く、本実施例ではビア部と言うとき
は、ランド部の位置をも指し示すものとする。また、多
層配線の場合、レイヤーによってはビア部とビア部とを
配線する場合も同様の手法が用いられるものとする。図
１は第１のめっき引き出し線の配線工程を示す説明図、
図２は第２のめっき引き出し線の配線工程を示す説明
図、図３はめっき引き出し線の配線工程を示すフローチ
ャート、図４はＣＡＤシステムの構成を示すブロック図
である。
について添付図面と共に詳述する。本実施例では、ＣＡ
Ｄシステムを用いて仮想平面上に描かれた半導体パッケ
ージの外形内に、半導体チップが搭載されるダイパッド
部と、該ダイパッド部の周囲に半導体チップの電極端子
（チップパッド）とワイヤボンディング接続されるボン
ディングパッド部と、該ボンディングパッド部の周囲に
ビア部（ランド部）が配置され、ボンディングパッド部
とビア部間とを接続する配線パターンが形成された後
に、各ビア部よりパッケージの外側に設けられたバスラ
インに向かってめっき引き出し線を形成する場合の配線
方法について説明する。尚、ビア部はランド部の直上に
形成される場合が多く、本実施例ではビア部と言うとき
は、ランド部の位置をも指し示すものとする。また、多
層配線の場合、レイヤーによってはビア部とビア部とを
配線する場合も同様の手法が用いられるものとする。図
１は第１のめっき引き出し線の配線工程を示す説明図、
図２は第２のめっき引き出し線の配線工程を示す説明
図、図３はめっき引き出し線の配線工程を示すフローチ
ャート、図４はＣＡＤシステムの構成を示すブロック図
である。
【０００８】先ず、半導体パッケージの配線設計を行う
ＣＡＤシステムの概略構成について図４に示すブロック
図を参照して説明する。１はＣＡＤシステムであり、以
下に述べる構成を有する。２は制御部であるＣＰＵであ
り、入力情報に応じてＣＡＤシステム１の各部に命令を
発信してシステム全体の動作を制御する。３はＲＯＭで
あり、ＣＡＤシステムの設計動作プログラムが格納され
ている。４は記憶部として利用されるＲＡＭであり、入
力されたデータや設計データなど各種データを一時記憶
したりＣＰＵ２のワークエリアとして用いられる。５は
入力部であり、キーボード、マウスなどを備えており、
線の種類、座標データ、配線幅、配線間隔（クリアラン
ス）など各種入力データが入力される。６はディスプレ
イであり、仮想平面上で設計される設計データを画面表
示する。７はハードディスク（ＨＤ）であり、各レイヤ
ー毎に配線設計された設計データなどをファイル等に格
納して管理する。８はドライブ装置であり、内臓された
ハードディスク７を駆動するほかにフロッピーディスク
（ＦＤ）９などの外部記憶媒体を駆動する。１０は入出
力インターフェース（Ｉ／Ｏ）であり、制御部と入力部
５や各種出力部との間で命令やデータの交換が行われ
る。入出力インターフェース１０には、ＨＤやＦＤ増設
用のドライブ装置を接続したり、プリンターなどを接続
しても良い。
ＣＡＤシステムの概略構成について図４に示すブロック
図を参照して説明する。１はＣＡＤシステムであり、以
下に述べる構成を有する。２は制御部であるＣＰＵであ
り、入力情報に応じてＣＡＤシステム１の各部に命令を
発信してシステム全体の動作を制御する。３はＲＯＭで
あり、ＣＡＤシステムの設計動作プログラムが格納され
ている。４は記憶部として利用されるＲＡＭであり、入
力されたデータや設計データなど各種データを一時記憶
したりＣＰＵ２のワークエリアとして用いられる。５は
入力部であり、キーボード、マウスなどを備えており、
線の種類、座標データ、配線幅、配線間隔（クリアラン
ス）など各種入力データが入力される。６はディスプレ
イであり、仮想平面上で設計される設計データを画面表
示する。７はハードディスク（ＨＤ）であり、各レイヤ
ー毎に配線設計された設計データなどをファイル等に格
納して管理する。８はドライブ装置であり、内臓された
ハードディスク７を駆動するほかにフロッピーディスク
（ＦＤ）９などの外部記憶媒体を駆動する。１０は入出
力インターフェース（Ｉ／Ｏ）であり、制御部と入力部
５や各種出力部との間で命令やデータの交換が行われ
る。入出力インターフェース１０には、ＨＤやＦＤ増設
用のドライブ装置を接続したり、プリンターなどを接続
しても良い。
【０００９】ＣＰＵ２は、ＲＯＭ３に記憶された設計動
作プログラムをＲＡＭ４に読み出し、入力部５から入力
された入力情報に応じて仮想平面上で配線設計を行い、
その結果をディスプレイ６に表示する。また、ＲＡＭ４
で一時記憶された配線設計データは、ハードディスク７
やフロッピー（登録商標）ディスク９などに格納され
る。
作プログラムをＲＡＭ４に読み出し、入力部５から入力
された入力情報に応じて仮想平面上で配線設計を行い、
その結果をディスプレイ６に表示する。また、ＲＡＭ４
で一時記憶された配線設計データは、ハードディスク７
やフロッピー（登録商標）ディスク９などに格納され
る。
【００１０】次に、半導体パッケージの配線方法の一例
について説明する。先ず、前提として、設計者はＣＡＤ
システム１上でパッケージの外形を決め、接続端子が形
成されるランド部（ビア部）の位置を仮想配置する。次
に、半導体チップを搭載するダイパッド部の外形を形成
し、その周囲にボンディングパッド部を直線状、ジグザ
グ状若しくは円弧状など任意に仮想配置する。次にボン
ディングパッド部とチップパッドとを結線する。
について説明する。先ず、前提として、設計者はＣＡＤ
システム１上でパッケージの外形を決め、接続端子が形
成されるランド部（ビア部）の位置を仮想配置する。次
に、半導体チップを搭載するダイパッド部の外形を形成
し、その周囲にボンディングパッド部を直線状、ジグザ
グ状若しくは円弧状など任意に仮想配置する。次にボン
ディングパッド部とチップパッドとを結線する。
【００１１】次に、図１において、キーボード或いはマ
ウスなどの入力部５よりデータ入力して、仮想平面にお
いてボンディングパッド部１１からビア部（ランド部）
１２へ配線どうしが交差しないように設計ルール（ライ
ン＆スペース）に見合うような最適な配線間隔となるよ
うに配線パターン１３を形成する。この配線パターン１
３は、ラフ配線により配線ルートを決めてから、配線部
分がビア部１２の中心を通過しているか否か、配線端部
の幅方向中心点どうしが一致しているか否か判定しなが
ら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法
のように円弧と線分により配線してビア部１２間を通過
する配線の偏りを修正して形成したり、或いはビア部の
周囲を正多角形を描いて線分のみにより配線を形成する
など様々な配線方法を用いて形成される。この配線パタ
ーン１３は、ハードディスク７やフロッピーディスク９
にレイヤー毎に記憶される。
ウスなどの入力部５よりデータ入力して、仮想平面にお
いてボンディングパッド部１１からビア部（ランド部）
１２へ配線どうしが交差しないように設計ルール（ライ
ン＆スペース）に見合うような最適な配線間隔となるよ
うに配線パターン１３を形成する。この配線パターン１
３は、ラフ配線により配線ルートを決めてから、配線部
分がビア部１２の中心を通過しているか否か、配線端部
の幅方向中心点どうしが一致しているか否か判定しなが
ら配線を修正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法
のように円弧と線分により配線してビア部１２間を通過
する配線の偏りを修正して形成したり、或いはビア部の
周囲を正多角形を描いて線分のみにより配線を形成する
など様々な配線方法を用いて形成される。この配線パタ
ーン１３は、ハードディスク７やフロッピーディスク９
にレイヤー毎に記憶される。
【００１２】次に、図３に示すフローチャートに基づい
てめっき引き出し線の配線工程について図１を参照しな
がら説明する。先ず、パッド部１１とビア部１２間には
配線パターン１３が形成されている（ステップＳ１）。
次に、図１において、仮想平面上で指定された配線エリ
ア１４に存在する各ビア部１２よりバスラインに対応す
る位置に端子エリア１５を指定し（バスラインに平行に
指定する）、該端子エリア１５内に各ビア部１２と個々
に接続されるダミー端子１６を仮想配置する（ステップ
Ｓ２、Ｓ３）。このダミー端子１６の配置方法は、例え
ば各ビア部１２から所定距離にダミー端子１６ａを配置
し、ダミー端子１６ａ間にもダミー端子１６ｂを均等に
配置することにより自動的に行われる。よって、各ダミ
ー端子１６の間隔は、各ビア部１２の配置により必ずし
も均等になるとは限らない。
てめっき引き出し線の配線工程について図１を参照しな
がら説明する。先ず、パッド部１１とビア部１２間には
配線パターン１３が形成されている（ステップＳ１）。
次に、図１において、仮想平面上で指定された配線エリ
ア１４に存在する各ビア部１２よりバスラインに対応す
る位置に端子エリア１５を指定し（バスラインに平行に
指定する）、該端子エリア１５内に各ビア部１２と個々
に接続されるダミー端子１６を仮想配置する（ステップ
Ｓ２、Ｓ３）。このダミー端子１６の配置方法は、例え
ば各ビア部１２から所定距離にダミー端子１６ａを配置
し、ダミー端子１６ａ間にもダミー端子１６ｂを均等に
配置することにより自動的に行われる。よって、各ダミ
ー端子１６の間隔は、各ビア部１２の配置により必ずし
も均等になるとは限らない。
【００１３】次に、各ビア部１２と対応するダミー端子
１６ａ、１６ｂとを最短距離で各々結んでめっき引き出
し線１７を生成する（ステップＳ４）。次に、めっき引
き出し線１７間のライン＆スペースが適当か否か判定し
（ステップＳ５）、偏りがある場合にはステップＳ２に
戻ってダミー端子１６の配置、間隔を設定し直してから
めっき引き出し線１７を引き直す（ステップＳ２〜
４）。端子エリア１５はバスラインを想定しているた
め、製品（半導体パッケージ）とは直接関係なくなるエ
リアであるため、ダミー端子１６の配置に関する設計上
の自由度は広く取れる。
１６ａ、１６ｂとを最短距離で各々結んでめっき引き出
し線１７を生成する（ステップＳ４）。次に、めっき引
き出し線１７間のライン＆スペースが適当か否か判定し
（ステップＳ５）、偏りがある場合にはステップＳ２に
戻ってダミー端子１６の配置、間隔を設定し直してから
めっき引き出し線１７を引き直す（ステップＳ２〜
４）。端子エリア１５はバスラインを想定しているた
め、製品（半導体パッケージ）とは直接関係なくなるエ
リアであるため、ダミー端子１６の配置に関する設計上
の自由度は広く取れる。
【００１４】次に、各ビア部１２とダミー端子とを結ぶ
めっき引き出し線１７がバスラインに対し直交すること
なく交差しているか否かを判定し（ステップＳ６）、直
交している場合には端子エリア１５を半導体パッケージ
の外形に対して平行に（図１の矢印Ｘ方向に）適宜移動
させる（ステップＳ７）。これは、実際にパッケージを
製造する場合に基板を個片に切断する必要があるが、め
っき引き出し線１７がバスラインに対して直交している
場合には、切断ライン１８とも直交することとなるた
め、めっき引き出し線１７にバリが生じ易いからであ
る。めっき引き出し線１７がバスラインに対し直交する
ことなく交差している場合には、製品レベルで切断部分
にバリが生じ難く、切断面の仕上がりが良い。
めっき引き出し線１７がバスラインに対し直交すること
なく交差しているか否かを判定し（ステップＳ６）、直
交している場合には端子エリア１５を半導体パッケージ
の外形に対して平行に（図１の矢印Ｘ方向に）適宜移動
させる（ステップＳ７）。これは、実際にパッケージを
製造する場合に基板を個片に切断する必要があるが、め
っき引き出し線１７がバスラインに対して直交している
場合には、切断ライン１８とも直交することとなるた
め、めっき引き出し線１７にバリが生じ易いからであ
る。めっき引き出し線１７がバスラインに対し直交する
ことなく交差している場合には、製品レベルで切断部分
にバリが生じ難く、切断面の仕上がりが良い。
【００１５】上記めっき引き出し線の配線方法を用いれ
ば、製品（半導体パッケージ）と直接関係がなく設計上
拘束され難いバスラインに対応する端子エリア１５にダ
ミー端子１６を仮想配置して該ダミー端子１６と各ビア
部１２との間を最短距離で結んでめっき引き出し線１７
を形成できるので、めっき引き出し線１７を設計ルール
に適合させて可能な限り自動化・省力化して配線設計で
きる。また、基本的にビア部１２とダミー端子１６との
間の配線を考慮すれば足りるため、配線引き直しに要す
る工数も減らすことができ、ダミー端子１６の配置はバ
スライン上で任意に行えるので設計の自由度が広い。ま
た、めっき引き出し線１７がバスラインに対し直交する
ことなく交差して形成されるので、製品レベルでめっき
引き出し線１７の切断部分にバリが生じ難く、切断面の
仕上がりが良い。
ば、製品（半導体パッケージ）と直接関係がなく設計上
拘束され難いバスラインに対応する端子エリア１５にダ
ミー端子１６を仮想配置して該ダミー端子１６と各ビア
部１２との間を最短距離で結んでめっき引き出し線１７
を形成できるので、めっき引き出し線１７を設計ルール
に適合させて可能な限り自動化・省力化して配線設計で
きる。また、基本的にビア部１２とダミー端子１６との
間の配線を考慮すれば足りるため、配線引き直しに要す
る工数も減らすことができ、ダミー端子１６の配置はバ
スライン上で任意に行えるので設計の自由度が広い。ま
た、めっき引き出し線１７がバスラインに対し直交する
ことなく交差して形成されるので、製品レベルでめっき
引き出し線１７の切断部分にバリが生じ難く、切断面の
仕上がりが良い。
【００１６】次に、めっき引き出し線の配線方法の他例
について、図２を参照して説明する。前記実施例と同一
部材には同一番号を付して説明を援用する。仮想平面に
おいて、バスライン２１を挟んで対応する位置に配線パ
ターン１３が形成された配線エリア１４をコピーするコ
ピーエリア１９を指定する。該コピーエリア１９内に配
線エリア１４内に配置されたビア部１２に対応するビア
部１２をコピーして配置する。そして、配線エリア１４
内の各ビア部１２とコピーエリア１９内の対応する各ビ
ア部１２とを結んで引き出し用配線パターン２０を形成
する。
について、図２を参照して説明する。前記実施例と同一
部材には同一番号を付して説明を援用する。仮想平面に
おいて、バスライン２１を挟んで対応する位置に配線パ
ターン１３が形成された配線エリア１４をコピーするコ
ピーエリア１９を指定する。該コピーエリア１９内に配
線エリア１４内に配置されたビア部１２に対応するビア
部１２をコピーして配置する。そして、配線エリア１４
内の各ビア部１２とコピーエリア１９内の対応する各ビ
ア部１２とを結んで引き出し用配線パターン２０を形成
する。
【００１７】この引き出し用配線パターン２０は、配線
エリア１４内の配線パターン１３と同様にして形成され
る。配線エリア１４内の各ビア部１２よりコピーエリア
１９内の対応するビア部との間（例えば、ビア部１２ａ
とビア部１２ａ、ビア部１２ｂとビア部１２ｂ、ビア部
１２ｃとビア部１２ｃ…）で設計ルール（ライン＆スペ
ース）に適合するように形成される。具体的には、ラフ
配線により配線ルートを決めてから、配線部分がビア部
１２の中心を通過しているか否か、配線端部の幅方向中
心点どうしが一致しているか否か判定しながら配線を修
正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円
弧と線分により配線してビア部１２間を通過する配線の
偏りを修正して形成したり、或いはビア部の周囲に正多
角形を描いて線分のみにより配線を形成するなど様々な
配線方法を用いて形成される。
エリア１４内の配線パターン１３と同様にして形成され
る。配線エリア１４内の各ビア部１２よりコピーエリア
１９内の対応するビア部との間（例えば、ビア部１２ａ
とビア部１２ａ、ビア部１２ｂとビア部１２ｂ、ビア部
１２ｃとビア部１２ｃ…）で設計ルール（ライン＆スペ
ース）に適合するように形成される。具体的には、ラフ
配線により配線ルートを決めてから、配線部分がビア部
１２の中心を通過しているか否か、配線端部の幅方向中
心点どうしが一致しているか否か判定しながら配線を修
正して形成したり、Ｅｖｅｎ・Ｓｐａｃｅ法のように円
弧と線分により配線してビア部１２間を通過する配線の
偏りを修正して形成したり、或いはビア部の周囲に正多
角形を描いて線分のみにより配線を形成するなど様々な
配線方法を用いて形成される。
【００１８】次に、引き出し用配線パターン２０のう
ち、配線エリア１４の各ビア部１２からバスライン２１
と交差する部位までを残してめっき引き出し線１７とす
る。めっき引き出し線１７はバスライン２１に対し直交
することなく交差するよう形成されているのが製品の仕
上がりを考慮すると望ましい。
ち、配線エリア１４の各ビア部１２からバスライン２１
と交差する部位までを残してめっき引き出し線１７とす
る。めっき引き出し線１７はバスライン２１に対し直交
することなく交差するよう形成されているのが製品の仕
上がりを考慮すると望ましい。
【００１９】上記めっき引き出し線の配線方法を用いれ
ば、配線エリア１４とバスライン２１を挟んで対応する
位置に当該配線エリア１４内と同様のコピーを形成し各
エリア内の対応するビア部１２どうしを結んで引き出し
用配線パターン２０を形成する場合にも、配線エリア１
４内の各ビア部１２からバスライン２１と交差する部位
までの引き出し用配線パターン２０を残してめっき引き
出し線１７とすることができるので、該めっき引き出し
線１７を設計ルールに適合させて可能な限り自動化・省
力化して配線設計できる。また、めっき引き出し線１７
の配置はバスライン２１上で任意に修正変更が行えるの
で設計の自由度が広い。
ば、配線エリア１４とバスライン２１を挟んで対応する
位置に当該配線エリア１４内と同様のコピーを形成し各
エリア内の対応するビア部１２どうしを結んで引き出し
用配線パターン２０を形成する場合にも、配線エリア１
４内の各ビア部１２からバスライン２１と交差する部位
までの引き出し用配線パターン２０を残してめっき引き
出し線１７とすることができるので、該めっき引き出し
線１７を設計ルールに適合させて可能な限り自動化・省
力化して配線設計できる。また、めっき引き出し線１７
の配置はバスライン２１上で任意に修正変更が行えるの
で設計の自由度が広い。
【００２０】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述した各実施例に限定される
のものではなく、例えば半導体チップを基板にワイヤボ
ンディング接続するパッケージのめっき引き出し線の配
線方法について説明したが、フリップチップ接続するパ
ッケージのめっき引き出し線の配線に用いても良い等、
発明の精神を逸脱しない範囲で多くの改変を施し得るの
はもちろんである。
述べてきたが、本発明は上述した各実施例に限定される
のものではなく、例えば半導体チップを基板にワイヤボ
ンディング接続するパッケージのめっき引き出し線の配
線方法について説明したが、フリップチップ接続するパ
ッケージのめっき引き出し線の配線に用いても良い等、
発明の精神を逸脱しない範囲で多くの改変を施し得るの
はもちろんである。
【００２１】
【発明の効果】本発明に係るめっき引き出し線の配線方
法を用いると、製品とは直接関係がなく比較的設計上拘
束され難いバスラインに対応する端子エリアにダミー端
子を仮想配置し、該ダミー端子と各端子との間を最短距
離で結んでめっき引き出し線を形成できるので、めっき
引き出し線を設計ルールに適合させて可能な限り自動化
・省力化して配線設計できる。また、基本的に端子とダ
ミー端子との間の配線を考慮すれば足りるため、配線引
き直しに要する工数も減らすことができ、ダミー端子の
配置はバスライン上で任意に行えるので設計の自由度が
広い。また、めっき引き出し線がバスラインに対し直交
することなく交差して形成されるので、製品レベルでめ
っき引き出し線の切断部分にバリが生じ難く、切断面の
仕上がりが良い。また、配線エリアとバスラインを挟ん
で対応する位置に当該配線エリア内と同様のコピーを形
成し、各エリア内の対応する端子どうしを結んで引き出
し用配線パターンを形成する場合にも、配線エリア内の
各端子からバスラインと交差する部位までの引き出し用
配線パターンを残してめっき引き出し線とすることがで
きるので、該めっき引き出し線を設計ルールに適合させ
て可能な限り自動化・省力化して配線設計できる。ま
た、めっき引き出し線の配置はバスライン上で任意に修
正変更が行えるので設計の自由度が広い。
法を用いると、製品とは直接関係がなく比較的設計上拘
束され難いバスラインに対応する端子エリアにダミー端
子を仮想配置し、該ダミー端子と各端子との間を最短距
離で結んでめっき引き出し線を形成できるので、めっき
引き出し線を設計ルールに適合させて可能な限り自動化
・省力化して配線設計できる。また、基本的に端子とダ
ミー端子との間の配線を考慮すれば足りるため、配線引
き直しに要する工数も減らすことができ、ダミー端子の
配置はバスライン上で任意に行えるので設計の自由度が
広い。また、めっき引き出し線がバスラインに対し直交
することなく交差して形成されるので、製品レベルでめ
っき引き出し線の切断部分にバリが生じ難く、切断面の
仕上がりが良い。また、配線エリアとバスラインを挟ん
で対応する位置に当該配線エリア内と同様のコピーを形
成し、各エリア内の対応する端子どうしを結んで引き出
し用配線パターンを形成する場合にも、配線エリア内の
各端子からバスラインと交差する部位までの引き出し用
配線パターンを残してめっき引き出し線とすることがで
きるので、該めっき引き出し線を設計ルールに適合させ
て可能な限り自動化・省力化して配線設計できる。ま
た、めっき引き出し線の配置はバスライン上で任意に修
正変更が行えるので設計の自由度が広い。
【図１】第１のめっき引き出し線の配線工程を示す説明
図である。
図である。
【図２】第２のめっき引き出し線の配線工程を示す説明
図である。
図である。
【図３】めっき引き出し線の配線工程を示すフローチャ
ートである。
ートである。
【図４】ＣＡＤシステムの構成を示すブロック図であ
る。
る。
【図５】従来のめっき引き出し線の配線工程を示す説明
図である。
図である。
１ ＣＡＤシステム ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ 入力部 ６ ディスプレイ ７ ハードディスク ８ ドライブ装置 ９ フロッピーディスク １０ 入出力インターフェース １１ ボンディングパッド部 １２ ビア部 １３ 配線パターン １４ 配線エリア １５ 端子エリア １６、１６ａ、１６ｂ ダミー端子 １７ めっき引き出し線 １８ 切断ライン １９ コピーエリア ２０ 引き出し用配線パターン ２１ バスライン
Claims (2)
- 【請求項１】 仮想平面において、半導体パッケージの
配線パターンが接続される各端子からバスラインに向か
ってめっき引き出し線を形成する、ＣＡＤシステムを用
いためっき引き出し線の配線方法において、 前記バスラインに対応する位置に端子エリアを指定し
て、該端子エリア内に各端子に対応するダミー端子を仮
想配置するステップと、 前記各端子とそれに対応するダミー端子とを最短距離で
各々結んでめっき引き出し線を形成するステップと、 前記めっき引き出し線が前記半導体パッケージの外形に
対して直交することなく交差するように、前記端子エリ
アを前記半導体パッケージの外形に対して平行に移動す
るステップとを含むことを特徴とするめっき引き出し線
の配線方法。 - 【請求項２】 仮想平面において、半導体パッケージの
配線パターンが接続される各端子からバスラインに向か
ってめっき引き出し線を形成する、ＣＡＤシステムを用
いためっき引き出し線の配線方法において、 前記バスラインに対応する位置に前記配線パターンが形
成された配線エリアをコピーするコピーエリアを指定し
て、該コピーエリア内に前記配線エリア内に配置された
各端子に対応する端子をコピーして配置するステップ
と、 前記配線エリア内の各端子と前記コピーエリア内の対応
する各端子とを結んで引き出し用配線パターンを形成す
るステップと、 前記配線エリア内の各端子から前記バスラインと交差す
る部位までの前記引き出し用配線パターンを残してめっ
き引き出し線とするステップとを含むことを特徴とする
めっき引き出し線の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338911A JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338911A JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149734A true JP2002149734A (ja) | 2002-05-24 |
| JP3721304B2 JP3721304B2 (ja) | 2005-11-30 |
Family
ID=18814056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338911A Expired - Fee Related JP3721304B2 (ja) | 2000-11-07 | 2000-11-07 | めっき引き出し線の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721304B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7607113B2 (en) | 2005-09-28 | 2009-10-20 | Shinko Electric Industries Co., Ltd. | Wiring pattern determination method and computer program product thereof |
-
2000
- 2000-11-07 JP JP2000338911A patent/JP3721304B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7607113B2 (en) | 2005-09-28 | 2009-10-20 | Shinko Electric Industries Co., Ltd. | Wiring pattern determination method and computer program product thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721304B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| US7469397B2 (en) | Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation | |
| JP4592494B2 (ja) | 自動配線決定装置 | |
| US7496878B2 (en) | Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package | |
| US7454736B2 (en) | Automatic trace determination apparatus and computer program thereof | |
| US6662351B2 (en) | Wiring editing method, for semiconductor package, capable of easily editing offset of wiring pattern | |
| US5331572A (en) | Integrated circuit and layout system therefor | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2002149734A (ja) | めっき引き出し線の配線方法 | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| US20050039154A1 (en) | Method of routing a redistribution layer trace in an integrated circuit die | |
| JPH0677324A (ja) | 導体部分のレイアウトデータの変換方法及びその装置 | |
| JP3180968B2 (ja) | Ｉｃ内配線方法 | |
| WO1998055950A1 (en) | Integrated circuit layout synthesis tool | |
| JP2002123564A (ja) | 半導体パッケージの配線方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPS63151048A (ja) | 半導体集積回路 | |
| JPH0974139A (ja) | 半導体集積回路およびその配置配線方法 | |
| JP2006244080A (ja) | 自動配置配線装置 | |
| JPH087759B2 (ja) | 部品の自動配置処理方式 | |
| JPH08123843A (ja) | 自動配置配線方法 | |
| JPS63222440A (ja) | 半導体集積回路の自動配線方式 | |
| JPS63222441A (ja) | 半導体集積回路の自動配線方式 | |
| JPH05259285A (ja) | 配線経路処理方法、及び配線経路処理システム | |
| JPH0950451A (ja) | 自動設計システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |