JPS63151048A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS63151048A
JPS63151048A JP61299482A JP29948286A JPS63151048A JP S63151048 A JPS63151048 A JP S63151048A JP 61299482 A JP61299482 A JP 61299482A JP 29948286 A JP29948286 A JP 29948286A JP S63151048 A JPS63151048 A JP S63151048A
Authority
JP
Japan
Prior art keywords
wiring
channel
angle
wirings
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61299482A
Other languages
English (en)
Other versions
JPH0644594B2 (ja
Inventor
Masahiro Fukui
正博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61299482A priority Critical patent/JPH0644594B2/ja
Priority to US07/131,006 priority patent/US4875139A/en
Publication of JPS63151048A publication Critical patent/JPS63151048A/ja
Publication of JPH0644594B2 publication Critical patent/JPH0644594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路の配線方法、特に２つのＬ字
形状辺にはさまれた配線領域における配線方法に関する
ものである。
従来の技術 従来よシ、半導体集積回路の配線方法として、辺上に端
子を持つ２つの直線状辺にはさまれたチャネルとよばれ
る領域の配線を行なうチャネル配線法が用いられている
。
第２図は、チャネル配線の一例である。第２図において
１は回路ブロック、２は端子、３は水平線分、４は垂直
線分、６はスルーホール、６はチャネルである。水平線
分３と垂直線分４にそれぞれ絶縁された別の層に引き、
２層間の接続は配線の交差する部分にスルーホールを開
けることによって行ない、所望の配線を実現している。
この配線方法によれば、ステップ１：あらかじめ各ネッ
ト（同電位に結線すべき端子の集合）の配線のトポロジ
ーを決め、ステップ２：各水平線分３間の位置制約、す
なわち、ある水平線分３は、別の水平線分３より上方に
配置しなければならないとか、ある水平線分３と別の水
平線分３は上下に一定距離を開けて配置しなければなら
ないといった制約を満足する限りにおいて、チャネルの
巾が最小となるような各水平線分３の垂直方向位置を求
め、ステップ３：各端子２から結線すべき水平線分３へ
垂直線分４を引き、水平線分３と垂直線分４の交点にス
ルーホールを作成し、配線を実現する。
チャネル配線法は、チャネル巾に制限がなければ常に１
００％配線が可能であシ、配線処理の終了後、チャネル
巾を配線に必要な最小巾までつめることができる点に特
徴があり、効率的な配線処理が行なえる。これは、チャ
ネルの上下の回路ブロックを上下方向に移動しても端子
の水平方向位置が変わらないので、配線トポロジーおよ
び、水平線分３の位置制約も変わらないことによる。
次に、第３図を用いて従来例のチャネル配線法では、配
線が困難になる例を示す。第３図のようにＬ字型のチャ
ネルの場合は、右上の回路ブロック１人を上下方向に移
動した場合には、右上の回路ブロック１人の左辺の端子
のチャネル方向位置が変わシ、回路ブロック１人を左右
に移動した場合は、回路ブロック１ムの下辺の端子のチ
ャネル方向位置が変わる。このため、回路ブロックをど
の方向に移動しても、いずれかのネットの配線トポロジ
ーおよび水平線分３の位置制約が変化し、配線同志の衝
突が生じるため、前記第２図で示したようなチャネル配
線の特徴（長所）がなくなる。
発明が解決しようとする問題点 従来のように、垂直方向と水平方向線分に分けて配線す
る方法では、Ｌ字型のチャネル領域の配線を行なう場合
に、直線状チャネル配線時のように配線処理を行なった
後、チャネル巾を必要最小に設定することができないと
いう欠点があった。
本発明は、Ｌ字型のチャネル領域の配線を行なう場合に
おいて、直線状チャネル配線の場合と同様に配線トポロ
ジーを変更することなく回路ブロック１の移動を可能と
し、効率的な配線を行なうことを目的とする。
問題点を解決するための手段 本発明は、辺上に端子を持つ２つのＬ字形状辺にはさま
れた配線領域において、前記り字形状に沿う方向の線分
および、前記り半角の中角方向に平行な線分をそれぞれ
絶縁された別々の２層に引き、前記２層の配線が交差す
る部分で絶縁層にスルーホールを開けて接続をとること
によシ配線を形成することを特徴とする半導体集積回路
を提供するものである。
作用 本発明によれば、Ｌ字型のチャネル領域の配線を効率的
に行なうことができ、ＣＡＤによる配線処理も容易とな
る。
実施例 以下、本発明の一実施例を添付図面にも゛とづいて説明
する。
第１図は本発明の一実施例を示すものである。
第１図において１は回路ブロック、２は端子、７はＬ字
方向配線（Ｌ字チャネルの形状に沿った方向の配線）、
８は中角方向配線（Ｌ字角の中角方向に平行な配線）、
９はＬ字角の中角方向である。
チャネルのＬ字形形状に沿う方向の線分および、Ｌ字角
の中角方向に平行な線分をそれぞれ別々の２層に引き、
前記２層の配線が交差する部分にスルーホールを開けて
接続をとることにより配線を形成する。このように配線
を形成した場合、右上の回路ブロックＡをＬ字角の中角
方向９に移動しても、Ｌ字チャネルに沿った方向の配線
７と中角方向配線８の接続関係、すなわち配線トポロジ
ーは変化しない。同じく、Ｌ字チャネルに沿った方向の
配線同志のＬ学内中角方向９の位置制約も変化しない。
そこで、Ｌ学内中角方向９、Ｌ字方向配線７、中角方向
配線８を前記従来例第２図の直線状チャネルのそれぞれ
上下方向、水平線分３゜垂直線分４に対応させれば、前
記直線状チャネルにおける配線方法ステップ１〜ステツ
プ３と同様の配線方法により、Ｌ字型チャネルにおいて
も直線状チャネルと同様に効率的な配線処理を行なえる
。
発明の効果 本発明は、半導体集積回路において、従来困難であった
Ｌ字型配線領域の配線を容易化し、効率的な配線を得る
ことができ配線の自動化に際し、特に効果を有するもの
である。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体集積回路の配線図、
第２図、第３図は従来例における半導体集積回路の配線
図である。 １・・・・・・回路ブロック、７・・・・・・Ｌ字方向
配線、８・・・・・・Ｌ字角中角方向配線、９・・・・
・・Ｌ字角中角方向。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ２−　　備） ７−−−Ｌ’）置物１１笈 ８−−一甲為′Ｅ％ｉｌ　　’１ ｑ−−−Ｌ咎角守色万藺

Claims (1)

    【特許請求の範囲】
  1. 　辺上に端子を持つ２つのＬ字形状辺にはさまれた配線
    領域において、前記Ｌ字形状に沿う方向の線分および、
    前記Ｌ字角の中角方向に平行な線分をそれぞれ絶縁され
    た別々の２層に引き、前記２層の配線が交差する部分で
    絶縁層にスルーホールを開けて接続をとることにより配
    線を形成することを特徴とする半導体集積回路。
JP61299482A 1986-12-16 1986-12-16 半導体集積回路 Expired - Lifetime JPH0644594B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61299482A JPH0644594B2 (ja) 1986-12-16 1986-12-16 半導体集積回路
US07/131,006 US4875139A (en) 1986-12-16 1987-12-10 Building block LSI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61299482A JPH0644594B2 (ja) 1986-12-16 1986-12-16 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS63151048A true JPS63151048A (ja) 1988-06-23
JPH0644594B2 JPH0644594B2 (ja) 1994-06-08

Family

ID=17873141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61299482A Expired - Lifetime JPH0644594B2 (ja) 1986-12-16 1986-12-16 半導体集積回路

Country Status (2)

Country Link
US (1) US4875139A (ja)
JP (1) JPH0644594B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162792A (en) * 1990-08-03 1992-11-10 American Telephone And Telegraph Company On-the-fly arrangement for interconnecting leads and connectors
JP2856920B2 (ja) * 1990-12-28 1999-02-10 松下電器産業株式会社 Ｌ字チャネル配線方法
US5696030A (en) * 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US4734825A (en) * 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
US4730238A (en) * 1986-10-01 1988-03-08 Gould Inc. Double sided mounting module for surface mount integrated circuits

Also Published As

Publication number Publication date
US4875139A (en) 1989-10-17
JPH0644594B2 (ja) 1994-06-08

Similar Documents

Publication Publication Date Title
JPH05243379A (ja) 半導体集積回路装置
JPH0481226B2 (ja)
JPH03173471A (ja) マスタスライス方式ｌｓｉの配線構造
JPS63151048A (ja) 半導体集積回路
JP3102365B2 (ja) 配置配線方法
CA1238986A (en) Integrated circuit chip manufacture
JPS60254633A (ja) 回路の等容量配線方式
JPH05183054A (ja) 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法
JPH01286441A (ja) アナログｉｃのレイアウト設計方式
JPH01304583A (ja) 集積回路の配線設計方法
JP2856920B2 (ja) Ｌ字チャネル配線方法
JP3180968B2 (ja) Ｉｃ内配線方法
JPH02278748A (ja) 電源配線方法
JPS6355783B2 (ja)
JPH10340959A (ja) レイアウト方法
JP2682219B2 (ja) 半導体集積回路の配線方法
JPH05120381A (ja) 半導体集積回路の配線レイアウト方法及び装置
JPH04269850A (ja) 半導体装置の配線方法
JPH0226046A (ja) マスター・スライス半導体集積回路装置
JPH0529459A (ja) 端子位置決定方法
JPH01243540A (ja) 半導体集積回路の配線方法
JPS63100744A (ja) ゲ−ト敷き詰め形マスタスライスｌｓｉ設計方式
JPH06140506A (ja) 半導体集積回路の配線処理方式
JPH05102308A (ja) 半導体集積回路の自動レイアウト手法
JPH0212857A (ja) 半導体集積回路の配線方法