JPH03173471A - マスタスライス方式ｌｓｉの配線構造 - Google Patents

マスタスライス方式ｌｓｉの配線構造

Info

Publication number
JPH03173471A
JPH03173471A JP31254189A JP31254189A JPH03173471A JP H03173471 A JPH03173471 A JP H03173471A JP 31254189 A JP31254189 A JP 31254189A JP 31254189 A JP31254189 A JP 31254189A JP H03173471 A JPH03173471 A JP H03173471A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring layer
length
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31254189A
Other languages
English (en)
Inventor
Shigeyoshi Tawada
多和田　茂芳
Toshihiro Mizumaki
水牧　俊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Hokuriku Ltd filed Critical NEC Corp
Priority to JP31254189A priority Critical patent/JPH03173471A/ja
Publication of JPH03173471A publication Critical patent/JPH03173471A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタスライス方式ＬＳＩの配線構造に関し、
特に配線工程以前のマスクを共通とし配線に関するマス
クのみを品種ごとに設計製作してＬＳＩを作成するマス
タスライス方式ＬＳＩの配線構造に関する。
〔従来の技術〕
従来、この種のマスタスライス方式ＬＳＩの配線構造で
は、すべての配線層の配線格子が垂直方向および水平方
向に定義されていた（参考文献二「論理装置のＣＡＤＪ
　、情報処理学会、昭和５６年３月２０日発行）。
いま、第２図に示すように、垂直方向格子間隔および水
平方向格子間隔をともにｄとしたときに配線ネットの端
子ｔ１および端子ｔ２間の配線長が高速動作を必要とす
るＬＳＩの遅延時間等の制約を満足するために８ｄ以内
であるという制限がある場合を例にとって説明すると、
端子ｔｌおよび端子ｔ２間を結ぶ直線の角度が０度また
は９０度に近いものから順に第１の配線層１および第２
の配線層２を用いて配線する配線処理を行った結果、第
３図に示すように、配線経路１０１と配線経路１０２と
によって端子ｔ１および端子ｔ２間の配線が迂回させら
れ、配線長１２ｄの配線経路２０１が得られたときに、
従来のマスタスライス方式ＬＳＩの配線構造では、第５
図に示すように、配線経路１０１および１０２を人手で
修正して配線経路１１１および１１２を得ることにより
、制限を満たす配線長８ｄの配線経路２１１を得ていた
。
〔発明が解決しようとする課題〕
上述した従来のマスタスライス方式ＬＳＩの配線構造で
は、高速動作を必要とするＬＳＩの遅延時間等の制約を
満足するために設定された配線長に制限がある配線ネッ
トの配線において配線処理後にその制限が満たされなか
った場合に、制限を満たすようにするために他の配線を
移動させて配線の修正を行う必要があったので、配線の
修正に多大な工数を要するという欠点がある。
また、配線の修正を行っても配線長の制限を満たすこと
ができなかった場合には、ブロックの配置修正等を行っ
て配線処理をやり直す必要があり、さらに処理時間が増
大するという欠点がある。
本発明の目的は、上述の点に鑑み、第１の配線層および
第２の配線層に定義された垂直方向および水平方向の配
線格子の各格子点の対角を結ぶ斜めの配線格子が定義さ
れた第３層の配線層を利用して、他の配線を移動したり
ブロックの配置位置を変更したりすることなしに、比較
的容易に配線長の調整を行うことができるマスタスライ
ス方式ＬＳＩの配線構造を提供することにある。
〔課題を解決するための手段〕
本発明のマスタスライス方式ＬＳＩの配線構造は、垂直
方向および水平方向の配線格子が定義された第１の配線
層および第２の配線層と、これら第１の配線層および第
２の配線層に定義された垂直方向および水平方向の配線
格子の各格子点の対角を結ぶ斜めの配線格子が定義され
た第３の配線層とを有する。
〔作用〕
本発明のマスタスライス方式ＬＳＩの配線構造では、第
１の配線層および第２の配線層に垂直方向および水平方
向の配線格子が定義され、第３の配線層に第１の配線層
および第２の配線層に定義された垂直方向および水平方
向の配線格子の各格子点の対角を結ぶ斜めの配線格子が
定義される。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例に係るマスタスライス方式
ＬＳＩの配線構造を示す図である。本実施例のマスタス
ライス方式ＬＳＩの配線構造は、垂直方向および水平方
向の配線格子が定義された第１の配線層１および第２の
配線層２と、第１の配線層ｌおよび第２の配線層２に定
義された垂直方向および水平方向の配線格子の各格子点
の対角を結ぶ斜めの配線格子が定義された第３の配線層
３とから構成されている。
次に、このように構成された本実施例のマスタスライス
方式ＬＳＩの配線構造における配線過程について、第２
図〜第４図を参照しながら具体的に説明する。
第２図に示すように、垂直方向格子間隔および水平方向
格子間隔をともにｄとしたときに配線ネットの端子ｔ１
および端子Ｌ２間の配線長が高速動作を必要とするＬＳ
Ｉの遅延時間等の制約を満足するために８ｄ以内である
という制限がある場合を例にとって説明すると、端子ｔ
１および端子１２間を結ぶ直線の角度が０度または９０
度に近いものから順に第１の配線層１および第２の配線
層２を用いて配線する配線処理を行った結果、第３図に
示すように、配線経路１０１と配線経路１０２とによっ
て端子ｔ１および端子１２間の配線が迂回させられ、配
線長１２ｄの配線経路２０１が得られたときに、第４図
に示すように、配線経路１０１および１０２を修正せず
に、端子ｔ１および端子Ｌ２の位置に第１の配線層１お
よび第３の配線層３間のスルーホール２３１および２３
２を穿設し、端子ｔ１および端子１２間を第３の配線層
３を用いて斜めの配線を行うことにより、制限を満たず
配線長 ＝　４ｆ「ｄ の配線経路２２１を得ることができる。
〔発明の効果〕
以上説明したように本発明は、高速動作を必要とするＬ
ＳＩの遅延時間等の制約を満足するために設定された配
線長の制限に対して第１の配ｖＡ層および第２の配線層
を用いて配線処理を行った後に制限を満たしていない配
線を制限を満たすようにするために第３層の配線層を利
用することにより、他の配線を移動したりブロックの配
置位置を変更したりすることなしに、比較的容易に配線
長の調整を行うことができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例に係るマスタスライス方式Ｌ
ＳＩの配線構造を示す図、 第２図は配線ネットの端子ペアの一例を示す図、第３図
は第１の配線層および第２の配線層を用いた配線処理後
の配線例を示す図、 第４図は第３の配線層を用いて人手（Ｂ正を行った後の
配線例を示す図、 第５図は第１の配線層および第２の配ｖＡ層を用いて人
手修正を行った後の配線例を示す図である。 図において、 ■・・・第１の配線層、 ２・・・第２の配線層、 ３・・・第３の配″！３層、 ｉｏｔ、１０２，２２１・配線経路、 ２３１．２３２・スルーホール、 ｔｌ　　ｔ２・端子である。

Claims (1)

  1. 【特許請求の範囲】 垂直方向および水平方向の配線格子が定義された第１の
    配線層および第２の配線層と、 これら第１の配線層および第２の配線層に定義された垂
    直方向および水平方向の配線格子の各格子点の対角を結
    ぶ斜めの配線格子が定義された第３の配線層と を有することを特徴とするマスタスライス方式ＬＳＩの
    配線構造。
JP31254189A 1989-12-01 1989-12-01 マスタスライス方式ｌｓｉの配線構造 Pending JPH03173471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31254189A JPH03173471A (ja) 1989-12-01 1989-12-01 マスタスライス方式ｌｓｉの配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31254189A JPH03173471A (ja) 1989-12-01 1989-12-01 マスタスライス方式ｌｓｉの配線構造

Publications (1)

Publication Number Publication Date
JPH03173471A true JPH03173471A (ja) 1991-07-26

Family

ID=18030468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31254189A Pending JPH03173471A (ja) 1989-12-01 1989-12-01 マスタスライス方式ｌｓｉの配線構造

Country Status (1)

Country Link
JP (1) JPH03173471A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738960B2 (en) 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US6745379B2 (en) 2001-08-23 2004-06-01 Cadence Design Systems, Inc. Method and apparatus for identifying propagation for routes with diagonal edges
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6802049B2 (en) 2000-12-06 2004-10-05 Cadence Design Systems, Inc. Method and apparatus for computing placement costs by calculating bend values of connection graphs that model interconnect line topologies
US6848091B2 (en) 2000-12-06 2005-01-25 Cadence Design Systems, Inc. Partitioning placement method and apparatus
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6886149B1 (en) 2002-01-22 2005-04-26 Cadence Design Systems, Inc. Method and apparatus for routing sets of nets
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6928633B1 (en) 2002-01-22 2005-08-09 Cadence Design Systems, Inc. IC layout having topological routes
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US7003752B2 (en) 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7047513B2 (en) 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7055120B2 (en) 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7073150B2 (en) 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US7080336B2 (en) 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7171635B2 (en) 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US7398498B2 (en) 2001-08-23 2008-07-08 Cadence Design Systems, Inc. Method and apparatus for storing routes for groups of related net configurations

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US7100137B2 (en) 2000-12-06 2006-08-29 Cadence Design Systems, Inc. Method and apparatus for quantifying the quality of placement configurations in a partitioned region of an integrated circuit layout
US7080336B2 (en) 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US6802049B2 (en) 2000-12-06 2004-10-05 Cadence Design Systems, Inc. Method and apparatus for computing placement costs by calculating bend values of connection graphs that model interconnect line topologies
US6826737B2 (en) 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US6848091B2 (en) 2000-12-06 2005-01-25 Cadence Design Systems, Inc. Partitioning placement method and apparatus
US7055120B2 (en) 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7073150B2 (en) 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6738960B2 (en) 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US7398498B2 (en) 2001-08-23 2008-07-08 Cadence Design Systems, Inc. Method and apparatus for storing routes for groups of related net configurations
US7155697B2 (en) 2001-08-23 2006-12-26 Cadence Design Systems, Inc. Routing method and apparatus
US6745379B2 (en) 2001-08-23 2004-06-01 Cadence Design Systems, Inc. Method and apparatus for identifying propagation for routes with diagonal edges
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6886149B1 (en) 2002-01-22 2005-04-26 Cadence Design Systems, Inc. Method and apparatus for routing sets of nets
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US6951006B1 (en) 2002-01-22 2005-09-27 Cadence Design Systems, Inc. Decomposing IC regions and embedding routes
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6928633B1 (en) 2002-01-22 2005-08-09 Cadence Design Systems, Inc. IC layout having topological routes
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US7047513B2 (en) 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7003752B2 (en) 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7171635B2 (en) 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements

Similar Documents

Publication Publication Date Title
JPH03173471A (ja) マスタスライス方式ｌｓｉの配線構造
Chiba et al. SHARPS: A hierarchical layout system for VLSI
JPH04307672A (ja) 概略配線処理方式
JPS63151048A (ja) 半導体集積回路
JPS6247149A (ja) 半導体集積回路装置の製造方法
JP2885897B2 (ja) 自動配線方式
JPH0480878A (ja) 半導体集積回路のレイアウト設計方法
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JP3104339B2 (ja) 集積回路レイアウト設計装置
JPS6355783B2 (ja)
JP2620150B2 (ja) 半導体集積回路装置における配線レイアウト方法
JP2956271B2 (ja) 集積回路設計方法
JPH03194950A (ja) チャネル配線装置
JPH06243198A (ja) 自動配置配線装置
JP3234072B2 (ja) キャパシタンス形成ｌｓｉ
JPH0594497A (ja) 配置処理方式
JP2886913B2 (ja) 半導体装置の配線方法
JPH03278272A (ja) ゲート間の配線方式
JPH0226046A (ja) マスター・スライス半導体集積回路装置
JPS6216545B2 (ja)
JPH02119242A (ja) セル配置システム
JPH0366115A (ja) 半導体プロセス支援システム
JPS62122145A (ja) マスタスライス方式ｌｓｉ
JPS62150845A (ja) Ｌｓｉ機能ブロツクレイアウト方式
JPH0795561B2 (ja) 半導体集積回路の製造方法