JPS6216545B2 - - Google Patents

Info

Publication number
JPS6216545B2
JPS6216545B2 JP54010884A JP1088479A JPS6216545B2 JP S6216545 B2 JPS6216545 B2 JP S6216545B2 JP 54010884 A JP54010884 A JP 54010884A JP 1088479 A JP1088479 A JP 1088479A JP S6216545 B2 JPS6216545 B2 JP S6216545B2
Authority
JP
Japan
Prior art keywords
wiring
vertical
layer
grid
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54010884A
Other languages
English (en)
Other versions
JPS55103741A (en
Inventor
Hideo Kikuchi
Ryusuke Hoshikawa
Shoji Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1088479A priority Critical patent/JPS55103741A/ja
Publication of JPS55103741A publication Critical patent/JPS55103741A/ja
Publication of JPS6216545B2 publication Critical patent/JPS6216545B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路の配線方法特にその配線パ
ターンを画くのに用いるグリツドに関する。
周知のように集積回路(IC)は益々大規模化
しつゝあり、これに伴なつてICのレイアウトの
単位はトランジスタではなくナンドゲート、フリ
ツプフロツプなどの回路単位(セルという)と
し、セル相互間の接続を行う、いわゆる配線もグ
リツド方式で行なつて、設計時に取扱う情報量の
減少、処理の高速化が図られている。このグリツ
ド方式というのはレイアウト空間を、IC製作に
際して配線材料層をパターニングすることができ
る最小寸法よりも大きな寸法例えば配線ピツチを
間隔とする(実際にはその縮尺倍したものを間隔
とする)縦、横線で格子状に区切り、その縦、横
線上に配線パターンを画こうとするものである。
配線ピツチは、1層目か2層目かという配線層位
置、およびアルミニウム、ポリシリコン、拡散層
などの配線材料によつて異なり、例えばアルミニ
ウムでの第1層配線は許容最小線間隔が10μm、
ポリシリコンでのそれも10μm、2層目のアルミ
ニウム配線のそれは15μmというような値をと
る。そこで従来のグリツドは例えば横線間隔を10
μm、縦線間隔を15μmとした矩形網目としてい
る。このグリツドを用いると単に横線上に配線を
示す線を引くだけで誤りなくつまり確実に許容最
小線間隔を保持させて第1層配線パターンを画く
ことができ、また縦線上に配線を示す線を引くだ
けで誤りなく第2層配線パターンを画くことがで
き、このグリツドを基にしてマスクを作つて集積
回路の配線をフオトプロセス等により製作するこ
とができる。
グリツドを用いる以前は作業者が配線パターン
を画くのに縦線、横線間隔が等しい正方形網目の
通常の方眼紙を用いており、この方眼紙の縦、横
線上又はそれらの線の間に配線を示す線を画き、
例えば1/1000に縮尺(網目が1mm間隔とすると
これでパターニング可能最小寸法にほゞ相当する
1μmまたは0.5μm単位となる)してマスクを
作つていた。この方眼紙方式の場合は画かれた配
線パターンの相互間隔が許容最小線間隔以上かを
チエツクする必要があり、このチエツク作業は集
積回路が大規模化すればする程甚だ厄介なものと
なる。上記グリツド方式はこの点極めて便利であ
り、配線はグリツド(縦、横線)上に画くという
ルールを守りさえすれば配線間隔は必らず許容最
小線間隔以上となり、従つて線間隔チエツクは不
要である。しかし従来のグリツドでは例えば横線
は第1層用、縦線は第2層用というように区別さ
れている(このようにすると各層の許容最小線間
隔の確保が簡単にできる)から第1図に示すよう
にセル1とセル2があり、これらの間を通つて配
線するため配線3,4,5は部分a,bで折曲し
なければならない様な場合には、部分aで1層目
配線から2層目配線に変え、部分bで再び1層目
配線へ戻し、この切換え部はスルーホールで連絡
するということになる。これは極めて煩雑であ
り、必要面積も大であり、歩留りも低下する。尤
も、従来のグリツド方式でも同じ層に配線3,
4,5の如きX,Y方向に折曲する配線を形成す
ることは可能であるが、集積度の低下は避けられ
ない。即ち配線3,4,5を第1層に形成すると
すると、その縦線部分は第2層目の許容最小線間
隔となつていて第1層目のそれより大であるから
線間隔が必要以上に広く、またこの配線3,4,
5を第2層に形成するとすると、横線部分はグリ
ツドの隣接する横線上に画くと線間隔が不足する
から横線1本置きに画く必要があり、しかしこれ
は本例では10μm×2となつて必要な15μm間隔
より大となつてしまう。こうしていずれにしても
配線の縦または横線部分で間隔が大となり、集積
度の低下を招く。
またセル方式とした場合、セルの大きさはグリ
ツド間隔の整数倍とし、入力および出力端子はセ
ルをチツプ内に配置した場合グリツドの縦、横線
に整列する様にするのが一般的である。かゝるセ
ル方式を上記の従来のグリツドに適用すると、
縦、横線間隔が異なるから、セルの向きを90゜回
転させる(結線の都合上等の理由により90゜回転
させたい場合がよく生じる)とセルの端子がグリ
ツドの縦、横線と整列しなくなるといつた問題が
生じる。これはレイアウトの自由度を減少させ、
更には集積度向上を制限する。
従来の方眼紙方式では、網目は正方形であるか
ら配線3,4,5の如きX,Y方向に折曲する配
線を同一層に形成しても線間隔が必要以上に大な
ることはなく、またセル90゜回転は任意に行な
え、この際セル端子と縦、横線が合わなくなると
いつた問題は生じない。しかし前述のように、画
いた配線パターンの線間隔をすべてチエツクしな
ければならないという厄介な問題を有し、またレ
イアウトの自由度が大きいだけにその処理は複雑
で、自動化が難しい。
本発明はいわばこれら両方式の欠点を除いて長
所を取入れた方式を提案するものであつて、線間
隔を許容最小値にすることができ、しかも同一層
でのX,Y方向折曲が可能であり、セルの90゜回
転が簡単にでき、配線間隔のチエツクが簡単です
む配線方法、詳しくはグリツドを提案するもので
ある。次に実施例を参照しながらこれを詳細に説
明する。
第2図で10はグリツドであり、その縦線、横
線間は同じであり、正方形の網目を作る。この縦
横線間隔dは、第1層配線の許容最小ピツチが10
μm、第2層配線の許容最小ピツチが15μmとす
ると、これらの最大公約数である5μmとする。
このようにすると第1層の配線は1本置きの縦、
横線上に画き、第2層の配線は2本置きの縦、横
線上に画くことで簡単に許容最小線間隔を確保し
た第1、第2層配線を画くことができる。また配
線3,4,5のように部分a,bで直角に折曲す
る配線を画く場合も、単に1本置きの縦、横線上
に図示の如く線を引く(実際には配線に幅がある
からその幅を持つ線を引かなくてはならないが図
面では簡単化のため幅は省略してある)だけで第
1層配線パターンを画くことができ、部分a,b
は2層目配線とする必要はなくなる。勿論この配
線3,4,5を第2層に形成してもよく、その場
合はその縦、横線部分ともグリツドの縦、横線上
に2本置きに、配線パターンを画けばよい。セル
1,2間には他の配線があり、配線3,4,5は
部分a,b間で該他の配線に交叉するような場合
は配線3〜5の部分a,b間を第2層に形成する
とよい(セル1,2間の上記他の配線および配線
3〜5の横方向部分は第1層にあるとして)が、
この場合は点線で示すように配線3〜5の部分
a,b間を縦線2本置きに画けばよい。
このように第2図のグリツド方式では第1層配
線は縦、横線1本置き、第2層配線は縦、横線2
本置きというルールを守つて配線パターンを画く
だけで、各層の配線が許容最小間隔を保持してお
りかつ必要以上に線間隔を大にせず従つて集積度
の向上が可能な配線パターンを画くことができ
る。勿論、セルの端子との接続その他の条件でこ
れ以上の間隔をとつて配線することも可能なこと
は言うまでもない。そして画いた配線パターンの
チエツクはこの1本置き又は2本置きかという規
則に違反して、すぐ隣りのグリツド又は1本或い
は2本隣りのグリツドを使つているか否かという
ことをチエツクするだけでよく、従来の方眼紙方
式のように各配線ピツチが10μm又は15μmとい
う間隔を保持しているか否かのチエツクは不要で
ある。これは実際問題として大きな利点をもたら
すものである。即ちこの配線ピツチのチエツクは
第2図の方式では例えば各配線パターンの横線部
分をメモリに記憶(各横線毎に、その横線上のX
座標をアドレスとして線があれば1、なければ0
として)させ、またその縦線部分を同様にメモリ
に記憶させ、各線分の両側(斜め方向も問題にな
るので線分の両端の若干前方を含めて)の横線部
分に線があるか即ち1が記憶されているかをチエ
ツクする(記憶されていなければ正常)ことによ
り行なう(第1層配線については)ことができ、
このチエツクは比較的簡単であるが、方眼紙方式
でこのチエツク方式をとるとなると、微細な(上
記の5μm単位と1μm単位では5倍の差があ
る)方眼の各縦線、横線毎に線分の記憶を行なわ
ねばならず、従つて必要メモリ容量は増大し(上
記例では25(5×5)倍となる)、また間隔チエ
ツクも両側の本例では第1、第2、第3、第4、
第5の縦、横線上に線がないか否かを調べねばな
らず甚だ煩雑である。
また集積回路では第3図のセル群11のように
他のセル群12,13…とは90゜回転させて配置
した方が結線上またはスペース利用上等の点で好
都合なことがある。正方形格子を用いる本発明で
はセルの縦横寸法さえ格子間隔の整数倍に選んで
おけばこの90゜回転は自由であり、回転させても
セル端子を配線に簡単に整列させることができ
る。この点第1図の縦線間隔と横線間隔が不等な
従来グリツドでは、90゜回転させたのではセル側
辺が格子縦横線に合わなくなり、またセル端子も
配線と不整列となつてしまう。
尤も、第1図の従来方式では、第1層配線は横
線上にまた第2層配線は縦線上に画くというルー
ルを守りさえすればよく、これで各層の許容最小
線間隔を確保でき、従つて間隔チエツクは不要で
あり、安全を期するなら各配線パターンがグリツ
ドの縦横線上にのみあるかを目視チエツクすれば
よい。しかしこのため、配線部分の縦線部分と横
線部分では層が分かれてしまうという不都合、ま
たこれを避けるため同一層に配線が行なわれるよ
うにすると必要以上に線間隔が大となる部分が生
じてしまう。
約言すれば方眼紙方式では余りに自由度が大で
融通性が高い反面、プログラム等が複雑になつて
配線自動化には不向きである。これに対して従来
のグリツド方式は極めて簡素化されており、ライ
ンサーチ法(結線指令で空いている縦、横線を探
し、空線を見付けたらそれに配線を画く方式)や
チヤンネルラウター(例えばセル1,2間の接続
を行なう際必要な縦線群をグリツド縦線に沿つて
引き、それを母線として共通に接続されるセル
1,2の端子群を横線で結ぶ方式)の適用には極
めて好適であるが、横線は第1層、縦線は第2層
等、レイアウトの自由度が小さい欠点がある。本
発明は両者の長所を取入れ短所はほゞ捨てること
ができるようにしたものであり、グリツドの概念
は保持しているので配線チエツクが簡単にでき、
しかも自由度が高いので配線の複雑化、集積度低
下、特性劣化を避けることができる。
なお本発明ではグリツドの間隔は各配線層の最
小配線ピツチに基づいて定めるが、最大公約数が
極めて小になるような場合は(この場合は各層と
も配線パターンの間に多数の縦横線をおく必要が
生じる)最小配線ピツチを許容最小ピツチより大
きく使用に便利な数値にして用いる、例えば前記
の許容最小ピツチが10μmと15μmでなく、10μ
mと14μm従つて最大公約数は2μmというよう
な場合は一方の最小配線ピツチを14μmから15μ
mに変更し、最大公約数は5μmとする等の適宜
の処置をとるとよい。更に配線層が3層以上の場
合それらのすべての最大公約数でグリツドピツチ
を決める。具体的には前記の例で第3の層の許容
最小間隔が10μmであればそれら3層の最大公約
数として5μmのグリツドで行うことが可能であ
る。また配線層が3層以上の場合は当然それらの
許容最小線間隔の最大公約数をグリツドピツチと
するが、この場合も該ピツチが余りに小にならな
い様に適当に調整する。
以上詳細に説明したように本発明によればセル
方式、グリツド方式の採用によりレイアウトの簡
素化、自動化が図られると共に、設計の自由度が
保持されるので、レイアウト用DAの進歩と共
に、高集積度で高性能な大規模LSIの製造を容易
とし、その得られる効果は大きいものがある。
【図面の簡単な説明】
第1図は従来のグリツド方式の説明図、第2図
は本発明のグリツド方式の説明図、第3図は集積
回路の一部の説明図である。 図面で、10はグリツド、3,4,5は配線、
1,2はセルである。

Claims (1)

  1. 【特許請求の範囲】 1 レイアウト空間を製造工程でパターニングす
    ることができる最小寸法に対応する長さより大き
    な間隔をもつ縦、横線群で格子状に区切り、その
    縦、横線上にレイアウトの単位である各セル間の
    接続を行うための配線パターンを画き、該パター
    ンに基づいて集積回路の配線を製作するグリツド
    方式の配線法において、グリツドの前記縦線およ
    び横線の間隔を、重なる複数の配線層の各々異な
    る各最小配線ピツチの最大公約数であつて該配線
    ピツチよりは小さい寸法に選び、これらの共に等
    しい間隔の縦、横線上にかつ当該層での最小配線
    ピツチを確保するに必要な線数以上置きに、同一
    層に置かれるまたは異なる層に分けて置かれる
    縦、横配線のパターンを画くことを特徴とする配
    線方法。 2 第1の配線層の最小配線ピツチが第2の配線
    層の最小配線ピツチのほぼ2/3であり、第1の配
    線層の最小配線ピツチの1/2と第2の配線層の最
    小配線ピツチの1/3とを同じ値にしてこれをグリ
    ツドの縦線および横線の各間隔とし、第1配線層
    の配線パターンは1つ置きの縦、横線上に、第2
    配線層の配線パターンは2つ置きの縦、横線上に
    画くことを特徴とする特許請求の範囲第1項に記
    載の配線方法。
JP1088479A 1979-02-01 1979-02-01 Wiring method Granted JPS55103741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1088479A JPS55103741A (en) 1979-02-01 1979-02-01 Wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1088479A JPS55103741A (en) 1979-02-01 1979-02-01 Wiring method

Publications (2)

Publication Number Publication Date
JPS55103741A JPS55103741A (en) 1980-08-08
JPS6216545B2 true JPS6216545B2 (ja) 1987-04-13

Family

ID=11762733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1088479A Granted JPS55103741A (en) 1979-02-01 1979-02-01 Wiring method

Country Status (1)

Country Link
JP (1) JPS55103741A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515513U (ja) * 1991-07-30 1993-02-26 船井電機株式会社 アンテナ構造

Also Published As

Publication number Publication date
JPS55103741A (en) 1980-08-08

Similar Documents

Publication Publication Date Title
US20030025205A1 (en) Hexadecagonal routing
US4412240A (en) Semiconductor integrated circuit and wiring method
JPH03173471A (ja) マスタスライス方式lsiの配線構造
JPH0786407A (ja) 集積回路の多層配線方法
JPH0750817B2 (ja) 配線相互接続構造体
JPH02262354A (ja) 半導体集積回路装置及びその配線方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JPS6216545B2 (ja)
JPH0630376B2 (ja) 半導体装置の製造方法
JP2000057175A (ja) 半導体集積回路装置の自動配線方式
JPS5986248A (ja) 多層配線構造
JP2885897B2 (ja) 自動配線方式
JPH0442571A (ja) 半導体集積回路装置における集積回路素子の配置方法
JPH06326214A (ja) 多層配線構造及びその形成方法
JPS62120042A (ja) 自動配線方式
JPS6064448A (ja) 半導体装置
JPH11177029A (ja) 半導体集積回路
JPH0145227B2 (ja)
JPH0234185B2 (ja)
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JPS63222441A (ja) 半導体集積回路の自動配線方式
JPH0260148A (ja) 半導体集積回路装置
JPH02185056A (ja) 半導体集積回路のセル自動配置方法
JPH0831580B2 (ja) 集積回路の配置設計方法
JPH0529459A (ja) 端子位置決定方法