JPH06243198A - 自動配置配線装置 - Google Patents

自動配置配線装置

Info

Publication number
JPH06243198A
JPH06243198A JP5026467A JP2646793A JPH06243198A JP H06243198 A JPH06243198 A JP H06243198A JP 5026467 A JP5026467 A JP 5026467A JP 2646793 A JP2646793 A JP 2646793A JP H06243198 A JPH06243198 A JP H06243198A
Authority
JP
Japan
Prior art keywords
cell
data
placement
area
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5026467A
Other languages
English (en)
Inventor
Chika Nishioka
千佳 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5026467A priority Critical patent/JPH06243198A/ja
Publication of JPH06243198A publication Critical patent/JPH06243198A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 パターン設計の工数削減を図れる自動配置配
線装置を提供する。 【構成】 入力手段1に入力されたデータに基づいて、
I/Oセル配置パターン形成手段6では、配置領域の4辺
に夫々設定された基準点を使用して I/Oセルの配置パタ
ーンを自動的に設定する。 I/Oセル配置パターン形成手
段6により形成されたデータはファイル7に保存するよ
うになしてあり、配置領域変更手段4により配置領域が
変更されると、 I/Oセル配置パターン相対的変更手段8
では、変更後の配置領域に適応する位置に基準点の位置
を変更し、さらに I/Oセルを相対的に位置変更する。そ
してシミュレーション実行手段9によりシミュレーショ
ンを行い、その結果が良好である場合はこのデータをフ
ァイル10に保存し、このデータに基づいて自動配置配線
実行手段5により自動配置配線を行うようになしてあ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配置,配線パターンを
設計して回路レイアウト図を作成する自動配置配線装置
に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】図5は
従来の自動配置配線装置の構成を示すブロック図であ
る。図中1は、セルの配置領域及びセルの座標等のデー
タを入力するための入力手段であり、この入力データに
基づいて配置領域を形成するための配置領域形成手段2
が設けてある。配置領域形成手段2により形成されたデ
ータはファイル3に保存するようになしてあり、さらに
ファイル3のデータは配置領域変更手段4により変更が
可能である。そしてファイル3のデータは、セル配置及
びセル間配線の設定(以下自動配置配線という)を行う
自動配置配線実行手段5へ与えるようになしてある。
【0003】以上の如き構成の従来装置を使用して、L
SIにおける配置,配線パターンを設計する場合は、設
計者が配置領域及びセルの座標の入力を行うと、配置領
域形成手段2にてディスプレイ画面に配置領域が形成さ
れ、その配置領域にセルが配置される。そのデータはフ
ァイル3に保存され、自動配置配線の実行はこのファイ
ル3のデータに基づいて行う。図6はこの従来装置によ
り I/Oセルを自動配置した例を示す図である。図6(a)
において15a は、 I/Oセル18,18…を配置するための正
方形の I/Oセル配置領域であり、16a は、例えばトラン
ジスタ等の標準セル(図示せず)を配置するための正方
形の標準セル配置領域であり、 I/Oセル配置領域15a 内
に設定されている。 I/Oセル18,18…は、既に設定され
ている1つの原点(0,0)を基準とした2次元座標に
位置設定されており、標準セル配置領域16a 外であり I
/Oセル配置領域15a 内である領域に配置されている。
【0004】次に形状が異なる、例えば矩形のチップに
対する配置,配線パターンを作成する場合は、 I/Oセル
配置領域15a 又は標準セル配置領域16a を変更する変更
作業を行って所要の配置,配線パターンを得ている。I/
Oセル配置領域15a 又は標準セル配置領域16a を変更す
る場合は、配置領域変更手段4によりファイル3のデー
タの変更を実行すると、 I/Oセル配置領域15a 及び標準
セル配置領域16a より横長な矩形の I/Oセル配置領域15
b 及び標準セル配置領域16b を得ることができる(図6
(b))。しかしながら従来の自動配置配線装置では、 I/O
セル18,18…の配置は座標指定により絶対的に設定され
ているため、この配置領域変更を実行した場合は I/Oセ
ル18,18…の座標をを新たに入力して修正する必要があ
り、設計工数の増加を免れなかった。
【0005】本発明は、斯かる事情に鑑みてなされたも
のであり、複数の基準点を使用してセルの配置を設定す
る手段と、変更後の配置領域に適応するように、複数の
基準点を位置変更し、さらにこの変更に従って配置パタ
ーンを相対的に変更するセル配置パターン相対的変更手
段を備えることにより、配置,配線パターン設計の工数
削減を図ることが可能な自動配置配線装置を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明に係る自動配置配
線装置は、複数の基準点を使用してセル配置を設定する
セル配置パターン形成手段と、変更された配置領域に応
じて、セルの配置パターンを複数の基準点を使用して相
対的に変更するセル配置パターン相対的変更手段と、そ
のデータを保存する記憶部とを備えることを特徴とす
る。
【0007】
【作用】本発明にあっては、1辺に配置するセルの個数
又は間隔を入力しておくと、セル配置パターン形成手段
においては、各辺に基準点を設けてあるので、この基準
点を含む1辺方向に変更が可能なようにセル配置を設定
し、セル配置パターン相対的変更手段においてこの変更
を行える。したがって、入力されたセル配置パターン
を、変更された配置領域内に相対的に自動変更すること
が可能となる。さらにセル配置パターン相対的変更手段
によるデータを保存する記憶部を備えることにより、セ
ル配置パターン相対的変更手段によるデータを繰り返し
使用して自動配置配線を行うことができる。従って従来
は配置領域が変更される都度、行っていたセル配置パタ
ーン再入力を省略することができ、配置,配線パターン
設計の工数削減が実現する。
【0008】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図1は本発明に係る自動配置配線
装置の構成を示すブロック図である。図中1は、適宜の
セル配置領域, I/Oセル配置パターンのデータを入力す
るための入力手段であり、これら入力データに基づいて
配置領域, I/Oセル配置パターンを夫々形成するための
配置領域形成手段2, I/Oセル配置パターン形成手段6
が設けてある。配置領域形成手段2により形成されたデ
ータはファイル3に保存するようになしてあり、さらに
ファイル3のデータは配置領域変更手段4により変更が
可能なようになしてある。そしてファイル3のデータは
自動配置配線を実行する自動配置配線実行手段5又はフ
ァイル7へ与えるようになしてある。
【0009】一方、 I/Oセル配置パターン形成手段6に
より形成されたデータはファイル7に保存するようにな
してあり、さらにファイル3及びファイル7のデータに
基づいて I/Oセルの配置パターンを相対的に変更する I
/Oセル配置パターン相対的変更手段8が設けてある。そ
してこのデータに基づいてシミュレーション実行手段9
によりシミュレーションを実行して所望するチップサイ
ズ及びチップ形状が得られているかを確認する。そして
良好な結果が得られた場合、そのデータはファイル10へ
保存するようになしてある。前述の自動配置配線実行手
段5は、ファイル3又はファイル10のデータに基づいて
自動配置配線を実行する構成となしてある。
【0010】本発明装置における I/Oセル配置パターン
形成手段6による I/Oセルの配置パターン形成方法を図
2に示す。LSI表面上の四角形をなす I/Oセル配置領
域15において、 I/Oセル配置領域15の内側の所定距離の
位置に、各辺と平行な座標系A,B,C,Dを設け、各
座標系における反時計回りの始点側に夫々基準点13a,13
b ,13c ,13dを設定するようになっている。そして各座
標系に配置する I/Oセル18, 18…の個数,間隔等を入力
しておくと、基準点13a ,13b ,13c ,13dを基準にして I
/Oセル18, 18…の配置パターンが自動的に設定される。
そして I/Oセル配置領域15のサイズ,形状の変更が行わ
れると、各座標系A,B,C,D及び各基準点13a ,13b
,13c ,13dも自動的に変更され、各基準点13a ,13b ,13
c ,13dは4辺の内側の各座標系における反時計回りの始
点側に設定される。その後セル配置パターン相対的変更
手段8にて、変更された配置領域に適応する位置に全て
のI/Oセルが存在するように、変更後の座標系上に、夫
々適当な間隔で各 I/Oセルが配置される。
【0011】以上の如き構成の自動配置配線装置を使用
した配置,配線の処理手順について、図3に示すフロー
チャートに従って説明する。まず設計者が I/Oセルの配
置を入力すると(S1)、 I/Oセル配置パターン形成手
段6により相対的変更が可能な I/Oセル配置パターンが
作成され、このデータはファイル7に保存される(S
2)。次に配置領域を変更する必要があるか否かの判断
を行い(S3)、変更を行わない場合はファイル3及び
ファイル7のデータに基づいて自動配置配線を実行する
(S4)。一方、変更を行う場合は配置領域変更を実施
した(S5)後、そのデータをファイル3に保存する
(S6)。
【0012】そしてこのファイル3のデータと前記ファ
イル7の相対的なデータとを使用して変更後の配置領域
内に全ての I/Oセル18, 18…が収まるように I/Oセル配
置パターン相対的変更を実施し(S7)、シミュレーシ
ョンを実行して所望するチップサイズ及びチップ形状が
得られているかを確認する(S8)。この結果が良好で
あればそのデータはファイル10に保存しておき(S
8)、このファイル10のデータに基づいて自動配置配線
を実行する(S9)。シミュレーションの結果が良好で
ない場合はS3に戻り、良好なシミュレーション結果が
得られるまで同様の手順を繰り返す。
【0013】図4は本発明装置により I/Oセルを自動配
置した例を示す図である。図4(a)は変更前を示し、図
4(b) は変更後を示す。図6と同様、図4(a) における
15aは、 I/Oセル18,18…を配置するための正方形の I/
Oセル配置領域であり、16aは、例えばトランジスタ等の
標準セル(図示せず)を配置するための正方形の標準セ
ル配置領域であり、 I/Oセル配置領域15a 内に設定され
ている。図4(a) に示す場合 I/Oセル18,18…は、標準
セル配置領域16a 外であり、 I/Oセル配置領域15a 内で
ある領域に配置されている。
【0014】本発明装置において I/Oセル配置領域15a
及び標準セル配置領域16a を変更する場合は、図3に示
す手順に従ってこれら配置領域を変更し、この変更した
I/Oセル配置領域15b 及び標準セル配置領域16b に適応
するように、 I/Oセル配置パターン相対的変更手段8に
より I/Oセル18,18…の位置を相対的に変更すると、図
4(b) に示す如く、全ての I/Oセル18,18…が変更後の
標準セル配置領域16a外であり、 I/Oセル配置領域15a
内である領域に配置される。
【0015】
【発明の効果】以上のように本発明に係る自動配置配線
装置は、複数の基準点を使用してセル配置を設定するセ
ル配置パターン形成手段と、この複数の基準点を使用し
て相対的にセル配置パターンを変更するセル配置パター
ン相対的変更手段とを備えることにより、入力されたセ
ル配置パターンを、変更された配置領域内に相対的に自
動変更することが可能となる。さらにセル配置パターン
相対的変更手段によるデータを保存する記憶部を備える
ことにより、セル配置パターン相対的変更手段によるデ
ータを繰り返し使用して自動配置配線を行うことができ
る。従って従来は配置領域が変更される都度、行ってい
たセル配置パターン再入力を省略することができ、配
置,配線パターン設計の工数削減が図れる等、本発明は
優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る自動配置配線装置の構成を示すブ
ロック図である。
【図2】図1に示す I/Oセル配置パターン形成手段によ
る I/Oセルの配置パターン形成方法を説明するための図
である。
【図3】本発明装置による配置配線の処理手順を示すフ
ローチャートである。
【図4】本発明装置により I/Oセルを自動配置した例を
示す図である。
【図5】従来の自動配置配線装置の構成を示すブロック
図である。
【図6】従来装置により I/Oセルを自動配置した例を示
す図である。
【符号の説明】
1 入力手段 2 配置領域形成手段 3,7,10 ファイル 4 配置領域変更手段 5 自動配置配線実行手段 6 I/Oセル配置パターン形成手段 8 I/Oセル配置パターン相対的変更手段 9 シミュレーション実行手段 13a, 13b, 13c, 13d 基準点 15a, 15b I/Oセル配置領域 16a, 16b 標準セル配置領域 18 I/Oセル A,B,C,D 座標系

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力されたデータに基づいてセルの配置
    領域を形成する配置領域形成手段と、該配置領域形成手
    段により形成された配置領域のデータを保存する記憶部
    と、該記憶部に保存されたデータを変更する配置領域変
    更手段と、前記記憶部のデータを使用してセルの配置及
    びセル間の配線の設定を行う自動配置配線実行手段とを
    備える自動配置配線装置において、入力されたデータに
    基づき複数の基準点を使用してセルの配置パターンを形
    成するセル配置パターン形成手段と、該セル配置パター
    ン形成手段及び前記記憶部のデータに基づいてセルの配
    置パターンを複数の基準点を使用して相対的に変更する
    セル配置パターン相対的変更手段と、該セル配置パター
    ン相対的変更手段によるデータを保存する記憶部とを備
    えることを特徴とする自動配置配線装置。
JP5026467A 1993-02-16 1993-02-16 自動配置配線装置 Pending JPH06243198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5026467A JPH06243198A (ja) 1993-02-16 1993-02-16 自動配置配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5026467A JPH06243198A (ja) 1993-02-16 1993-02-16 自動配置配線装置

Publications (1)

Publication Number Publication Date
JPH06243198A true JPH06243198A (ja) 1994-09-02

Family

ID=12194327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5026467A Pending JPH06243198A (ja) 1993-02-16 1993-02-16 自動配置配線装置

Country Status (1)

Country Link
JP (1) JPH06243198A (ja)

Similar Documents

Publication Publication Date Title
JPH03173471A (ja) マスタスライス方式lsiの配線構造
US5681674A (en) Method of designing mask pattern or direct depicting pattern on a wafer for forming a semiconductor integrated circuit and design rule confirmation method
US5249134A (en) Method of layout processing including layout data verification
JPH06243198A (ja) 自動配置配線装置
JP2766284B2 (ja) 半導体集積回路のレイアウト支援装置
JP2001298092A (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JP2001351984A (ja) ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法
JP2703224B2 (ja) 半導体集積回路装置の機能ブロツク自動生成方法
JP2024048673A (ja) パーツの自動配置方法およびパーツの自動配置プログラム
JPS60205672A (ja) 論理回路図の論理シンボル配置方法
JPH0480878A (ja) 半導体集積回路のレイアウト設計方法
JPH0944535A (ja) レイアウト編集方法
JPH07147324A (ja) Cad装置による自動配置配線処理方法
JPS6026946A (ja) ホトマスクパタ−ンの作成方法
JPH06332972A (ja) 期待値データ入力装置、及びワークステーション
JPH0981625A (ja) シンボリックレイアウトシステム
JPS61120279A (ja) 半導体集積回路のレイアウト方式
JPH02128275A (ja) 回路図表示装置
JPH10294377A (ja) 半導体装置の自動レイアウト設計方法および装置
JP2001326282A (ja) 半導体集積回路のレイアウト方法
JPH0696149A (ja) 電気回路設計用cad装置
JPS6385975A (ja) Cadシステム
JPS63115271A (ja) Cadシステム
JPH033349A (ja) 半導体集積回路の自動配線方法