JP2001326282A - 半導体集積回路のレイアウト方法 - Google Patents

Abstract

(57)【要約】 【課題】 自動レイアウト機能によって一旦レイアウト
された配線結果を変更することなく、効率的に電源配線
を行うことができる半導体集積回路のレイアウト方法を
提供する。 【解決手段】 本発明の半導体集積回路のレイアウト方
法は、まず、機能、大きさ、電源ピンなどの接続ピンの
種類や位置、配線禁止領域などのセルに関する情報をラ
イブラリに入力して保持するステップ（ステップ１０
１）と、回路間の接続情報をネットリストとして入力
し、保持するステップ（ステップ１０２）と、ステップ
１０１及びステップ１０２の処理によって保持されてい
るライブラリ及びネットリストの情報に基づいてセルを
配置するステップ（ステップ１０３）と、ライブラリ及
びネットリストの情報に基づいて電源配線を行うステッ
プ（ステップ１０４）と、ライブラリ及びネットリスト
の情報に基づいて信号配線を行うステップ（ステップ１
０５）とを有することを特徴とする。ステップ１０１に
おいて、電源ピンに関する情報として配線層についての
記述を入力しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動レイアウト機
能による半導体集積回路のレイアウト方法に関し、特
に、一旦レイアウトされた配線結果を変更することな
く、効率的に電源配線を行うことができる半導体集積回
路のレイアウト方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の設計において、
複数のセルのレイアウト（配置及び配線）は、ソフトウ
エアによる自動レイアウト機能によって行われている。
また、半導体集積回路は、年々高集積化が望まれてお
り、そのため、大量のセルを基板上に効率的にレイアウ
トすることが必要となっている。

【０００３】この基板上に配置されるセルは、その機能
などによって形状や大きさが決まるため、多種多様の形
状のものが存在している。そこで、従来の半導体集積回
路においては、セルを必要に応じて９０°回転させて基
板上に配置することによって、セルの形状の違いによっ
て発生するセル相互間の無駄なスペースを減少させてい
る。

【０００４】ここで、従来の半導体集積回路のレイアウ
ト方法について説明する。

【０００５】まず、機能、大きさ、電源ピンなどの接続
ピンの種類や位置、配線禁止領域などのセルに関する情
報をライブラリに入力して保持する。この際、電源ピン
に関する情報として、配線層や位置、幅などについての
記述が含まれる。次に、回路間の接続情報をネットリス
トとして入力し、保持する。

【０００６】そして、ライブラリ及びネットリストの情
報に基づいて、セルを配置する。次に、ライブラリ及び
ネットリストの情報に基づいて、電源配線を行い、さら
に、信号配線を行う。これらの一連の工程は、ソフトウ
エアによる自動レイアウト機能によって自動的に実行さ
れる。

【０００７】上述の従来の半導体集積回路のレイアウト
方法によれば、ライブラリとして電源ピンの配線層や位
置、幅などの情報が入力されるので、セルを配置する工
程において、各セルの電源ピンの位置や幅を統一してセ
ルを配置することによって、電源配線を効率的に行うこ
とができる。

【０００８】また、この様に、ライブラリ及びネットリ
ストの情報に基づいてセルの配置を決定するため、セル
間に無駄なスペースが発生せず、また、セル相互の配線
が最短距離になるようにレイアウトすることができる。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
半導体集積回路のレイアウト方法においては、半導体基
板の同一配線層上にセルが縦方向に並べられた部分と横
方向に並べられた部分が混在した場合、電源配線及び信
号配線の実施工程において手動による作業が必要にな
り、レイアウト時間が増加するという問題があった。

【００１０】図３は、従来の半導体集積回路のレイアウ
ト方法による半導体集積回路のレイアウトを示す図であ
る。図３において、この半導体集積回路は、所定の機能
を実現するセル２１（２１ａ〜２１ｆ）と、各セル２１
に電源を供給する第１メタル電源ピン２２（２２ａ〜２
２ｆ）と、第１メタル電源ピン２２に電源を供給する第
１メタル電源配線２３、２４と、第１メタル電源ピン２
２ａ、２２ｂに電源を供給する第２メタル電源配線２５
と、第１メタル電源配線２３と第２メタル電源配線２５
とを接続する接続ピン２６と、を備えている。

【００１１】セル２１ａ、２１ｂは、９０°回転して配
置され、セルの配線方向が縦方向になるように並べられ
ている。また、セル２１ｃ〜２１ｆは、セルの配線方向
が横方向になるように並べられている。

【００１２】この半導体集積回路において、自動レイア
ウト機能による電源配線の工程は、電源ピンの配線層や
位置、幅などの情報が入力されたライブラリに基づいて
行われる。ここでは、第１メタル電源ピン２２を第１メ
タル配線層（図示せず）に設けるとライブラリに規定さ
れているので、配線方向が縦方向であるように並べて配
置されたセル２１ａ、２１ｂの部分では第１メタル電源
配線２３を縦方向に施し、配線方向が横方向であるよう
に並べて配置されたセル２１ｃ〜２１ｆの部分では第１
メタル電源配線２４を横方向に施す必要がある。しか
し、通常、第１メタル配線層（図示せず）においては優
先配線方向が横方向であり、縦方向に並べて配置された
セル２１ａ、２１ｂの部分では、配線層の優先配線方向
と実際の配線方向が異なるため、自動レイアウト機能に
よる配線結果を変更する必要がある。さらに、縦方向の
第１メタル電源配線２３と横方向の第１メタル電源配線
２４が交差することを防ぐため、第１メタル電源配線２
４と交差する領域では、第１メタル電源配線２４を跨ぐ
ように第２メタル電源配線２５を施す必要がある。それ
に伴い、信号配線なども変更する必要がある。

【００１３】上述のとおり、従来の半導体集積回路のレ
イアウト方法においては、自動レイアウト機能によって
施された電源配線及び信号配線を変更する必要があり、
これらの変更は手動の作業によって行われるため、レイ
アウトに要する時間が増加してしまうという問題があっ
た。

【００１４】そこで、上記の点に鑑み、本発明の目的
は、自動レイアウト機能によって一旦レイアウトされた
配線結果を変更することなく、効率的に電源配線を行う
ことができる半導体集積回路のレイアウト方法を提供す
ることである。

【００１５】

【課題を解決するための手段】以上の課題を解決するた
め、本発明の半導体集積回路のレイアウト方法は、半導
体基板上に複数のセルをレイアウトする半導体集積回路
のレイアウト方法であって、複数のセルを構成するため
のセル情報を記憶するステップと、複数のセルの各回路
間の接続情報を記憶するステップと、セル情報及び接続
情報に基づいて、各セルの電源配線を行うステップと、
セル情報及び接続情報に基づいて、各セルの信号配線を
行うステップと、を備え、セル情報は、電源ピンの配線
層の情報を含まない、ことを特徴とする。

【００１６】また、上述の半導体集積回路のレイアウト
方法において、セル情報は、各セルの機能、サイズ、電
源ピンなどの接続ピンの種類やその配置位置、及び配線
禁止領域を含むようにすることもできる。

【００１７】セル情報に電源ピンの配線層に関する情報
が含まれないため、セルが９０°回転して配置されて
も、セルの配線方向と優先配線方向が対応した配線層に
電源配線を行うことができる。

【００１８】

【発明の実施の形態】以下、図面に基づいて本発明の半
導体集積回路のレイアウト方法について説明する。

【００１９】図１は、本発明の半導体集積回路のレイア
ウト方法を示すフローチャートである。図１に示すとお
り、まず、機能、大きさ、電源ピンなどの接続ピンの種
類や位置、配線禁止領域などのセルに関する情報をライ
ブラリに入力して保持する（ステップ１０１）。この
際、電源ピンに関する情報として、配線層についての記
述を入力しないようにする。

【００２０】次に、回路間の接続情報をネットリストと
して入力し、保持する（ステップ１０２）。そして、ス
テップ１０１及びステップ１０２の処理によって保持さ
れているライブラリ及びネットリストの情報に基づい
て、セルを配置する（ステップ１０３）。このとき、セ
ルの形状の違いによって発生するセル相互間の無駄なス
ペースを減少させるため、セルは必要に応じて９０°回
転して基板上に配置される。

【００２１】次に、ライブラリ及びネットリストの情報
に基づいて、電源配線を行う（ステップ１０４）。この
とき、ライブラリとして電源ピンの配線層についての記
述が含まれないため、電源配線を行う当該ステップにお
いて、電源配線は、セルが９０°回転して配置された部
分においてセルの配線方向と同じ優先配線方向の配線層
に施される。

【００２２】電源配線が終了したら、ライブラリ及びネ
ットリストの情報に基づいて、信号配線を行う（ステッ
プ１０５）。この信号配線を行うステップにおいて、信
号配線は、電源配線が施される幅及び位置には施されな
い。

【００２３】以上、これらの一連の工程（ステップ１０
１〜１０５）は、ソフトウエアによる自動レイアウト機
能によって自動的に実行される。

【００２４】図２は、本発明の半導体集積回路のレイア
ウト方法による半導体集積回路のレイアウトを示す図で
ある。図２において、この半導体集積回路は、所定の機
能を実現するセル１１（１１ａ〜１１ｆ）と、各セル１
１に電源を供給する電源ピン１２（１２ａ〜１２ｆ）
と、電源ピン１２ｃ〜１２ｆに電源を供給する第１メタ
ル電源配線１３と、電源ピン１２ａ、１２ｂに電源を供
給する第２メタル電源配線１４と、を備えている。

【００２５】セル１１ａ、１１ｂは、９０°回転して配
置され、セルの配線方向が縦方向になるように並べられ
ている。また、セル１１ｃ〜１１ｆは、セルの配線方向
が横方向になるように並べられている。

【００２６】この半導体集積回路において、電源配線の
工程は、電源ピンの幅や位置などの情報が入力されたラ
イブラリに基づいて行われる。このとき、ライブラリと
して電源ピンの配線層についての記述が含まれないた
め、配線方向が縦方向であるように並べて配置されたセ
ル１１ａ、１１ｂの部分では、優先配線方向が縦方向で
ある第２メタル配線層（図示せず）に第２メタル電源配
線１４を施し、配線方向が横方向であるように並べて配
置されたセル１１ｃ〜１１ｆの部分では、優先配線方向
が横方向である第１メタル配線層（図示せず）に第１メ
タル電源配線１３を施す。

【００２７】セル１１が９０°回転して配置されても、
電源ピンの配線層が規定されていないため、セルの配線
方向と優先配線方向が対応した配線層に電源配線を行う
ことができる。

【００２８】

【発明の効果】以上のように、本発明の半導体集積回路
のレイアウト方法によれば、セルが９０°回転して配置
されても、セルの配線方向と優先配線方向が対応した配
線層に電源配線を行うことができるため、一旦レイアウ
トされた配線結果を変更することなく効率的なレイアウ
トを行うことができる。

【図面の簡単な説明】

【図１】本発明の半導体集積回路のレイアウト方法を示
すフローチャートである。

【図２】本発明の半導体集積回路のレイアウトを示す図
である。

【図３】従来の半導体集積回路のレイアウトを示す図で
ある。

【符号の説明】

１１ａ〜１１ｆ、２１ａ〜２１ｆ セル １２ａ〜１２ｆ 電源ピン １３、２３、２４ 第１メタル電源配線 １４、２５ 第２メタル電源配線 ２２ａ〜２２ｆ 第１メタル電源ピン ２６ 接続ピン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に複数のセルをレイアウト
   する半導体集積回路のレイアウト方法であって、 前記複数のセルを構成するためのセル情報を記憶するス
   テップと、 前記複数のセルの各回路間の接続情報を記憶するステッ
   プと、 前記セル情報及び前記接続情報に基づいて、各セルの電
   源配線を行うステップと、 前記セル情報及び前記接続情報に基づいて、各セルの信
   号配線を行うステップと、 を備え、 前記セル情報は、電源ピンの配線層の情報を含まない、 ことを特徴とする半導体集積回路のレイアウト方法。
2. 【請求項２】 前記セル情報は、各セルの機能、サイ
   ズ、電源ピンなどの接続ピンの種類やその配置位置、及
   び配線禁止領域を含むことを特徴とする請求項１記載の
   半導体集積回路のレイアウト方法。