JPH10173058A - 配置配線方法 - Google Patents

配置配線方法

Info

Publication number
JPH10173058A
JPH10173058A JP8331968A JP33196896A JPH10173058A JP H10173058 A JPH10173058 A JP H10173058A JP 8331968 A JP8331968 A JP 8331968A JP 33196896 A JP33196896 A JP 33196896A JP H10173058 A JPH10173058 A JP H10173058A
Authority
JP
Japan
Prior art keywords
wiring
transistor
adjacent
interconnection
coordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8331968A
Other languages
English (en)
Other versions
JP3102365B2 (ja
Inventor
Masahiro Murakoshi
昌博 村越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08331968A priority Critical patent/JP3102365B2/ja
Priority to US08/989,786 priority patent/US6567954B1/en
Priority to CNB971220034A priority patent/CN1139888C/zh
Publication of JPH10173058A publication Critical patent/JPH10173058A/ja
Application granted granted Critical
Publication of JP3102365B2 publication Critical patent/JP3102365B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】構成要素の相対位置を保持したままレイアウト
設計工数を削減する。 【解決手段】トランジスタQ1,配線W1をそれぞれト
ランジスタ,配線各オブジェクトQO1,WO1と記述
しこれらにそれぞれ隣接する隣接オブジェクトとの相対
位置情報である隣接指定ST,SB,SL,SRと各々
の接続先を示す接続情報CN1とを含むオブジェクト記
述ステップS1と、このオブジェクト記述にしたがって
トランジスタQ1を生成し隣接指定ST等を考慮してこ
のトランジスタQ1を配置するトランジスタオブジェク
ト処理ステップS4と、配線の水平・垂直各方向の配線
位置を決定する配線オブジェクト処理ステップS5と、
オブジェクトQO1,WO1の各々の最終的な配線の端
点P1,P2を決定するオブジェクト端点決定ステップ
S6と、配線を指定の配線層で配線する配線後処理ステ
ップS7とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配置配線方法に関
し、特に計算機支援設計(CAD)を用いる半導体集積
回路の配置配線方法に関する。
【0002】
【従来の技術】CADによるレイアウト設計を実施する
際には、インバータ,NAND,NOR等の基本セル単
位に設計を行う。この場合、同一基本セル内において
も、このセルを構成する複数のトランジスタについては
個々の使用回路特性を考慮することによりトランジスタ
サイズが異なるのが一般的である。そのため、従来は、
デザインルールとトランジスタサイズ等を入力すると自
動的に必要な基本セルを生成するための単位セルすなわ
ちパラメタライズドセルを所要の種類だけ準備して設計
する方法がとられていた。
【0003】このパラメタライズドセルを実現する従来
の配置配線方法として、以下の2つがある。すなわち、
トランジスタだけをオブジェクトとして表現し、配線と
コンタクトは関係式で表現する第1の配置配線方法と、
トランジスタをオブジェクトとして表現し、このトラン
ジスタオブジェクト間の相対位置のみ指定し、オブジェ
クト間の配線は接続情報に従って自動で行う第2の配置
配線方法とである。
【0004】まず、トランジスタオブジェクトを模式的
に説明図で示す図7を参照してトランジスタオブジェク
トの概念について説明すると、このトランジスタオブジ
ェクトは、トランジスタサイズに関係なく、トランジス
タ図形を1つの集合体として表現し、ゲート,ソース,
ドレインの各々の仮想的な端子位置TG,TS,TD
と、トランジスタサイズL,Wと、配置原点位置OXY
を有する。
【0005】従来の第1の配置配線方法の処理をフロー
チャートで示す図6を参照して、この方法の動作を説明
すると、最初に、ステップP1でトランジスタオブジェ
クトにトランジスタサイズのパラメータを設定し、トラ
ンジスタオブジェクトと、配線と、コンタクトとの関係
式を記述する。この関係式は、既配置図形とデザインル
ールによって、配置位置又は配線位置が決定するように
関係ずけられる。また、配線記述には、指定配線層の情
報を有し、コンタクト記述には、配置対象コンタクトセ
ル名を持っているものとする。
【0006】次に、ステップP2で最初のトランジスタ
オブジェクトの原点を定め、関係式の記述に従って、ス
テップP4のトランジスタ生成配置、又はステップP5
の配線、ステップP6のコンタクト配置を実施する。配
置対象がトランジスタオブジェクトの場合は、ステップ
P4に進み、与えられたパラメータに従って、トランジ
スタを生成し、関係式から配置位置を決定して配置す
る。また、配置対象が配線の場合は、ステップP5に進
み、関係式から配線の始点と終点を計算して、指定され
た配線層で配線を行う。さらに、配置対象がコンタクト
の場合は、ステップP6により、関係式から配置位置を
計算し、指定されたコンタクトセルを配置する。この操
作を関係式記述された内容の全てに適用する。
【0007】この処理の具体例を配置配線対象セルのレ
イアウト図及びトランジスタオブジェクトの関連式で表
した説明図でそれぞれ示す図8(A),(B)を参照し
て説明すると、(A)のトランジスタQ1,Q2は、
(B)のトランジスタオブジェクトQO1,QO2で表
現し、(A)の配線W1,W2,W3,W4,W5は、
(B)のパス中心で表現された配線WO1,WO2,W
O3,WO4,WO5で表し、(A)のコンタクトTH
1,TH2は、(B)のTHO1,THO2で表してい
る。例えば、配線WO2を配線する場合は、端点P2
1,P22を確定する必要がある。トランジスタオブジ
ェクトQO1を配置すると、端点P2のX座標は、配線
WO1をトランジスタオブジェクトQO1からデザイン
ルール間隔分離した位置となり、Y座標は、配線WO2
をトランジスタオブジェクトQO1からデザインルール
間隔分離した位置となる。端点P21のY座標は、端点
P22のY座標と同一となり、X座標はトランジスタオ
ブジェクトQO2の端子T26のX座標となる。このた
め、配線WO4,コンタクトTH2,トランジスタオブ
ジェクトQO2を処置し、トランジスタオブジェクトQ
O2の端子T26の位置を確定することにより求める。
最後に、端点P21とP22とを指定配線層・幅で配線
する。
【0008】この従来の第1の配置配線方法では、例え
ば配線WO2を配線する場合には、この配線に直接接続
していないトランジスタオブジェクトQO2の端子位置
を考慮する必要がある。すなわち、トランジスタオブジ
ェクト端子に直接接続していない配線でも、全て上記端
子位置の影響の有無を調べ、必要に応じて配線順序やト
ランジスタオブジェクトの配置順序を決め、関係式に組
み込む必要がある。これは、トランジスタの数が多い場
合には、関係式を複雑にし、影響を受ける配線の見落と
しも生じやすい。
【0009】さらに、この従来の第1の配置配線方法を
実現するには、一般的にセル生成プログラムを各セルに
ついて記述することになり、セル単位のデータとしては
持つことができないため、セル構成要素を変更すること
が困難になる。
【0010】次に、従来の第2の配置配線方法の処理を
フローチャートで示す図9を参照して、この方法の動作
を説明すると、最初に、ステップR1でトランジスタオ
ブジェクトにトランジスタサイズのパラメータを設定
し、トランジスタオブジェクト同志の相対位置を指定す
る。次に、ステップR2で相対位置情報に記述されたト
ランジスタのパラメータに従って、トランジスタを生成
する。次に、ステップR3で最初のトランジスタオブジ
ェクトの配置位置を定め、ステップR4で生成されたト
ランジスタを相対位置情報に記述された相対位置に従っ
て配置する。この時に、トランジスタ同志が重ならない
ように調整する。次に、ステップR5で接続情報に従っ
て、配置されたトランジスタ間を拡散層とポリシリ配線
層とアルミ配線層を用いて配線する。
【0011】この配線は、まず拡散層を用いてトランジ
スタの共有化を行い、次にポリシリ配線層とアルミ配線
層を用いて結線する。この時に、配線層の乗せ換えが発
生する場合には、デザインルールを満足するように所要
のコンタクトを配置する。また、トランジスタ間に配線
に必要な間隔がない場合は、トランジスタ間を拡げる処
理を行う。
【0012】この処理の具体例を配置配線対象セルのレ
イアウト図及びトランジスタオブジェクトの関連式で表
し相対位置表現した説明図でそれぞれ示す図10
(A),(B)を参照して説明すると、(A)のトラン
ジスタQ3,Q4,Q5を、(B)のトランジスタオブ
ジェクトQO3,QO4,QO5でそれぞれ表現し、相
対位置表現している。
【0013】まず、このトランジスタオブジェクトQO
3,QO4,QO5の各トランジスタサイズL,Wに従
ってトランジスタを生成し、これらトランジスタ同志が
重ならないように配置する。次に、接続情報に従って、
トランジスタオブジェクトQO3,QO4の拡散層を共
有化し、ポリシリ配線層とアルミ配線層を用いて、各ト
ランジスタ端子間を接続する。この時に接続する配線層
が異なる場合には、その接続用のコンタクトを配置す
る。
【0014】また、配線W15,W14とコンタクトT
H3,TH4を生成する段階で配線スペースが足りない
場合は、トランジスタオブジェクトQO5とトランジス
タオブジェクトQO3,QO4との間隔を必要な間隔ま
で拡げる。最終的に、図10(A)のレイアウト結果を
得る。
【0015】この、従来の第2の配置配線方法では、ト
ランジスタQ5のチャネル長Lを大きくした場合に、配
線W14,W13は、図10(C)に示すように、トラ
ンジスタQ3,Q4を迂回して配線W14A,W13A
〜W13C,コンタクトTH23,TH24のような配
線パターンを生成し、配線の乗せ換えが発生する可能性
がある。これは、配線を自動で行うため、配線経路のコ
スト計算過程で発生してしまうことが考えられる。この
ような迂回配線が生成されると面積的に大きくなり、さ
らに、余分な配線容量が付加されてしまう。 さらに、
この従来の第2の配置配線方法を実現するには、大規模
な自動配線ツールとコンパクションプログラムが必要と
なる。
【0016】
【発明が解決しようとする課題】上述した従来の第1の
配置配線方法は、トランジスタオブジェクトの端子に直
接接続していないものを含めて全ての配線について、上
記端子位置の影響の有無を調べ、必要に応じて配線順序
やトランジスタオブジェクトの配置順序を決め、関係式
に組み込む必要があるため、トランジスタ数が多い場合
には、関係式を複雑にし影響を受ける配線の見落としも
生じやすいという欠点があった。
【0017】さらに、各セルについてセル生成プログラ
ムを記述する必要があり、セル単位の固有データとして
は保持できないため、一部のトランジスタのサイズ変更
等セル構成要素の変更が困難になるという欠点があっ
た。
【0018】従来の第2の配置配線方法は、自動配線を
行うためトランジスタのサイズ変更等により回路面積及
び配線容量の増大要因となると迂回配線を発生する可能
性があるという欠点があった。
【0019】さらに、この従来の第2の配置配線方法を
実現するには、大規模な自動配線ツールとコンパクショ
ンプログラムが必要となるという欠点があった。
【0020】本発明の目的は、構成要素の相対位置を保
持したままレイアウト設計工数を削減する配置配線方法
を提供することである。
【0021】
【課題を解決するための手段】本発明の配置配線方法
は、半導体チップ上にトランジスタを含む回路素子また
は機能回路ブロックの集合から成りデザインルールと前
記トランジスタのサイズを含む設計情報を入力すると自
動的に所要の単位セルであるパラメタライズドセルを生
成する集積回路の自動配置配線方法において、前記トラ
ンジスタをトランジスタオブジェクトと記述するととも
に配線を配線オブジェクトと記述し前記トランジスタオ
ブジェクト及び前記配線オブジェクトにそれぞれ隣接す
る隣接オブジェクトとの相対位置情報と前記トランジス
タオブジェクト及び前記配線オブジェクトの各々の接続
先を示す接続情報とを含むオブジェクト記述を行うオブ
ジェクト記述ステップと、前記オブジェクト記述にした
がって前記トランジスタを生成し前記相対位置情報を考
慮してこのトランジスタを配置するトランジスタオブジ
ェクト処理ステップと、前記相対位置情報を考慮して前
記配線の水平・垂直各方向の配線位置を決定する配線オ
ブジェクト処理ステップと、前記トランジスタオブジェ
クト及び配線オブジェクトの各々の最終的な配線の始
点,終点を決定するオブジェクト端点決定ステップと、
前記配線を指定の配線層で配線する配線後処理ステップ
とを含むことを特徴とするものである。
【0022】
【発明の実施の形態】次に、本発明の第1の実施の形態
をフローチャートで示す図1を参照すると、この図に示
す本実施の形態の配置配線方法は、オブジェクト記述ス
テップS1は、生成対象の基本セルの構造を全てトラン
ジスタオブジェクトと配線オブジェクトとで記述する。
トランジスタオブジェクトには、トランジスタサイズの
パラメータと、このオブジェクトの接続先を表した接続
情報と、これに隣接する上又は下と左又は右のオブジェ
クトを指定する。
【0023】配線オブジェクトを模式的に説明図で示す
図2(A),(B)を参照して配線オブジェクトの概念
を説明すると、この配線オブジェクトには、図2(A)
に示すような水平方向の配線を表す水平配線オブジェク
トと、図2(B)に示すような垂直方向の配線を表す垂
直配線オブジェクトとがある。いずれも、2つの端点を
持つ部分線分で、配線層と上下又は左右の隣接条件S
T,SB,SL,SRと2つの接続情報も持つ構造とな
る。この2つの端点は、オブジェクト端点決定ステップ
S6で決定される。
【0024】水平配線オブジェクトは、配線層と、この
配線層上の2つの端点P11,P12を有する線分1
と、この配線オブジェクトに上方向隣接条件ST及び下
方向隣接条件SBの指示する各方向にそれぞれ隣接する
隣接オブジェクト11,12と、端点P11,P12の
各々の接続情報CN11,CN12とを指定する。
【0025】垂直配線オブジェクトは、配線層と、この
配線層上の2つの端点P21,P22を有する線分2
と、この配線オブジェクトに左方向隣接条件SL及び右
方向隣接条件RBの指示する各方向にそれぞれ隣接する
隣接オブジェクト21,22と、端点P21,P22の
各々の接続情報CN21,CN22とを指定する。
【0026】また、水平,垂直いずれの配線オブジェク
トにおいて、隣接オブジェクトの指定がない場合は、接
続先に配線座標を引くものとする。
【0027】さらに、配線オブジェクトの接続先の配線
層が異なる場合には、両配線層間接続用のスルーホール
型のコンタクト(以下コンタクト)配置時の隣接関係を
考慮する必要があるオブジェクトを指定する。例えば、
図2(B)には異る配線層接続用のコンタクトTH21
を示し、このコンタクトTH21の上下左右各隣接条件
CT,CB,CL,CRを示す。
【0028】従来の技術で用いた図8(A)のレイアウ
ト構成を図8(B)と共通の構成要素には共通の参照文
字/数字を付して同様にオブジェクト表現の関係図(以
下オブジェクト関連図)で表した図3を参照して具体的
なオブジェクト関連図の概要について説明すると、この
レイアウトは、トランジスタオブジェクトQO1,QO
2と、水平配線オブジェクトWO2,WO4と、垂直配
線オブジェクトWO1,WO3とを含む。
【0029】トランジスタオブジェクトQO2は、水平
配線オブジェクトWO4と下方向で隣接し、水平配線オ
ブジェクトWO4と垂直配線オブジェクトWO3とに接
続し、トランジスタサイズL,Wが設定されている。
【0030】水平配線オブジェクトWO2は、トランジ
スタオブジェクトQO1に下方向で隣接し、垂直配線オ
ブジェクトWO1とWO3とに接続し、配線層を第1ア
ルミ層と指定されている。
【0031】次に、ステップS2で、最初に配置するト
ランジスタの原点を定め、ステップS3で図3に示した
オブジェクト番号順に、トランジスタオブジェクト処理
ステップS4か、配線オブジェクト処理ステップS5に
割当てる。
【0032】トランジスタオブジェクト処理ステップS
4では、指定されたトランジスタサイズでトランジスタ
を生成し、隣接条件の指定のない場合は原点に配置す
る。隣接条件の指定のある場合は、上下指定のオブジェ
クトから、デザインルールの所要間隔(デザインルール
間隔)分離した位置をY座標とし、左右指定のオブジェ
クトからも同様な処理によりX座標を決定し、トランジ
スタを配置する。ただし、トランジスタに拡散共有化の
指定がなされている場合は、このトランジスタを既配置
の拡散共有化指定トランジスタオブジェクトに接するよ
うに配置する。
【0033】配線オブジェクト処理ステップS5では、
まず、水平配線オブジェクトの場合は、上下指定の隣接
条件がない場合は、接続情報から既配置オブジェクトの
端子位置のY座標を水平配線オブジェクトのY座標とす
る。上下指定の隣接条件がある場合は、上下指定オブジ
ェクトから、トランジスタオブジェクトの隣接条件処理
と同様な処理を行い、Y座標を決定する。
【0034】垂直配線オブジェクトの場合も、同様に左
右指定の隣接条件がない場合は、接続情報よりX座標を
決定し、左右指定の隣接条件がある場合は、左右指定オ
ブジェクトよりX座標を決定する。
【0035】次に、各オブジェクト処理終了後、オブジ
ェクト端点決定ステップS6により、各オブジェクトの
端子位置を決定する。トランジスタオブジェクトの端子
位置は、トランジスタ原点から3個の端子の端子位置ま
での距離が予め分かっているため、トランジスタ配置位
置から計算できる。トランジスタオブジェクトに接続す
る配線オブジェクトが、既配置の場合で、水平配線オブ
ジェクトの時は、水平配線オブジェクトの接続端子X座
標をトランジスタオブジェクトの接続端子のX座標に変
更し、垂直配線オブジェクトの時は、垂直配線オブジェ
クトの接続端子Y座標をトランジスタオブジェクトの接
続端子のY座標に変更する。
【0036】また、水平配線オブジェクトの接続端子位
置は、配線オブジェクト処理ステップS5でY座標が決
定しているので、接続対象オブジェクトが既配置の場合
は、X座標を既配置オブジェクトの接続端子位置のX座
標に変更する。
【0037】同様に、垂直配線オブジェクトの接続端子
位置もX座標が決定しているので、接続対象オブジェク
トが既配置の場合は、Y座標を既配置オブジェクトの接
続端子位置のY座標に変更する。
【0038】さらに、配線オブジェクトに接続する配線
オブジェクトの接続端子位置も、トランジスタオブジェ
クトに接続する配線オブジェクト処理と同様な変更を行
う。
【0039】各オブジェクトの端子層と接続先の端子層
とが異なる場合には、デザインルールに記述されている
コンタクトの中から、条件に適したコンタクトを選択
し、コンタクト配置隣接条件を考慮してこのコンタクト
を配置する。
【0040】次に、全てのオブジェクト処理終了後、配
線後処理ステップS7では、確定した配線位置に従っ
て、指定の配線層で配線をすることで最終的なレイアウ
トを生成する。
【0041】図3のオブジェクト表現で示したセルに本
実施の形態の処理のフローを段階的に示した図4を参照
して、トランジスタオブジェクト処理ステップS4と配
線オブジェクト処理ステップS5とオブジェクト端点処
理ステップS6と配線後処理ステップS7の各々の具体
例について説明すると、まず図4(A)に示すように、
トランジスタオブジェクトQO1をトランジスタサイズ
に従って生成し、ステップS2で定めた原点に配置す
る。図4(B)は、水平配線オブジェクトWO2までを
処理した結果を示す。水平配線オブジェクトWO2はト
ランジスタオブジェクトQO1と下方向に隣接している
ため、このトランジスタオブジェクトQO1からデザイ
ンルール間隔分離した位置がY座標となる。水平配線オ
ブジェクトWO2は、垂直配線オブジェクトWO1とW
O3に接続している。垂直配線オブジェクトWO1は、
既配置のためX座標が決定しているので、端点P21は
確定するが、端点P22は垂直配線オブジェクトWO3
が未配置のため確定していない。
【0042】同様に、水平配線オブジェクトWO4を処
理すると、トランジスタオブジェクトQO2が未配置の
ため、端点P41が未確定となる。これを図4(C)に
示す。
【0043】図4(D)は、トランジスタオブジェクト
QO2を配置した結果を示している。トランジスタオブ
ジェクトQO2は、配線オブジェクトWO4に下方向隣
接するため、必要なデザインルール間隔を離してY座標
を決める。X座標に関しては、左右の隣接が指定されて
いないため、原点のX座標がとられる。トランジスタオ
ブジェクトQO2を配置した段階で、端点P41のX座
標が決定する。配線オブジェクトWO4とトランジスタ
オブジェクトの接続端子層が異なるため、コンタクトT
H2を配置する。
【0044】図4(E)は、垂直配線オブジェクトWO
3と水平配線オブジェクトWO5を処理した結果であ
る。垂直配線オブジェクトWO3は、隣接指定がないた
め、トランジスタオブジェクトQO2の端子位置をX座
標とする。垂直配線オブジェクトWO3は、水平配線オ
ブジェクトWO2に接続するので、この段階で端点P2
2の位置が確定する。
【0045】図4(F)は、トランジスタオブジェクト
QO1,QO2をトランジスタQ1,Q2に置換え、配
線オブジェクトWO1,WO2,WO4,WO3,WO
5に指定配線層とデザインルールの層幅を付けると配線
W1,W2,W4,W3,W5のレイアウト図となる。
【0046】次に、本発明の第2の実施の形態を図10
と共通の構成要素には共通の参照文字/数字を付して同
様にオブジェクト関連図で示す図5(A)を参照する
と、この図は図10(A)のレイアウト図をトランジス
タオブジェクトQO3,QO4,QO5と配線オブジェ
クトWO11,WO12,WO13,WO14,WO1
5,WO16,WO17,WO19で表し、隣接関係を
示した図である。配線オブジェクトWO14は、下方向
にトランジスタオブジェクトQO3と隣接し、配線オブ
ジェクトWO13は、左方向に配線オブジェクトWO1
2と隣接している。
【0047】トランジスタオブジェクトQO5のトラン
ジスタサイズLが大きくなった場合の結果を図5(B)
に示す。配線オブジェクトWO14,WO13は、隣接
関係を指定されているため、配線オブジェクトWO14
の位置が左右にずれても、配線オブジェクトWO13の
位置は、配線オブジェクトWO12の右側に配置される
ように、常に、相対的な位置は保存される。
【0048】
【発明の効果】以上説明したように、本発明の配置配線
方法は、トランジスタをトランジスタオブジェクトと記
述するとともに配線を配線オブジェクトと記述し隣接オ
ブジェクトとの相対位置情報と接続情報とを含むオブジ
ェクト記述を行うオブジェクト記述ステップと、このオ
ブジェクト記述にしたがって上記トランジスタを生成し
相対位置情報を考慮して配置するトランジスタオブジェ
クト処理ステップと、上記配線の水平・垂直各方向の配
線位置を決定する配線オブジェクト処理ステップと、上
記トランジスタオブジェクト及び配線オブジェクトの各
々の最終的な配線の始点,終点を決定するオブジェクト
端点決定ステップとを含むので、トランジスタに直接接
続しない配線を配設する場合にも、トランジスタ位置を
考慮することにより記述量を従来の1/2〜1/5に削
減でき、トランジスタに直接接続しない限りトランジス
タ端子位置を考慮する必要がなく、また、各オブジェク
トを順番に記述するだけなので見落としを低減できるこ
とで、設計工数を短縮できるという効果がある。
【0049】さらに、自動配線と配線オブジェクトで表
現した場合とを比較した時にも、期待通りのパターンを
生成できるため、余分な配線容量や抵抗が付加されない
ため、特性的に良いレイアウト結果を生成できるという
効果がある。
【0050】また、自動配線と比較してプログラム規模
も低減でき、各セル情報をデータとして持つことができ
るため、セル構成要素の変更を容易にできるという効果
がある。
【図面の簡単な説明】
【図1】本発明の配置配線方法の第1の実施の形態を示
すフローチャートである。
【図2】本実施の形態の配置配線方法における配線オブ
ジェクトの概念を示す説明図である。
【図3】本実施の形態の配置配線方法における配線オブ
ジェクトの関連を示す説明図である。
【図4】本実施の形態の処理のフローを段階的に示した
オブジェクト処理工程の説明図である。
【図5】本発明の配置配線方法の第1の実施の形態の動
作を示す配線オブジェクトの概念を示す説明図である。
【図6】従来の第1の配置配線方法の一例を示すフロー
チャートである。
【図7】トランジスタオブジェクトの概念を示す説明図
である。
【図8】配置配線対象セルのレイアウト図及び従来の技
術によりオブジェクトの関連を示す説明図である。
【図9】従来の第2の配置配線方法の一例を示すフロー
チャートである。
【図10】配置配線対象セルのレイアウト図及びオブジ
ェクトの関連を示す説明図及び従来の第2の配置配線方
法での実行結果を示す図である。
【符号の説明】
1,2 部分線分 11,12,21,22 隣接オブジェクト TH1〜TH4,TH21 コンタクト P11,P12,P21,P22,P41,P42
端点 Q1〜Q5 トランジスタ QO1〜QO5 トランジスタオブジェクト W1〜W6,W11〜W19 配線 WO1〜WO6,WO11〜WO19 配線オブジェ
クト ST 上方向隣接指定 SB 下方向隣接指定 SL 左方向隣接指定 SR 右方向隣接指定

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ上にトランジスタを含む回
    路素子または機能回路ブロックの集合から成りデザイン
    ルールと前記トランジスタのサイズを含む設計情報を入
    力すると自動的に所要の単位セルであるパラメタライズ
    ドセルを生成する集積回路の自動配置配線方法におい
    て、 前記トランジスタをトランジスタオブジェクトと記述す
    るとともに配線を配線オブジェクトと記述し前記トラン
    ジスタオブジェクト及び前記配線オブジェクトにそれぞ
    れ隣接する隣接オブジェクトとの相対位置情報と前記ト
    ランジスタオブジェクト及び前記配線オブジェクトの各
    々の接続先を示す接続情報とを含むオブジェクト記述を
    行うオブジェクト記述ステップと、 前記オブジェクト記述にしたがって前記トランジスタを
    生成し前記相対位置情報を考慮してこのトランジスタを
    配置するトランジスタオブジェクト処理ステップと、 前記相対位置情報を考慮して前記配線の水平・垂直各方
    向の配線位置を決定する配線オブジェクト処理ステップ
    と、 前記トランジスタオブジェクト及び配線オブジェクトの
    各々の最終的な配線の始点,終点を決定するオブジェク
    ト端点決定ステップと、 前記配線を指定の配線層で配線する配線後処理ステップ
    とを含むことを特徴とする配置配線方法。
  2. 【請求項2】 前記オブジェクト記述ステップの処理後
    にこの記述処理したオブジェクトが前記トランジスタオ
    ブジェクトと前記配線オブジェクトトのいずれであるか
    を判定する判定ステップを含むことを特徴とする請求項
    1記載の配置配線方法。
JP08331968A 1996-12-12 1996-12-12 配置配線方法 Expired - Fee Related JP3102365B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08331968A JP3102365B2 (ja) 1996-12-12 1996-12-12 配置配線方法
US08/989,786 US6567954B1 (en) 1996-12-12 1997-12-12 Placement and routing method in two dimensions in one plane for semiconductor integrated circuit
CNB971220034A CN1139888C (zh) 1996-12-12 1997-12-12 用于半导体集成电路的设置及布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08331968A JP3102365B2 (ja) 1996-12-12 1996-12-12 配置配線方法

Publications (2)

Publication Number Publication Date
JPH10173058A true JPH10173058A (ja) 1998-06-26
JP3102365B2 JP3102365B2 (ja) 2000-10-23

Family

ID=18249670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08331968A Expired - Fee Related JP3102365B2 (ja) 1996-12-12 1996-12-12 配置配線方法

Country Status (3)

Country Link
US (1) US6567954B1 (ja)
JP (1) JP3102365B2 (ja)
CN (1) CN1139888C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012008694A (ja) * 2010-06-23 2012-01-12 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びレイアウトパタン生成方法
KR102645072B1 (ko) * 2023-05-31 2024-03-08 주식회사 애자일소다 매크로의 핀 방향 최적화를 위한 후처리 장치 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395758C (zh) * 2002-10-14 2008-06-18 英业达股份有限公司 应用在线路布局工程上设定与激活群组化显示的方法
JP2004171075A (ja) * 2002-11-18 2004-06-17 Sanyo Electric Co Ltd 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム
CN100399867C (zh) * 2003-09-26 2008-07-02 英业达股份有限公司 以软件自动执行电路布局的方法
JP4745697B2 (ja) * 2005-03-29 2011-08-10 富士通セミコンダクター株式会社 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
CN104750887A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种模板化产生参数化单元的方法
CN104376180B (zh) * 2014-11-25 2018-10-12 上海高性能集成电路设计中心 一种布线通道评估及端口规划方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703224B2 (ja) 1987-03-12 1998-01-26 株式会社東芝 半導体集積回路装置の機能ブロツク自動生成方法
JP2659985B2 (ja) 1988-03-23 1997-09-30 株式会社東芝 アナログセルの自動レイアウト修正方式
JPH0262676A (ja) 1988-08-29 1990-03-02 Nec Corp 概略配線装置
JPH0431970A (ja) 1990-05-28 1992-02-04 Nec Corp マスクパターンレイアウト装置
US5416722A (en) * 1992-11-19 1995-05-16 Vlsi Technology, Inc. System and method for compacting integrated circuit layouts
US5515293A (en) * 1993-12-22 1996-05-07 Vlsi Technology, Inc. Method and apparatus for generating a linked data structure for integrated circuit layout
JP3192057B2 (ja) * 1994-03-18 2001-07-23 富士通株式会社 配線プログラム生成方法及びその装置
US5856927A (en) * 1995-05-01 1999-01-05 Vlsi Technology, Inc. Method for automatically routing circuits of very large scale integration (VLSI)
US5984510A (en) * 1996-11-01 1999-11-16 Motorola Inc. Automatic synthesis of standard cell layouts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012008694A (ja) * 2010-06-23 2012-01-12 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びレイアウトパタン生成方法
US9117048B2 (en) 2010-06-23 2015-08-25 Lapis Semiconductor Co., Ltd. Semiconductor integrating circuit layout pattern generating apparatus and method
KR102645072B1 (ko) * 2023-05-31 2024-03-08 주식회사 애자일소다 매크로의 핀 방향 최적화를 위한 후처리 장치 및 방법

Also Published As

Publication number Publication date
US6567954B1 (en) 2003-05-20
JP3102365B2 (ja) 2000-10-23
CN1139888C (zh) 2004-02-25
CN1184980A (zh) 1998-06-17

Similar Documents

Publication Publication Date Title
US8171447B1 (en) Automatically routing nets according to current density rules
US8219965B2 (en) Layout design method of semiconductor integrated circuit including regenerating a cell layout to set first and second distances and generating library data
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
JPH05502549A (ja) 集積回路のための改良された経路設定装置及び方法
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
Ho et al. Crosstalk-and performance-driven multilevel full-chip routing
US6698000B2 (en) Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program
JP3102365B2 (ja) 配置配線方法
US6075934A (en) Method for optimizing contact pin placement in an integrated circuit
JP2001274254A (ja) 半導体集積回路の自動配置配線方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP3006824B2 (ja) 配線設計方法および配線設計装置
US4783749A (en) Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell
Rothermel et al. Automatic variable-width routing for VLSI
JP2006155119A (ja) Lsi物理設計方法、プログラム及び装置
JPH0677324A (ja) 導体部分のレイアウトデータの変換方法及びその装置
JP2008277497A (ja) 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体装置の製造方法および半導体装置
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
US20170061063A1 (en) Integrated circuit with reduced routing congestion
JP2000057175A (ja) 半導体集積回路装置の自動配線方式
JP2943282B2 (ja) 集積回路設計装置
JPH10340959A (ja) レイアウト方法
JP2001160076A (ja) パス決定方法及び記憶媒体
JPH07147324A (ja) Cad装置による自動配置配線処理方法
JP2003208454A (ja) 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000725

LAPS Cancellation because of no payment of annual fees