JPH05502549A - 集積回路のための改良された経路設定装置及び方法 - Google Patents

集積回路のための改良された経路設定装置及び方法

Info

Publication number
JPH05502549A
JPH05502549A JP2514969A JP51496990A JPH05502549A JP H05502549 A JPH05502549 A JP H05502549A JP 2514969 A JP2514969 A JP 2514969A JP 51496990 A JP51496990 A JP 51496990A JP H05502549 A JPH05502549 A JP H05502549A
Authority
JP
Japan
Prior art keywords
channel
circuit
channels
routing
special
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2514969A
Other languages
English (en)
Inventor
アシュタプトル スーニー ヴァスル オル
モーディ ラジヴ シー
Original Assignee
ヴィエルエスアイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィエルエスアイ テクノロジー インコーポレイテッド filed Critical ヴィエルエスアイ テクノロジー インコーポレイテッド
Publication of JPH05502549A publication Critical patent/JPH05502549A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 集積回路のための改良された経路設定装置及び方法発明の詳細な説 明 本発明は、−M的には集積回路を設計するためのコンピュータ自動化された設計 システムに関し、具体的には集積回路の成分間の接続を経路設定するためのコン ピュータ援用設計方法及び装置に関する。
発明の背景 応用指定集積回路(ASIC)の設計及び製造は半導体産業の重要な部分を占め て来た。ASICを設計する2つの主な方法は、ゲートアレイ及びセルライブラ リを使用することである。ゲートアレイ利用回路は、半導体ダイス上の所定の位 置に所定の成分の集合を有する集積回路である。指定応用は、指定された機能の 集合を遂行させるように所定の成分を相互接続することによって実現される。
セル利用回路は1またはそれ以上のセルライブラリから選択されたセルを使用し て形成される集積回路である。セルライブラリは、半導体ダイス上の指定された 如何なる位置にも配置でき、次いで指定された機能の集合を遂行させるように相 互接続することができる所定の成分の集合である。ASICを設計するために使 用される技術は他にも存在しているが、本発明は主としてセル利用回路またはゲ ートアレイ回路内の成分間の相互接続を自動的に経路設定することに関する。
セル利用回路及びゲートアレイ回路を迅速且つ効率的に設計するためには、指定 された回路の成分間の接続を迅速且つ正確に形成または経路設定できることが重 要である。この目的のための多くの自動経路設定計画が従来技術の製品に使用さ れ、また多くの刊行物に記載されている。
本発明は従来技術の経路設定計画に伴う1つの特定問題を解消する。詳述すれば 、本発明が着目する問題は非矩形経路設定領域に関する。図5に示す回路レイア ウト180において、経路設定領域190.192及び194を2つのチャネル 、即ち領域190及び192からなる1つのチャネルと、領域194からなる第 2のチャネルに分割することが標準手順である。相互接続はチャネル間の境界を 横切ることができるという従来技術のCADシステムが位置に対して課していた 標準制約のために、端子184と186との間の接続は、典型的には線182の 形状を有している。明らかに、接続線182は端子184と186との間の考え 得る最短相互接続線よりも遥かに長い。
本発明は、相互接続線をより短くして集積回路のレイアウトを改善する“特別チ ャネル”を創設し、経路設定する方法を提供する。
発明の概要 要約すれば、本発明は集積回路内の指定された端子間の相互接続線の経絡を設定 するコンピュータ援用設計システム内で使用するのに適する方法である。回路は ”スライス可能”であるものとする。回路は、より小さい回路領域に連続的にス ライスされる。各スライス毎に、チャネルと呼ばれる矩形経路設定領域が形成さ れる。もしチャネルの何れかの側の回路領域が凹みを含んでいれば、各凹みを占 める特別な矩形チャネルが形成される。チャネル及び特別チャネルを形成するこ の処理過程は、回路成分間の全ての経路設定領域が処理されてしまうまで続けら れる。得られたチャネル及び特別チャネルは、相互接続がこれらのチャネルを経 由して経路設定される順番を限定するデータ構造によって表される。一般に、回 路成分の指定された端子を接続するように相互接続を経路設定する時、回路をス ライスする順番に対応する順番でチャネルを処理する。更に、本発明によれば各 正規矩形チャネルを経由する相互接続を経絡設定する前に、その正規矩形チャネ ルに隣接する凹みに対応する特別チャネルがもし存在すれば、それらの特別チャ ネルを経由する相互接続を先ず経路設定する。
図面の簡単な説明 本発明の付加的な目的及び特色は添付図面に基づ(以下の説明から容易に理解さ れよう。
図1は集積回路のレイアウトを図式的に示す区。
図2は集積回路のレイアウトと回路の成分間の経路設定領域とを示す図。
図3は3つのチャネルと1つのスイッチボックスとを含む経路設定領域を有する 集積回路レイアウトを示す図。
図4は別の集積回路と回路の成分の端子を接続する相互接続線の若干のセグメン トとを示す図。
図5は2つの回路成分の端子間の接続線を含む集積回路レイアウトを示す図。
図6は集積回路レイアウト内の回路成分間の経N設定領域を表すデータ構造また は経路設定の木を示す図。
図7は図6に示す経路設定の木に対応する回路レイアウトを図式的に示す図。
図8は2つの対応する特別チャネルを有するチャネルのための簡単な回路レイア ウトを示す図。
図9は各々が少なくとも1つの対応する特別チャネルを有する4つの正規チャネ ルを有するやや複雑な回路を示す図。
図10は図6に示す木の1つのノードのデータ構造を示す図。
図11は本発明の方法の流れ図。
図12は本発明を組み込んだ装置のブロック線図。
実施例 本発明を完全に理解するためには、集積回路レイアウト内の成分間の相互接続の 自動化された経路設定を遂行するコンピュータ援用設計システムの設計者が使用 している用語“スライス可能性”、“スライス”、 “チャネル”、及び“スイ ッチボックス”の意味を先ず理解する必要がある。
本発明以前の最新の技術は以下の参照論文に記載されている。David )[ su etal、、 −The ChipCOmpiler、 An Auto mated 5tandard Ce1l/Llacrocell P■凾唐奄 モ≠戟@De sign tool ” 、 Proc、 Custom Integrate d C1rcuits Conference 1987.@pp、 488− 491、5ieji KiMa、 Noboru Kubo、 Toru Ch iba and Ikuo N15hioka、”An A浮狽盾■ atic Routing 5chelIIe for General Ce 1l LSI” 、 IEEE Transactions@on CAD、  pp 、 285−292.0ctber 1983. Wei−Ming Dai、  Tetsuo Asano and Ernest S、@Kuh、− RoutingRegionDefinitionandOrderinzSc hemeforBuilding−Block12yout″ 、IEEE 丁 ransactions on CAD、vol CAD−4,no、3. p p、189−197. July 19W5 釦 arles H,Ng、 ”A Gridless Variable4idt h Channel Router for IAacro@Ce1l De sign″、 Proc、 24th Design Automation  Conference、 1987定式 以下の説明に使用する”回路成分”とは、矩形領域の外側に沿う所定の位置に複 数の接続端子を有する集積回路のレイアウトを組み込んだ矩形領域のことである 。従ってたとえ回路のレイアウトが矩形ではなくとも、自動経路設定の目的がら 、回路を完全にカバーする矩形領域が形成され、この矩形の外側に沿う端子が指 定される。
“回路領域”とは、1または複数の回路成分と、0またはそれ以上の経路設定領 域とを含む回路レイアウトまたは回路レイアウトの一部を意味するものと定義す る。
“ネットリスト“は典型的にはコンピュータ内に記憶されているデータ構造の形 状であり、指定された回路内の回路成分の端子間の全ての接続を表示する。例え ば、ネットリストは次のような形状を取ることができる。
C1,TI C2,T4 CI、T2 C2,73C7,Tl Cl、T3 C4,T5 CI、T4 C2,T2 C3,T4 ここにCL、 Tjは回路成分iの端子jを表し、ネットリスト内の各行または 記録は回路内の各ノードに結合されている端子の集合を表し、従って接続される 端子の集合を表す。
“回路領域のレイアウトをスライスする”とは、回路領域を1本の直線で2つの 部分に分割することを意味する。殆どの実施例では、回路を“スライス”するた めに使用する各線は水平または垂直でなければならない。
チャネルを一経路設定する”とは、そのチャネルの縁に沿う各固定端子に結合さ れる相互接続の集合を形成することを意味する。相互接続するように指定された 端子を有する指定された回路レイアウトが与えられた場合に、その回路レイアウ ト内の所与のチャネルを経由して相互接続を経路設定する公知の技術が存在して いる。これらの経路設定技術は当業者には公知であるから説明は省略する。本発 明は相互接続を経路設定するチャネルと、これらのチャネルを経路設定する順番 とを適切に限定する装置及び方法のみに関する。回路内のチャネルを本発明に従 って限定した後に、従来の標準技術を使用して指定された回路レイアウト内の端 子間の実際の相互接続を形成させる。
ム之ヱ区ユ肛ニ 図1に比較的簡単なスライス可能な回路100のレイアウトを示す。回路100 は複数の回路成分102.104.106.108及び110を有している。
回路成分間の間隙が、後述する理由からチャネルと呼ばれる経路設定領域である 、回路(即ち回路レイアウト)100は−スライス可能性”として知られている 重要な特性を有している。スライス可能な回路とは、水平または垂直な直線によ って2つの部分にスライス(即ち分割)できる回路のことであって、それ以前の スライスによって作られた1以上の成分を有する全ての回路領域は、回路が各々 単一の回路成分を含むような矩形回路領域に完全に分割きれてしまうまで再び水 平または垂直線によってスライスすることができる。図1におけるスライスの順 序は120.122、]24,126である。
後述するように、従来の技術によればチャネルは各スライス毎に、そのスライス を組み入れた最大矩形経路設定領域を形成し、次いで若干の隣接する矩形領域を 追加することによって限定される。チャネル130.132.134及び136 はそれぞれスライス120.122.124及び126に対応する。チャネル1 30が領域138の区域を含んでいることに注目されたい。チャネル130に例 示されているように、チャネルの形状は一般的には矩形であるが、矩形に制限さ れてはいない。これに対して本発明ではチャネルの形状は矩形に制限され、後述 するように領域138は以下に“特別チャネル゛とも呼ぶ分離した“付加的な経 路設定領域”として取り扱われる。
通常、各チャネルはスライスに平行な2つの平行な側が回路成分と境界を接して いる。チャネルの他の2つの側は回路の境界か、またはそれ以前に限定されたチ ャネル(即ち、先に形成されたスライスに関連付けられたチャネル)の境界の何 れかに接している。図2の領域138のように、もしこの方法を使用して形成さ れたチャネルによって囲まれない経路設定領域が残されれば、これらの領域を付 加的な経路設定領域と呼ぶ。付加的な経路設定領域、即ち特別チャネルは通常1 つの側だけが回路成分と境界を接しており、他の3つの側は他のチャネルまたは 回路と境界を接している。
図2の領域138のような若干の経路設定領域は、自動経路設定システムにとっ て問題であると考えられる。何故これが問題なのかを理解するためには、どのよ うにして相互接続が経路設定されるかを先ず説明しなければならない。
図1の回路成分は、回路成分の境界に沿って複数のラベル付ぎ端子(接続点とも 呼ぶ)150を有している。これらの各端子の位置は回路成分に依存して限定さ れる。端子150−1及び150−2のような2つの端子間の相互接続を生成す る場合、接続はある順序を有する段階で経路設定される。一般に、矩形経路設定 領域を経由して相互接続線を経路設定する場合、1つ乃至3つの線形相互接続セ グメントで経路を生成する。各相互接続セグメントは垂直かまたは水平の何れか でなければならず、また各端は端子かまたは別の相互接続セグメントの何れかに 接続されていなければならない。更に、2つの線セグメントは互いに重なり合う ことはできないが、垂直相互接続セグメントと水平相互接続セグメントとは半導 体回路の異なる層上に形成されるから、別々の相互接続は上下で互いに交差する ことはできる。従って“重なり合わざることという制約は、2つの平行相互接続 セグメントが重なり合うことができないことを意味する。例えば図2の相互接続 160及び162を参照されたい。
通常、チャネルとは2つの対向する側だけに固定端子または接続点を有する矩形 経路設定領域のことである。スイッチボックスとは4つの全ての側、または少な くとも2つの対向していない側の何れかに固定端子を有する経路設定領域のこと である。図3において、経路設定領域170.172.174、そして176の 順番に経路設定されるのであれば、領域170.172及び174はチャネルと なり、4J域176はスイッチボックスとなる。各チャネル領域170.172 及び174を経路設定する場合、これらの領域を経由して相互接続を経路設定す る前に2つの側のみに端子が限定される。図4に示すように、領域170.17 2及び174を経路設定した後の領域176は4つの全ての側に端子を有してい ある回路のための相互接続を経路設定する場合、経路設定は一時に1つの経路設 定領域において遂行され、次の経路設定領域に進む前に1つの経路設定領域を経 由する全ての相互接続経路が生成されることを理解すべきである。後述するよう に、スライス可能な回路において経路設定領域を経路設定する順番は完全に確立 されている。選択された特定領域がチャネルであるのかスイッチボックスである のかについての決定は、その選択された領域を経路設定する前にどの領域が経路 設定されたかに依存する。もしその選択された領域の一方の側だけが、または2 つの対向する側が回路成分もしくはそれ以前に経路設定された領域と境界を接し ていて、その他の側がそれ以前に経路設定された領域の何れとも接触していなけ れば、その選択された領域はチャネルである。そうでなければ、それはスイッチ ボックスである。
一般にチャネル経路設定(即ち、チャネルを経由する相互接続の経路設定)はス イッチボックス経路設定よりも遥かに容易であることは公知である。チャネルを 経由して相互接続を経路設定する方法は、スイッチボックスを経由して相互接、 続を経路設定する公知の方法より遥かに簡単である。またチャネル経路設定の場 合には、一連のチャネルを経由して相互接続を経路設定する最良の順序が完全に 確立されている。スイッチボックスの場合には、経路設定の最良の順番は完全に 確立されておらず、先に選択した経路設定相互接続を削除してこれらの相互接続 を再び経路設定する必要があることが多い。この理由からチャネル経路設定が可 能である場合には、スイッチボックス経路設定を回避する。全てのスライス可能 な回路はチャネル経路設定を使用して完全に経路設定することができるから、全 ての回路レイアウトをスライスできるようにしてスイッチボックス経路設定の要 を排除する必要がある。
図5の回路レイアウト180において、最新の従来技術のシステムによって端子 184と186とを相互に接続するために生成された接続である接続線182に ついて考えてみる。接M11!182に伴う問題は、必要とされるよりも遥かに 長いことである。この問題を理解するためには、従来技術の経路設定システムが どのようにして接続線182を形成するかを先ず説明する必要がある。従来技術 においては、典型的には経路設定領域190を領域192の一部であると見做し 1、組み合わされた領域190−192がこの領域190−192の水平境界上 だけに固定端子を有するチャネルであると見做す。この例では、第1の領域19 4が経路設定されて領域194の境界上に端子188を作る。次に領域190− 192が経路設定される。領域190−192は2つの対向する側上にだけ固定 端子186.188.195,196.197及び198を有しているので、こ の領域はチャネルである。端子184と186との間に得られた接続が接続線1 82である。
明らかに、接続線182は必要とされるよりも遥かに長い。もし接続セグメント 199を使用すれば、接続線の長さはほぼ半分になる。従来の経路設定技術を使 用した場合に接続セグメント199を使用できない理由は以下の通りである。
チャネル経路設定の有利さを保持するためには、領域190−192を経路設定 する際に2つの対向する側だけにしか所定の端子を設けることができない。これ は、領域190にはその垂直境界上の何処にも端子を設けてはならないことを意 味している。領域190−192より前に領域194を経路設定しなければなら ないから、領域194が経路設定される場合、端子184からの接続端子は領域 190−192の水平境界においてこの領域190−192に結合しなければな らない。このために#!182が生成されるのである。
要約すれば、従来技術においてチャネル領域を限定する方法は以下の通りである 。スライスを行った後、先ずそのスライスを組み込んだ考え得る最大の矩形経路 設定領域としてチャネルを限定する。次に経絡設定システムは、同一の側(即ち 水平の側、または垂直の側)だけに固定端子を有する隣接矩形経路設定領域をチ ャネルとして最初のチャネルに付加する。図5の例で説明すれば、回路180を 最初にスライスする時に対応するチャネルを先ず領域192として限定する。
次いで一方の水平の側だけに固定端子を有するスライス領域190をチャネルに 付加して単一のチャネル190−192を形成する。
本発明はこの従来技術の方法よりも優れたチャネル限定方法を考案したことに基 づいている。
−9の び・の スライス可能な回路において相互接続を経路設定する時、経路設定の順番は以下 の諸P1階によって決定される。
段階0 回路は、始めは全回路からなる未スライス領域だけを有している。
段階1 回路に最初のスライスを行って2つの回路領域に分割する。そのスライ スに関連する経路設定領域を限定し、その経路設定領域を経路設定の木の根ノー ド(図6及び経路設定の木に間する説明参照)として限定する。
段階2 回路のどの未スライス回路領域も2つの回路領域にスライスする。
段階3 段階2において行われたスライスに関するチャネル(経路設定領域)を 限定し、それを経路設定の木に付加する。この場合、このチャネルは、木の親要 素が段階2においてスライスされた回路領域を形成したスライスに対応するよう に、木に付加される。
段階41以上の回路成分を含む回路の未スライス回路領域を残さないように段階 2及び3を繰り返す。
段階5 次いで、各チャネルがそのチャネルのノードから分岐している経路設定 の木のノードによって表示される他の全てのチャネルが経路設定された後に限っ て経路設定されるならば、順序は問わずに、一時に1つのチャネルを経路設定す る(即ちチャネルの経路設定は木の外側の枝から始められる)。
経路設定の木を使用する代わりに、単に上述の諸段階によってチャネル領域を限 定するのと同一の順番で順番付けられたチャネルのリストを維持できることに注 目されたい。次いで、そのリスト内の順番とは逆の順番でそれらのチャネルを経 由する相互接続を経路設定する。
後述するように、本発明は上述の諸段階の順序と、経路設定の木の構造とを若干 変更しているゆ 扛肢氏よL本 図6に示す経路設定の木200は、分岐によって互いに結合されているノードの 集合を有する普通の樹木データ構造を使用している。各ノードは、回路レイアウ ト内の1つのチャネルを表し、またそのチャネルを生成したスライスを間接的に 表している。各ノード(根ノードを除く)は、木200の根ノード202に一階 層近い“親”ノードを有する1例えば、ノード208の親はノード204である 。
より重要なのは、あるノードの親が、そのノードによって表されるチャネルが位 置している回路領域を作ったスライスに対応していることである。即ち各分岐は 、第1のチャネルに対応するあるノードを、第1のチャネルによって互いに分割 された2つの回路領域の1つに対応する第2のノードに結合している。
スライス可能な回路内の経路設定チャネルを限定する従来の方法では、根ノード 202は回路レイアウトを通して行われた第1のスライスに対応している。詳述 すれば、根ノード202はチャネルが占める領域を限定するために使用されてい る。例えば、根ノード202はチャネルの全ての角を時計方向順に表すデータを 含むことができる。
第1のスライスを行って第1のチャネルを形成した後、処理中の回路はそのスラ イスの両側に1つずつ計2つのさらなるスライスのための候補回路領域を有する であろう。多くの成分を有する大きい回路を処理しているものとすれば、これら の各回路領域は多分複数の回路成分を含んでいよう。ノード204及び218は 、これらの2つの各回路領域がスライスされた時に形成された2つのチャネルを 表している。これらの2つの各スライスはさらなるスライスの候補である別の回 路領域を生成するであろう。最終的には回路成分間の全ての経路設定領域が、経 路設定の木200内のノードによって表されることになる。
図7は木200内のノードに対応するチャネル204−C乃至224−Cを有す る回路レイアウト240を図式的に示す。
笠別エヱ主± 図5に示すように、従来技術では領域190は領域192に付加されてチャネル 190−192が形成される。何故ならば、これらの経路設定領域は組み合わさ れた後でも2つの対向する側だけに固定端子を有するチャネルとして分類される からである。領域190は領域194には付加できない。何故ならば、これらを 組み合わせた領域は対向していない2つの側に固定端子を有し、この組み合わさ れた領域はスイッチボックスとして処理すべきだからである。前述のように5チ ヤネルが使用できる場合には、スイッチボックスを経由する相互接続を経路設定 することは回避すべきである。
領域190のような領域を従来技術では経路設定領域として処理していたが、こ の領域は長過ぎる相互接続をもたらすので本発明ではこのような処理は行わない 。その代わりとして、本発明によれば領域190は、領域194の前に経路設定 される一特別チャネル”として処理する。従って経路設定の順番は190.19 4、そして192になる。経路設定のこの順番を使用して各領域をチャネルとし て分類する。更に、端子184と186との間の接続は線セグメント199に従 い、これら2つの端子間の相互接続を考え得る最短ならしめる。
特別チャネルを識別し、経路設定の順番を決定する方法は以下の通りである。
各スライスの後に、対応するチャネルはそのスライスを取り囲む考え得る最大の (または最も幅が広い)矩形として限定される。図1及び2を参照する。領域1 30はスライス120を取り囲む考え得る最大の矩形である。同様に、領域13 2はスライス122に対応するチャネルである。好ましい実施例では、直線で囲 まれたチャネルの形状を許容していた従来技術とは異なり、全てのチャネルの形 状が矩形であることに注目されたい。
次に、チャネルの何れかの側に“凹み”が有るか否かを決定する。ここで凹みと は、チャネルに隣接する矩形経路設定領域であって、 (1)処理中のスライス の2つの端の一方にあって、 (2)スライスに直角な方向にその回路領域の全 長に互って伸びるものと定義する。図2において領域138は、 (1)チャネ ル132の右側にある回路領域108−138の一方の端にある経絡設定領域で あって、 (2)その回路領域108の全長に亙って伸びているので、チャネル 132及びスライス122に対応する凹みである。各凹みは特別チャネルと呼ば れ、その対応する正規チャネルより先に経路設定される。従って特別チャネル1 38はチャネル132より先に経路設定される。
図8は2特別ヂヤネルを識別するための歩進的な方法を説明するために使用され る簡単な回路レイアラh 260を示す図である。図8及び9では、回路成分は 角から角へ十文字に交差している2本の対角線を有する箱で表しである。各スラ イスを行って対応するチャネルを形成させると、そのチャネルの両側には回路領 域が存在する。次いでこれらの各回路領域が調べられ、それが凹みを有している か否かが決定される。例えば、スライスがX軸に平行であり、対応するチャネル 262がその左下角及び右上角の座[[XI、Yl l及び(X2.Y2 +に よって限定されるものとする。このチャネルの両側の2つの回路類vt264及 び266は矩形を占有し2回路領域264は(X]、、Y2 +、 f X2. Y31によって限定され、また回路類vt266はf Xi、YOl、 (X2 .Yl )ニヨッT限定すレル。
スライスの両端は、スライスの最小及び最大X座標x1及び℃によって識号1さ れる。次いで経路設定システムは各回路領域内の回路成分の最小及び最大X座標 (回路領域266の場合にはx3及びX4)を決定する。もしx3がxlに等し くなければ回路領域266の左側に凹みが存在することになり、またもし×4が x2に等しくなければ回路領域266の右側に凹みが存在するのである。第1の 凹みの下側及び上側のX及びy境界はxl、x3、YOlYlであり、第2の凹 みではx4、X2、yo、 yiである。これらの座標の集合は2つの特別チャ ネル268及び270の境界を限定する。
図8に示すように、上側回路領域264は如何なる凹みも有していない。一般に 、各スライスは1つの正規矩形チャネルと、2つまでの特別チャネルとを生成す る。
図9はやや複雑な回路レイアウト300を示す。このスライス可能な回路レイア ウト300は5つの回路成分302〜310を有し、従ってチャネル及び特別チ ャネルを限定するためには4回のスライスを行うことになる。第1のスライスは チャネル320と、2つの特別チャネル322及び324とを生成する。第2、 第3及び第4のスライスはどのような順番で進めても差し支えない。第2のスラ イスがチャネル330を生成するものとすれば、そのスライスは2つの特別チャ ネル334及び336をも生成する。第3のスライスはチャネル340と、2つ の特別チャネル342及び344とを生成する。最後に第4のスライスがチャネ ル350と特別チャネル352及び354とを生成する。
当業者ならば理解されるように、出力パッドを有する回路を経路設定する場合に は、回路の各繰上の出力パッドの集合は指定された接続端子の集合を有する単一 の回路成分として処理される。一般に、出力パッドと回路内部との間には、正規 チャネルとして処理される矩形経路設定領域が存在する。
別チャネル る 路・ 本発明によるCADシステムは、正規チャネルを経由する相互接続を経路設定す る前に、対応する特別チャネルがもし存在すれば先ずそれを経由する相互接読を 経路設定する。正規チャネルは往来技術と同一の順番で経路設定される。即ち回 路をスライスする処理過程中にチャネルが限定された順番とは逆の順番で、もし くはチャネルを経路設定の木によって表す場合には、必ず、各木分岐の底のチャ ネルを処理してから親チャネルを処理する。
本発明による回路レイアウトのための経路設定の木(図6に示すような木)内の ノードのデータ構造は、従来技術が使用するものとは異なる。従来技術では各ノ ードは1つの矩形チャネルのノードを表す。本発明では、各ノードは1つの正規 矩形チャネルと、それに対応する特別チャネルを表す。
図1Oは、本発明において使用されるノードのような経路設定の木内の1つのノ ードのデータ構造370を示す。図10に示すように各ノニドは、そのノードに 対応する正規チャネルのX及びy境界を表す第1のエントリ372と、その正規 チャネルに接する2つまでの特別チャネルのX及びy境界を表すエントリ374 及び376とを有している。
図11の流れ図を参照する。本発明を使用する場合、指定された回路レイアウト 内の指定された端子間の相互接続を経路設定する方法の諸段階は以下の通りであ る。
段階O回路レイアウトは、始めは全回路からなる1つの未スライス領域だけを有 している。CADシステムには回路レイアウトの表現と、互いに接続される回路 レイアウト内の端子を指定するネットリストとが供給される(ステップ400) 。
段階1 第1のスライスを行って回路を2つの回路領域に分割する。そのスライ スに対応する矩形チャネルを限定し、そのチャネルを経絡設定の木の根ノード( 図6参照)として限定する(図11のステップ402)。
段階IA そのチャネルに接する凹みの有無を調べる。もし存在すれば、各凹み 毎に特別チャネルを限定し、その特別チャネルを経路設定の木の根ノード内に記 憶されているデータに付加する(ステップ404)段階2 回路のどの未スライ ス回路領域も2つの回路領域にスライスする。
(ステップ406) 段階3 段階2において行ったスライスに関する矩形チャネルを限定する(ステ ップ406)。このチャネルを表すノードを経路設定の木に付加する(このノー ドはその親が段階2においてスライスされた領域を形成したスライスに対応する ように経路設定の木内に位置決めする)。
段階3A そのチャネルに接する凹みの有無を調べる。もし存在すれば、各凹み 毎に特別チャネルを限定し、その特別チャネルを段階3において生成したノード 内に記憶されているデータに付加する(ステップ408)。
段階4 1以上の回路成分を含む回路の未スライス回路領域を残さないように段 階2.3及び3Aを繰り返す(ステップ410)。
段階5 次いで、各チャネルがそのチャネルのノードから分岐している経路設定 の木内のノードによって表される他の全てのチャネルが経路設定された後に限っ て経路設定されるならば2順序を問わずに、一時に1つずつ回路レイアウトを経 由する相互接続を経路設定する(ステップ412)、各チャネルを経路設定する 前に、そのチャネルに対応する特別チャネル(即ち、経路設定の木内の同一ノー ドによって表される特別チャネル)がもしあれば、それらを先に経絡設定する。
前述のように、経路設定の木を使用する代わりに単に、上配諸段階によって限定 されたチャネル領域と同一の順番で順番付けられたチャネルのリストを維持し、 次いでリストに付加された順番とは逆の順番でチャネルを経路設定しても差し支 えない。経路設定の木刀法を使用する場合のように、各正規チャネル毎の特別チ ャネルは、対応する正規チャネルを経路設定する前に経路設定される。
より一般的には、チャネル限定処理過程の結果は、チャネルを限定する順序と、 各チャネルが占めるレイアウトの領域と、各チャネル毎に、対応する各特別チャ ネルがもしあれば、その特別チャネルが占めるレイアウトの領域とを表すデータ 構造内に表示されなければならない。
図12は本発明を組み込んだCAD装置450のブロック線図である。図示のよ うに装置は、経路設定すべき回路のレイアウトを限定する回路レイアウト明細書 454と、相互接続すべき回路内の端子を指定するネットリスト456とからな る入力を受けるコンピュータ、即ちCPU452を備えている。経路設定プログ ラム460は、先ずコンピュータ452に回路レイアウト454及びネットリス ト456を解析させ、回路レイアウト内の全てのチャネル及び特別チャネルを表 す経路設定の木462を生成させ、次いでネットリスト内に指定されている端子 464間の相互接続のレイアウトの記述を生成させる。
代鼓衷厖床 本発明は、セル利用設計システム及びゲートアレイ設計システムに関してではな く、電気的相互接続を必要とする成分を有する多くの型のコンビューダ援用設計 システムにも使用可能である6例えば、本発明は全体的にまたは部分的に特注さ れた集積回路のための相互接続の自動生成に使用可能である。また本発明は印刷 回路基板上の相互接続の設計にも使用可能である。
本発明の原理は各正規矩形チャネルに接する特別チャネルを限定するために使用 できることから、本発明はスライスできない回路に対しても使用可能である。
このような回路内に特別チャネルを使用すると短い相互接続の生成を容易ならし めるが、スイッチボックス経路設定に伴う諸問題の解決には援助をもたらさない であろう。
以上に本発明の若干の実施例を説明したが、この説明は例示に過ぎず本発明を限 定するものではない。当業者ならば請求の範囲に記載された本発明の思想及び範 囲から逸脱することなく種々の変更を工夫できるであろう。
図 1 因 り 彼寮枝釘 従此皮介 因 5 FIGURE6 FIGURE7 Y 260 FIGURE8 FIGURE9 呂 10 の 11 圀 12 平成 年 月 日

Claims (10)

    【特許請求の範囲】
  1. 1.回路のレイアウトを通して相互接続を経路設定する方法であって、(a)回 路成分によって占められるレイアウトの領域の明細書(回路成分によって占めら れていない該回路レイアウトの領域は経路設定領域を構成する)と、該レイアウ ト内の複数の端子の位置の明細書と、各端子毎にその端子に接続される該複数の 端子の他の端子の集合を指定するネットリストとを含む回路レイアウト明細量を 供結する段階と, (b)2またはそれ以上の回路成分を含む上記回路レイアウトの領域を、各々が 少なくとも1つの回路成分を有する2つの回路領域に分割する一連の矩形チャネ ルを順次に限定する段階と、 (c)各チャネル毎に、上記チャネルに隣接する凹みが存在すれば、各凹み毎に 特別チャネルを限定する段階と、 (d)上記チャネル及び特別チャネルを通る相互接続を経路設定する段階とを具 備し、上記各チャネル毎に経路設定する段階が、上記チャネルに対応する特別チ ャネルがもし存在すれば、それらの特別チャネルを通る相互接続の経路設定を上 記チャネルを通る相互接続の経路設定より先に遂行する段階を含むことを特徴と する方法。
  2. 2.上記チャネルが限定される順序と、上記各チャネルによって占められる上記 レイアウトの領域と、上記各チャネル毎に、対応する特別チャネルがもし存在す れば、各特別チャネルによって占められる上記レイアウトの領域とを表すデータ 構造を限定する段階を含み、 上記経路設定段階が、上記チャネルを限定した順序に対応する順番で、上記チャ ネルを通る相互接続を経路設定する段階を含む請求項1に記載の相互接続を経路 設定する方法。
  3. 3.上記データ構造は分岐によって互いに結合されている複数のノードを有する 経路設定の木からなり、該経路設定の木の各ノードは上記の1つのチャネルと、 その対応する特別チャネルがもし存在すれば、それらの特別チャネルとを表し、 該各分岐は上記チャネルの第1のチャネルに対応する第1のノードと、上記チャ ネルの第1のチャネルによって分割された上記2つの回路領域の一方内の1つの チャネルに対応する第2のノードとを結合し、該経路設定の木は段階(b)にお いて限定された第1のチャネルと、段階(c)において限定されたその対応する 特別チャネルとを表す根ノードを含み、上記経路設定段階は、各チャネルをその チャネルから分岐する経路設定の木内のノードによって表される他の全てのチャ ネルを経路設定した後に経路設定する順番で、上記チャネルを通る相互接続を経 路設定する段階を含む請求項2に記載の相互接続を経路設定する方法。
  4. 4.上記各凹みは、ある矩形チャネルに隣接する矩形経路設定領域を構成し、該 領域は上記チャネルの2つの端の一方にあり、且つ上記チャネルに接する回路領 域の全長に亙って伸びる請求項1に記載の相互接続を経路設定する方法。
  5. 5.集積回路のレイアウトを通して相互接続を経路設定する方法であって、(a )回路成分によって占められるレイアウトの領域の明細書(回路成分によって占 められていない該回路レイアウトの領域は経路設定領域を構成する)と、該レイ アウト内の複数の端子の位置の明細書と、各端子毎にその端子に接続される該複 数の端子の他の端子の集合を指定するネットリストとを含むスライス可能な回路 レイアウト明細書を供給する段階と、(b)上記回路レイアウトを通る第1のス ライスを選択し、それによって上記回路レイアウトを2つの回路領域に分割する 段階と、(c)上記第1のスライスに対応する第1のチャネルを限定する段階と 、(d)上記第1のチャネルに隣接する凹みがもし存在すれば、各凹み毎に特別 チャネルを限定する段階と、 (e)少なくとも2つの回路成分を含む各回路領域毎に、(e1)該回路領域を 通るスライスを選択し、それによって該回路領域を2つのより小さい回路領域に 分割する段階と、(e2)該スライスに対応するチャネルを限定する段階と、( e3)該チャネルに隣接する凹みがもし存在すれば、各凹み毎に特別チャネルを 限定する段階と を遂行する段階と、 (f)全ての回路領域が1つの回路成分だけを含む回路領域に分割されてしまう まで上記段階e1、e2、及びe3を繰り返す段階と、(g)次いで、上記チャ ネル限定段階によって上記チャネルを限定した順番に対応する順番で、上記チャ ネルを通る相互接続を経路設定する段階とを具備し、上記各チャネル毎に経路設 定する段階は、上記チャネルに対応する特別チャネルがもし存在すれば、それら の特別チャネルを通る相互接続の経路設定を、上記チャネルを通る相互接続の経 路設定より先に遂行する段階を含むことを特徴とする方法。
  6. 6.上記第1のチャネルと、上記対応する特別チャネルがもし存在すれば、これ らの特別チャネルとを表す根ノードを有する経路設定の木を限定する段階と、段 階e1によって選択された各スライス毎に上記経路設定の木に新しいノードを限 定する段階と を含み、上記ノードは段階e2によって限定された上記チャネルと、段階e3に よって上記対応する特別チャネルがもし限定されれば、それらの特別チャネルと を表し、上記各新しいノードの親ノードは、上記新しいノードに関連するチャネ ルが位置している回路領域を形成したスライスに対応する土記経路設定の木のそ れ以前に限定されたノードである請求項5に記載の相互接続を経路設定する方法 。
  7. 7.回路のレイアウト内の成分間の相互接続を設計するためのコンピュータ援用 設計装置であって、 回路成分によって占められるレイアウトの領域の明細書(回路成分によって占め られていない該回路レイアウトの領域は経路設定領域を構成する)と、該レイア ウト内の複数の端子の位置の明細書と、各端子毎にその端子に接続される該複数 の端子の他の端子の集合を指定するネットリストとを含む回路レイアウト明細書 を供給する手段と、 2またはそれ以上の回路成分を含む上記回路レイアウトの領域を、各々が少なく とも1つの回路成分を有する2つの回路成分にそれぞれ分割する一連の矩形チャ ネルを順次に限定し、且つ各チャネル毎に、上記チャネルに隣接する凹みが存在 すれば、各凹み毎に特別チャネルを限定する特別チャネル限定手段を含むチャネ ル限定手段と、 上記チャネル及び特別チャネルを通る相互接続を経路設定する経路設定手段とを 具備し、 上記経路設定手段は、あるチャネルに対応する特別チャネルがもし存在すれば、 それらの特別チャネルを通る相互接続の経路設定を、上記チャネルを通る相互接 続の経路設定より先に遂行する手段を含むことを特徴とする方法。
  8. 8.上記チャネル経路設定手段は、上記チャネルが限定される順序と、上記各チ ャネルによって占められる上記レイアウトの領域と、上記各チャネル毎に、対応 する特別チャネルがもし存在すれば、それらの各特別チャネルによって占められ る上記レイアウトの領域とを表すデータ構造を限定する手段を含み、上記経路設 定手段は、上記データ構造で表すことによって上記チャネルを限定した順序に対 応する順番で、上記チャネルを通る相互接続を経路設定する手段を含む請求項7 に記載のコンピュータ援用設計装置。
  9. 9.上記データ構造は分岐によって互いに綜合されている複数のノードを有する 経路設定の木からなり、この経路設定の木の各ノードは上記の1つのチャネルと 、その対応する特別チャネルがもし存在すれば、それらとが占める上記レイアウ トの領域を表し、上記各分岐は上記チャネルの第1のチャネルに対応する第1の ノードと、上記チャネルの第1のチャネルによって分割された上記2つの回路領 域の一方内の1つのチャネルに対応する第2のノードとを結合し、上記経路設定 の木は上記チャネル手段によって限定された第1のチャネルと、上記特別チャネ ル手段によって限定されたその対応する特別チャネルとを表す根ノードを含み、 上記経路設定手段は、各チャネルがそのチャネルから分岐する経路設定の木内の ノードによって表される他の全てのチャネルが経路設定された後に経路設定され るような順番で、上記チャネルを通る相互接続を経路設定する手段を含む請求項 8に記載のコンピュータ援用設計装置。
  10. 10.上記各凹みは、ある矩形チャネルに隣接する矩形経路設定領域を構成し、 該領域は上記チャネルの2つの端の一方にあり、且つ上記チャネルに接する回路 領域の全長に亙って伸びる請求項7に記載のコンピュータ援用設計装置。
JP2514969A 1989-10-10 1990-10-03 集積回路のための改良された経路設定装置及び方法 Pending JPH05502549A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/419,041 US5072402A (en) 1989-10-10 1989-10-10 Routing system and method for integrated circuits
US419,041 1989-10-10

Publications (1)

Publication Number Publication Date
JPH05502549A true JPH05502549A (ja) 1993-04-28

Family

ID=23660546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514969A Pending JPH05502549A (ja) 1989-10-10 1990-10-03 集積回路のための改良された経路設定装置及び方法

Country Status (4)

Country Link
US (1) US5072402A (ja)
EP (1) EP0495887A4 (ja)
JP (1) JPH05502549A (ja)
WO (1) WO1991006061A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206149A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 電気的制約を考慮した信号線端子割付方式
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
US5309370A (en) * 1990-12-13 1994-05-03 Vlsi Technology, Inc. Method for placement of connectors used interconnecting circuit components in an integrated circuit
JP3219500B2 (ja) * 1991-12-27 2001-10-15 株式会社東芝 自動配線方法
US5377125A (en) * 1992-02-28 1994-12-27 Vlsi Technology, Inc. Improved pad ring router
US5311443A (en) * 1992-08-13 1994-05-10 Motorola Inc. Rule based floorplanner
US5550839A (en) * 1993-03-12 1996-08-27 Xilinx, Inc. Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays
US5648912A (en) * 1993-04-12 1997-07-15 International Business Machines Corporation Interconnection resource assignment method for differential current switch nets
US5360767A (en) * 1993-04-12 1994-11-01 International Business Machines Corporation Method for assigning pins to connection points
US5550748A (en) * 1994-03-22 1996-08-27 Cadence Design Systems, Inc. Region search for delay routing and signal net matching
US5638288A (en) * 1994-08-24 1997-06-10 Lsi Logic Corporation Separable cells having wiring channels for routing signals between surrounding cells
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
US5638293A (en) * 1994-09-13 1997-06-10 Lsi Logic Corporation Optimal pad location method for microelectronic circuit cell placement
AU4866596A (en) * 1995-02-07 1996-08-27 Silicon Valley Research, Inc. Integrated circuit layout
US6505331B1 (en) * 1996-10-15 2003-01-07 Motorola, Inc. Method for routing of nets in an electronic device
DE69721841T2 (de) * 1997-03-20 2003-12-24 Motorola Inc Ein verfahren zum speichern von layout-daten, routingverfahren und elektronische vorrichtung
US6266802B1 (en) 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
US6230304B1 (en) 1997-12-24 2001-05-08 Magma Design Automation, Inc. Method of designing a constraint-driven integrated circuit layout
US6327693B1 (en) 1999-04-08 2001-12-04 Chung-Kuan Cheng Interconnect delay driven placement and routing of an integrated circuit design
US6543040B1 (en) * 2000-03-15 2003-04-01 International Business Machines Corporation Macro design techniques to accommodate chip level wiring and circuit placement across the macro
US6694502B2 (en) 2001-11-02 2004-02-17 Sun Microsystems, Inc. Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium
US7131096B1 (en) 2004-06-01 2006-10-31 Pulsic Limited Method of automatically routing nets according to current density rules
US7784010B1 (en) 2004-06-01 2010-08-24 Pulsic Limited Automatic routing system with variable width interconnect
US7373628B1 (en) 2004-06-01 2008-05-13 Pulsic Limited Method of automatically routing nets using a Steiner tree
US8095903B2 (en) * 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
US7257797B1 (en) 2004-06-07 2007-08-14 Pulsic Limited Method of automatic shape-based routing of interconnects in spines for integrated circuit design
US7100135B2 (en) * 2004-06-18 2006-08-29 Intel Corporation Method and system to evaluate signal line spacing
WO2007074402A2 (en) * 2005-06-21 2007-07-05 Pulsic Limited High-speed shape-based router
US7603644B2 (en) * 2005-06-24 2009-10-13 Pulsic Limited Integrated circuit routing and compaction
US7363607B2 (en) 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
US8458636B1 (en) 2009-03-18 2013-06-04 Pulsic Limited Filling vacant areas of an integrated circuit design
US7821295B1 (en) 2009-03-27 2010-10-26 Altera Corporation Methods and systems for improving a maximum operating frequency of a PLD having a shift register within an embedded memory block
US8191028B1 (en) 2009-04-07 2012-05-29 Altera Corporation Methods and systems for improving a maximum operating frequency of an integrated circuit during a route phase
US10289795B1 (en) * 2017-08-22 2019-05-14 Cadence Design Systems, Inc. Routing tree topology generation
US10509887B2 (en) * 2017-11-21 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Must-join pin sign-off method
CN112632899B (zh) * 2020-12-30 2022-05-24 上海华大九天信息科技有限公司 一种均衡电阻的布线方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577276A (en) * 1983-09-12 1986-03-18 At&T Bell Laboratories Placement of components on circuit substrates
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
JPS63237436A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体集積回路装置の配線方法

Also Published As

Publication number Publication date
EP0495887A4 (en) 1993-06-16
WO1991006061A1 (en) 1991-05-02
US5072402A (en) 1991-12-10
EP0495887A1 (en) 1992-07-29

Similar Documents

Publication Publication Date Title
JPH05502549A (ja) 集積回路のための改良された経路設定装置及び方法
US11126779B2 (en) High-speed shape-based router
US8707239B2 (en) Integrated circuit routing with compaction
US5483461A (en) Routing algorithm method for standard-cell and gate-array integrated circuit design
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JPH07334565A (ja) 物体の配置方法
Grötschel et al. Packing Steiner trees: A cutting plane algorithm and computational results
JP2007188488A (ja) パッキングベースのマクロ配置方法とそれを用いた半導体チップ
US6804809B1 (en) System and method for defining a semiconductor device layout
KR20220104731A (ko) 금속 라인들을 갖는 셀들을 이용한 전기적 회로 설계
Marek-Sadowska et al. The crossing distribution problem [IC layout]
US7334208B1 (en) Customization of structured ASIC devices using pre-process extraction of routing information
JP3102365B2 (ja) 配置配線方法
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
Burman Improved Global Routing Using⋋-Geometry
Ramachandramurthi Algorithms for VLSI layout based on graph width metrics
US4885625A (en) Integrated circuit chip manufacture
JP2872216B1 (ja) マクロの設計方法
Tien et al. GALA-an automatic layout system for high density CMOS gate arrays
JP2001358223A (ja) ハードブロックを用いたlsi回路設計方法およびlsi用ハードブロックのセル配置情報復元方法
JP4080051B2 (ja) 記録媒体及びデータ取り出し方法
Ozeki Incremental placement and routing of VLSI macrocells
Burman Improved global routing using lambda-geometry
Danda et al. Optimal algorithms for planar over-the-cell routing problems
JPH02298048A (ja) 自動レイアウトシステム