JP3192057B2 - 配線プログラム生成方法及びその装置 - Google Patents
配線プログラム生成方法及びその装置Info
- Publication number
- JP3192057B2 JP3192057B2 JP29646994A JP29646994A JP3192057B2 JP 3192057 B2 JP3192057 B2 JP 3192057B2 JP 29646994 A JP29646994 A JP 29646994A JP 29646994 A JP29646994 A JP 29646994A JP 3192057 B2 JP3192057 B2 JP 3192057B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- placement
- information
- program
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(配線問題)に基づいて配線処理手順(アルゴリズム)
を組み立てて配線プログラムを生成する配線プログラム
生成方法およびその装置や、その配線処理に際して部品
の配置を行なうための配置処理手順(アルゴリズム)を
組み立てて配置プログラムを生成する配置プログラム生
成方法およびその装置に関する。
ジュール(MCM),プリント配線板等では、部品を高
密度に実装・配置しさらに少ない信号層で短期間のうち
に配線することが必要とされている。このような高密度
・高性能化によるマージン(自由度)の減少に伴い、一
つの固定化したアルゴリズムで多種多様な配線問題や配
置問題を解決することが非常に困難になってきており、
高性能な自動配線技術および自動配置技術を確立する必
要がある。
すように、種類の異なるプリント配線板(あるいはLS
I等の半導体)100A,100B,…,100Zの配
線問題(配線設計データ)に対して、ある一定の決めら
れた配線処理手順を記述している汎用型の自動配線プロ
グラム101で対応している。
ように、種類の異なるプリント配線板(あるいはLSI
等の半導体)100A,100B,…,100Z上での
部品の配置問題に対して、ある一定の決められた配置処
理手順を記述している汎用型の自動配置プログラム10
2で対応している。また、多数の部品ピンを有する配線
板上に配線パタンを自動的に配線すべくその配線ルート
を決定するための一般的な自動配線手段としては、例え
ば、ラインサーチ法あるいは迷路法と呼ばれるものが知
られている。
うに、プリント配線板110上において、配線パタンを
配線すべき2点が始点(部品ピン)111および終点
(部品ピン)112として与えられた場合、この始点1
11から終点112までの配線ルートを次のようにして
決定している。即ち、プリント配線板110上におい
て、始点111から終点112に近づく適当な方向を選
択し、始点111からその方向(図5に示す例では右方
向)へ第1次探査ライン113を引く。
112に到達することができないので、次に、この第1
次探査ライン113上の適当な位置から、第1次探査ラ
イン113に直交し且つ終点112に近づく適当な方向
(図5に示す例では下方向)へ第2次探査ライン114
を引く。そして、このときも、第2次探査ライン114
は、配線禁止領域(図5中で×印で示す部分)のために
終点112に到達することができないので、以下、前述
と同様にして、第2次探査ライン114に直交する第3
次探査ライン115、この第3次探査ライン115に直
交する第4次探査ライン116、この第4次探査ライン
116に直交する第5次探査ライン117を、順次、一
つ前のライン上の適当な位置から引くことにより、最終
的に、第5次探査ライン117が終点112に到達する
ことになる。
3〜第5次探査ライン117により、プリント配線板1
10上において、始点111から終点112まで所望の
配線パタンの配線ルートが決定される。一方、迷路法で
は、例えば図6に示すように、プリント配線板120上
において、配線パタンを配線すべき2点が始点(部品ピ
ン)121および終点(部品ピン)122として与えら
れた場合、この始点121から終点122までの配線ル
ートを次のようにして決定している。
リント配線板120上に、配線パタンのパタン幅を基本
単位としたメッシュを想定し、始点121から終点12
2へ向けて波を発生する。この波は、図6において各メ
ッシュ内に丸付き数字として示すように、始点121の
存在するメッシュに隣接するメッシュにを付し、の
メッシュに隣接するメッシュにを付し、以下同様に隣
接するメッシュに順次番号を付してゆくことにより、始
点121から終点122まで到達する。
メッシュは、始点121から8番目のメッシュとなり
を付されることになる。このような波が始点121から
終点122に到達するまでに経由した各メッシュは順に
記憶されており、波が終点122に到達すると、終点1
22から始点121に向け波の経由したメッシュの位置
を逆行つまりバックトレースすることにより、配線パタ
ンの配線ルート123が決定される。
メッシュは配線禁止領域を示している。
に進展した高密度実装化および低コスト化や高速化から
くる物理的・電気的な設計条件が厳しくなり、自動配線
を長時間実行しても設計者が期待する最適な解を見つけ
ることが困難で、未配線部分が多数残るようになってき
た。
配線プログラム101を用いる自動配線技術では、配線
問題(配線設計データ)が多種多様に存在するのに対し
て、これを解くプログラム101がある一定の限定され
た配線処理手順(アルゴリズム)しか記述しておらず、
個々の配線問題に対する最適解を見つけられないという
課題があった。
施しても所定の期間内に配線処理を完了する見通しがた
たないため、結局、すべて人手による配線を行なってい
るのが現状であり、自動配線の適用率が年々低下すると
いう課題もあった。同様に、図34に示すような汎用型
の自動配置プログラム102を用いる自動配置技術で
も、前述のごとく近年の基板が多様化しているのに対し
て、これを解くプログラム102がある一定の限定され
た配線処理手順(アルゴリズム)しか記述しておらず、
設計者の期待に沿わない部品配置が行なわれているのが
現状である。
に対して人手で部品配置を変更する必要が生じるが、人
手により部品配置の変更を行なっても所定の期間内に部
品配置処理を完了する見通しがたたないため、結局、す
べて人手による部品配置を行なっているのが現状であ
り、自動配置の適用率が年々低下するという課題があっ
た。
もので、本発明の目的は、個々の配線問題(配線設計デ
ータ)に適した個別の配線プログラムと配線結果とを容
易に得ることを可能にして、高密度実装化,低コスト化
から設定される厳しい設計条件下においても自動配線の
最適な解を確実かつ高速に見出せるようにし配線率の向
上をはかった、配線プログラム生成方法及びその装置を
提供することである。
図で、この図1において、10A〜10Zはそれぞれ互
いに異なる配線設計データ(互換性のない別装置の配線
板の設計情報に基づく配線問題)をもつ配線対象、11
A〜11Zはいずれも本方法により生成された配線プロ
グラムで、これらの配線プログラム11A〜11Zは、
それぞれ、配線対象10A〜10Zの配線問題に対応す
る配線処理手順を記述するものである。
プログラム生成方法は、所定の配線設計データに基づい
て配線処理手順を組み立てて配線プログラム11A〜1
1Zを生成する際に、各種配線問題(配線対象10A〜
10Z)毎に、所定の配線設 計データに基づいてフロア
プランを行なう段階で配線性を評価しながら会話形式で
配線手法を選択し、フロアプランと並行して配線処理手
順を組み立て、各種配線問題に対応した配線プログラム
11A〜11Zを生成するものである。
本関数として予め用意してもよい。さらに、配線手法の
選択時に、配線制御言語により配線処理手順を指定して
もよく、この場合、配線制御言語として、配線対象情
報,配線場所情報,配線条件情報,配線順序情報を指定
する。図2は本発明の原理ブロック図で、この図2にお
いて、1は所定の配線設計データ(配線問題)に基づい
て配線処理手順(アルゴリズム)を組み立てて配線プロ
グラム11A〜11Z(図1参照)を生成するための配
線プログラム生成装置であり、本発明の配線プログラム
生成装置1は、配線性評価手段2,表示手段3および選
択手段4を有して構成されている。
設計データに基づき配線手法に応じた配線性を評価する
ものであり、表示手段3は、配線性評価手段2による評
価結果を表示するものであり、選択手段4は、配線手法
を選択するものである。そして、配線プログラム生成装
置1では、所定の配線設計データに基づいてフロアプラ
ンを行なう段階で、表示手段3に表示された配線性評価
手段2による評価結果を参照しながら会話形式で選択手
段4により配線手法を選択し、フロアプランと並行して
配線処理手順を組み立て、配線プログラム11A〜11
Z(図1参照)が生成されるようになっている。
は、前述した配線手法を、複数種類の配線基本関数とし
て予め用意しておく。さらに、選択手段4による配線手
法の選択時に配線制御言語により配線処理手順を指定す
る指定手段をそなえてもよく、この場合、指定手段は、
配線制御言語として、配線対象情報,配線場所情報,配
線条件情報,配線順序情報を指定することにより配線処
理手順を指定するように構成する。
おいて、5A〜5Zはそれぞれ互いに異なる設計データ
(互換性のない別装置の配線板の設計情報に基づく配置
問題)をもつ配置対象、6A〜6Zはいずれも本方法に
より生成された配置プログラムで、これらの配置プログ
ラム6A〜6Zは、それぞれ、配線対象5A〜5Zの配
置問題に対応する配置処理手順を記述するものである。
の組み立てと並行して行なわれるフロアプランにおい
て、所定の設計データに基づいて複数の部品を配置対象
領域内に初期配置するに際して、所定の設計データおよ
び配置対象領域に応じて、即ち各種配置問題(配線対象
5A〜5Z)毎に、配置制御情報により部品配置処理手
順を指定し、指定した該部品配置処理手順を組み合わせ
て、複数の部品を配置対象領域に自動配置するための配
置プログラム6A〜6Zを生成してもよい。
部品グループ化情報,配置領域指定情報,配置条件情
報,グループ配置順序情報を指定する。図4は本発明の
原理ブロック図で、この図4において、7は所定の設計
データ(配置問題)に基づいて配置処理手順(アルゴリ
ズム)を組み立てて配置プログラム5A〜5Z(図3参
照)を生成するための配置プログラム生成装置(配置プ
ログラム生成手段)であり、この配置プログラム生成装
置7は、配線プログラム生成装置1(図2参照)による
配線処理手順の組み立てと並行して行なわれるフロアプ
ランにおいて、所定の配線設計データに基づいて複数の
部品を初期配置する際に、所定の設計データおよび配置
対象領域に応じて配置制御情報により部品配置処理手順
を指定する指定手段8を有して構成されている。
指定手段8により指定した部品配置処理手順を組み合わ
せて、複数の部品を配置対象領域に自動配置するための
配置プログラム6A〜6Z(図3参照)が生成されるよ
うになっている。このとき、指定手段8が、配置制御情
報として、配置対象部品グループ化情報,配置領域指定
情報,配置条件情報,グループ配置順序情報を指定する
ように構成する。
その装置では、図1,図2に示すように、表示手段3に
表示された配線性評価手段2による評価結果を参照しな
がら会話形式で選択手段4により配線手法を選択して配
線処理手順を組み立てることにより、配線対象10A〜
10Zの各種配線問題毎に、その配線問題に対応した配
線処理手順を記述している、カスタマイズされた専用の
配線プログラム11A〜11Zが生成される。
てフロアプラン(実装設計)を行なう段階で選択手段4
による配線手法の選択を行なうことにより、フロアプラ
ン(実装設計)と並行して配線処理手順を組み立てるこ
とが可能になり、配線設計者が特に意識しなくても、フ
ロアプラン(実装設計)の終了と同時に、配線対象10
A〜10Zの各種配線問題毎に、カスタマイズされた専
用の配線プログラム11A〜11Zを生成することがで
きる。
数として予め用意しておくことにより、個々の部品配置
や設計要求仕様に応じて配線基本関数を選択したり組み
合わせたりすることで、カスタマイズされた専用の配線
プログラム11A〜11Zを容易に生成することができ
る。さらに、選択手段4による配線手法の選択時に、指
定手段により配線制御言語〔配線対象情報(Who),配線
場所情報(Where),配線条件情報(How),配線順序情報
(When)〕を指定して配線処理手順を指定することで、
配線が特に困難で配線基本関数の選択・組合せだけでは
自動配線を行なえないような領域に対しても、最適な配
線プログラム11A〜11Zを生成すること可能にな
る。
で配線プログラムを生成する際には、図3,図4に示す
ように、指定手段8により指定した部品配置処理手順を
組み合わせることで、配置対象5A〜5Z毎に、その配
置問題に対応した部品配置処理手順を記述している、カ
スタマイズされた専用の配置プログラム6A〜6Zを生
成することもできる。
報(配置対象部品グループ化情報,配置領域指定情報,
配置条件情報,グループ配置順序情報)を指定して部品
配置処理手順を指定することで、配置対象5A〜5Z毎
に、常に最適な配置プログラム6A〜6Zを生成するこ
とが可能になる。
する。 (A)第1実施例における配線プログラム生成手法の説
明 図7は本発明の第1実施例における配線プログラム生成
装置を示すブロック図であり、この図7において、31
は所定の配線設計データ(配線問題)に基づいて配線処
理手順(アルゴリズム)を組み立てて自動配線プログラ
ム(図15の符号41A〜41Z参照)を生成するため
の配線プログラム生成装置であり、本実施例の配線プロ
グラム生成装置31は、配線性評価部32,表示部3
3,選択部34,指定部35および記憶部36を有して
構成されている。
設計データに基づき配線手法に応じた配線性を評価する
ものであり、表示部33は、配線性評価部32による評
価結果を表示するものであり、選択部34は、配線手法
(配線基本関数)を選択するものである。本実施例で
は、配線手法(例えば、一般配線,電源配線,指定長配
線,一層配線,多層配線,束配線等)は、複数種類の配
線基本関数として記憶部36に予め用意されている。
線手法の選択時に、配線制御言語として、配線対象情報
(Who),配線場所情報(Where),配線条件情報(How),
配線順序情報(When)の3W1Hを指定することにより
配線処理手順を指定するものである。そして、本実施例
の配線プログラム生成装置31では、図8,図9により
後述するごとく、所定の配線設計データに基づいて実装
設計(フロアプラン)を行なう段階で、設計者(オペレ
ータ)が、表示部33に表示された配線性評価部32に
よる評価結果を参照しながら、会話形式で、選択部34
により配線手法を選択するか、指定部35により配線制
御言語としての配線対象情報(Who),配線場所情報(W
here),配線条件情報(How),配線順序情報(When)を指
定するかして、配線処理手順をフロアプランの結果とし
て蓄積しながら組み立てて、自動配線プログラム(図1
3の符号41A〜41Z参照)を生成するようになって
いる。
生成装置31は、一般的なパーソナルコンピュータ等に
より実現されるものであり、上述した表示部33はCR
T等のディスプレイにより、選択部34や指定部35は
キーボードにより、記憶部36はRAM,ROM等によ
り、配線性評価部32はROM等に格納されたプログラ
ムに従ってCPUが動作することにより、それぞれ実現
される。
成装置31により実現される本実施例の配線プログラム
生成方法を、図8,図9に示すフローチャートに従い、
図10〜図15を参照しながら説明する。まず、配線設
計データ(配線問題,ネットリスト)を与えられると
(図8のステップS11)、その配線設計データに対す
るフロアプランを進める過程(図8のステップS12〜
S17)で、以下のようにして配線制御言語が蓄積され
配線処理手順(アルゴリズム)が組み立てられる。
3の符号40A〜40Z参照)である場合、配線設計デ
ータに基づいて部品の初期配置を行ない(図8のステッ
プS12)、配線領域のブロック化を行なった後(図8
のステップS13)、各種パラメータ(配線混雑度,基
板面積,必要層数,遅延時間,熱分布等)の設計評価を
行ないながら(図8のステップS14)、最適な設計評
価が得られるように、部品配置変更(図8のステップS
12),配線領域のブロック化(図8のステップS1
3)を繰り返し行ない、各種部品等の配置改善を行な
う。
行なう過程において、本実施例では、ステップS13で
ブロック化された各被配線ネットまたはグループに対
し、事前に用意した各種配線手法に対応するツールキッ
ト(配線基本関数)の中から最も状況に適した手法(ツ
ール)を選択したり、配線が困難な領域については前記
3W1H(配線制御言語)の指定による配線変更や部品
配置変更を行なったりして(図8のステップS15)、
フロアプランを行ないながら被配線基板(プリント配線
板)全体の配線処理手順(アルゴリズム)を組み立てて
いく(プログラミング)。
9により詳細に説明すると、配線手法(配線基本関数)
を選択部34により選択すると(ステップS31)、配
線性評価部32により選択部34にて選択された配線手
法による配線性を評価する(ステップS32)。そし
て、配線性評価部32による評価結果を判定し(ステッ
プS33)、許容できるものであれば、図8のステップ
S16へ移行する一方(ステップS34)、許容できな
ければ、部品配置変更を行なうか否かを判定する(ステ
ップS35)。
図8のステップS12へ戻る一方(ステップS36)、
部品配置変更を行なわない場合には、指定部35により
3W1H(配線制御言語)を指定して配線変更、もしく
は、選択部34による配線手法(配線基本関数)の選択
・組合せの変更を実行する(ステップS37)。ところ
で、一般的な自動配線技術では、与えられた配線すべき
区間情報に対して、3W1H〔配線対象情報(Who):ど
のネットグループを、配線場所情報(Where):どの層や
どの領域で、配線条件情報(How):どのような配線条件
で、配線順序情報(When):どの順序で〕を過去の配線
ノウハウをもとに手順化(プログラム化)しているが、
特定のプリント配線板においては、この既定の手順通り
では最適な結果を得ることができない場合が生じる。
前記3W1Hを指定することで、容易に配線変更を可能
にして、個々のプリント配線板(図13の符号40A〜
40Z参照)の特性により最適な組み換えを行なえるよ
うにしている。つまり、一般的な自動配線技術では、3
W1Hが予め組み込まれていたが、その内容は個々の配
線設計データの内容に依存しない項目だけであったが、
本実施例では、個々の配線設計データの内容に依存した
情報についても、3W1Hによる指定・変更を可能にし
て、最適な配線結果を容易に得られるようにしている。
1Hの具体的な内容(項目)としては以下に説明するよ
うなものが挙げられる。 (a)Who(配線対象情報:だれが:どのネットグルー
プを)の指定項目 ・ネット名 ・ネット名の一部 ・複数のネット ・回路部のページ ・回路図の特定ブロック指示 ・プリント配線板に搭載する部品の実装位置名 ・プリント配線板に搭載する部品の実装位置名の一部プ
リント配線板に搭載する部品の種類(LSI,抵抗,コ
ネクタ等) ・プリント配線板に搭載する部品の形状(QFP,SO
P,DIP等) ・プリント配線板に搭載する部品のピン数(2ピン,1
6ピン,256ピン等) ・プリント配線板に搭載する部品ピンの位置(座標) ・1つのネットに属する信号ピン数 ・論理線長を基準に線長の範囲に属するネット ・信号の属性(例えば、クロック系,一般信号系,テス
ト信号系等) ・配線制限(例えば、指定長配線や配線層指定等) (b)Where(配線場所情報:どこで:どの層やどの領
域で)の指定項目 ・配線層 ・配線の可能な領域 ・配線を禁止される領域 (c)How(配線条件情報:如何に:どのような配線条
件で)の指定項目 ・迂回長 ・最大線長が指定されており、その線長以内で ・最小線長が指定されており、その線長以上で ・最小線長と最大線長とが指定されており、これらの線
長範囲内で (d)When(配線順序情報:いつ:どの順序で) ・Whoで指定したネットグループが現れてくる順序 また、本実施例では、上述のような3W1Hそれぞれの
項目を、指定部35により単独で指定することも可能で
あるが、複数の項目に対してOR条件やAND条件をと
って指定することも可能であり、個々の設計条件に最適
な配線処理手順を指定することができるようになってい
る。
指定される、配線対象情報(Who),配線場所情報(Whe
re),配線条件情報(How)の並びについては特に制約さ
れておらず、個々の設計情報に最適な配線処理手順を指
定することが可能になっている。図10〜図12に、配
線対象情報(Who),配線場所情報(Where),配線条件情
報(How)の具体的な指定例を示す。ただし、配線順序
情報(When)は、配線対象情報(Who)で指定したネッ
トグループが現れてくる順序として指定されている。
(Who),配線場所情報(Where),配線条件情報(How)
の順序で指定しており、配線対象情報(Who)を最優先
で取り上げる配線要求例が示されている。この例では、
クロック系のネットを一般信号系よりも前に配線完了さ
せることを重視する設計要求であり、その配線処理手順
である。
(How),配線対象情報(Who),配線場所情報(Where)
の順序で指定しており、配線条件情報(How)を最優先
で取り上げる配線要求例が示されている。この例では、
論理線長と実線長との隔たりがないように迂回制限を厳
しく、クロック系のネットから一般信号系のネットの順
序で配線を実施させ、どうしても未配線が残る場合には
迂回制限を緩和して配線する設計要求であり、その配線
処理手順である。
(Where),配線条件情報(How),配線対象情報(Who)
の順序で指定しており、配線場所情報(Where)を最優
先で取り上げる配線要求例が示されている。この例で
は、表面層を優先して使用し、未配線区間のみ内層を使
用する設計要求であり、その配線処理手順である。配線
処理手順の組合せとしては、配線場所情報(Where),配
線条件情報(How),配線対象情報(Who)に配線順序情
報(When)が加わり、さらに各項目(例えばWhoについ
ては前述したような15種類)とそのOR条件,AND
条件とを加味すれば、その組合せは無限大数存在する。
ら無限大の組合せのうちのごく僅かの固定した手順で実
行していたのに対して、本実施例では、指定部35によ
り3W1Hを指定することで、各種配線設計データに応
じて柔軟に配線処理手順を組み合わせることが可能で、
個々の設計要求に最適な自動配線プログラム(図13の
符号41A〜41Z参照)を得ることが可能になる。
による部品配置,ステップS13による概略ルートの指
定(ブロック化)やステップS15による配線手法の選
択等を、ステップS14により各種パラメータが自らの
設計評価許容範囲内に入っていることを確認しながら行
なった後、設計要求仕様(配線設計データ)に基づいて
配線パラメータ(線長,線種等)を設定し(図8のステ
ップS16)、以上のフロアプランで蓄積した結果を配
線処理手順(アルゴリズム)として組み立ててから(図
8のステップS17)、以降の配線設計フェイズへ移行
する。
は、図8にて上述したステップS17までの手順に従
い、フロアプランを進める過程で配線性を評価しながら
会話形式で配線手法を選択することにより、例えば図1
3に示すように、各種プリント配線板40A〜40Z毎
に、配線制御言語にて記載された配線処理手順(アルゴ
リズム)42A〜42Zが組み立てられ、その配線処理
手順42A〜42Zに従って配線を実行する、各種配線
問題に対応した自動配線プログラム41A〜41Zが生
成される。
40A〜40Zは、それぞれ互いに異なる配線設計デー
タ(互換性のない別装置の配線板の設計情報に基づく配
線問題)をもつものである。また、配線プログラム生成
装置31においては、図13に示すように、各種プリン
ト配線板40A〜40Z毎に、配線制御言語を用いて配
線処理手順42A〜42Zを記述するフェイズ(図8の
ステップS11〜S17参照)と、その配線制御言語で
記述された配線処理手順42A〜42Zに従って自動配
線プログラム41A〜41Zを生成し自動配線を実行す
るフェイズ(図8のステップS18〜S21)とがあ
る。
める過程で自動的に生成され配線制御言語で表現された
配線処理手順42A〜42Zを、図14,図15に示す
ように、テイラー・メイド・ルータ(Tailor Made Rout
er;ある一定のプログラム)43に与え、サブプログラ
ム44(記憶部36)に格納されている配線基本関数を
読出・参照することにより、個々の設計要求に最適な自
動配線プログラム41A〜41Zが生成され自動配線が
実行されるようになっている。
は、図15に示すように、機能的には、言語解釈部4
5,配線制御実行部46,データ設定部47,配線基本
関数読出部48,配線実行部49およびデータ書込部5
0を有している。言語解釈部45は、各配線処理手順4
2A〜42Zを表現する配線制御言語を解釈(コンパイ
ル)し、最少単位の配線対象情報(Who),配線場所情報
(Where),配線条件情報(How)の繰り返しデータを作
成するものである。
らの繰り返しデータに基づく制御を、1〜最大値(ma
x)までDO文により実行するものである。データ設定
部47は、配線制御実行部46により起動され、繰り返
しデータを順次設定するものである。配線基本関数読出
部48は、データ設定部47により順次設定される繰り
返しデータに応じた配線基本関数を、サブプログラム4
4から選択して読み出すものである。
8により読み出された配線基本関数に基づき、自動配線
を実行するものである。データ書込部50は、配線制御
実行部46により実行処理を受けたデータを配線データ
ベース(図示せず)に書き込むためのものである。この
ように構成されたテイラー・メイド・ルータ43におい
ては、言語解釈部45により各配線処理手順42A〜4
2Zを表現する配線制御言語を解釈しながら(図8のス
テップS19)、自動配線プログラム41A〜41Zを
実行形式に生成し(図8のステップS20)、解釈され
た指示通りに、配線制御実行部46,データ設定部4
7,配線基本関数読出部48,配線実行部49によって
自動配線が実行される(図8のステップS21)。
43は、配線対象となるプリント配線板40A〜40Z
の種類が異なっても同一プログラムを用いて対処するこ
とが可能であり、本実施例において、各プリント配線板
40A〜40Z毎に作成するものは、配線制御言語で記
載された配線処理手順42A〜42Zのみである。な
お、図8に二点鎖線L1で示すように、一般的な自動配
線技術では、実装設計から配線設計に移行する際には、
ステップS12による部品配置からステップS21によ
る配線実行へ直接移行していたため、配線性の保証(フ
ロアプラン)がないまま自動配線の設計を実施すること
になっていた。しかし、本実施例では、図8のステップ
S12〜S17で説明した通り、配線性の保証を確保し
た情報をもとに、配線制御言語の表現および蓄積がなさ
れ、自動配線が実行されることになり、設計要求仕様
(配線設計データ,配線問題)に適した配線結果を得る
ことが可能になる。
ログラム生成方法および装置によれば、プリント配線板
40A〜40Zの各種配線問題毎に、その配線問題に対
応した配線処理手順を記述している、カスタマイズされ
た個別(専用)の自動配線プログラム41A〜41Zが
容易に生成されるので、各自動配線プログラム41A〜
41Zに基づいて自動配線を行なうことにより、高密度
実装化,低コスト化から設定される厳しい設計条件下に
おいても自動配線の最適な解が確実かつ高速に見出さ
れ、配線率が大幅に向上し、ひいては電子計算機装置の
性能向上に寄与するところが大きい。
線制御言語(配線処理手順)を直接作成するのではな
く、フロアプラン(実装設計)で部品配置評価を行なう
際に、自動的(結果的)に、配線制御言語で記載された
配線処理手順42A〜42Zが生成されるため、配線設
計者が特に意識しなくても、フロアプランの終了と同時
に配線処理手順42A〜42Zが組み立てられ、その配
線処理手順42A〜42Zをテイラー・メイド・ルータ
43に入力するだけで、各種配線問題毎にカスタマイズ
された専用の自動配線プログラム41A〜41Zを極め
て短時間で生成することができる。
関数として記憶部36に予め用意しておくことにより、
個々の部品配置や設計要求仕様に応じて配線基本関数の
選択・組合せを行なうだけで、カスタマイズされた専用
の自動配線プログラム41A〜41Zを容易に生成でき
る利点もある。またさらに、選択部34による配線手法
の選択時に、指定部35により配線制御言語〔配線対象
情報(Who),配線場所情報(Where),配線条件情報(H
ow),配線順序情報(When)〕を指定して配線処理手順を
指定することで、配線が特に困難で配線基本関数の選択
・組合せだけでは自動配線を行なえないような領域に対
しても、最適な自動配線プログラム41A〜41Zを生
成できる利点もある。
生成手法の変形例の説明 なお、上述した第1実施例では、図14,図15にて説
明したように、フロアプランで蓄積された配線制御言語
をそのまま配線処理手順(アルゴリズム)42A〜42
Zとして用い、テイラー・メイド・ルータ43内の言語
解釈部45によりその都度翻訳して自動配線プログラム
41A〜41Zを実行形式に生成する場合について説明
したが、本実施例の配線プログラム生成装置31におい
ては、フロアプランで蓄積された配線制御言語に基づい
て、図16〜図19にて説明するような手段によっても
自動配線プログラム41A〜41Zを実行形式に生成す
ることができる。
語変換プログラム51により、配線制御言語で記載され
た配線処理手順42A〜42Zを、予め解釈し、2点間
の配線指示(2点の座標や配線条件込みの情報)の並
び、即ち、最少単位の配線対象情報(Who),配線場所情
報(Where),配線条件情報(How)の繰り返しデータ
(配線コマンド列)に変換しておき、自動配線プログラ
ム41A〜41Zは、各2点間の配線指示通りに配線を
実行するようになっている。
プログラム51により変換された繰り返しデータを格納
する記憶部、53は記憶部52に格納された繰り返しデ
ータに基づいて実際に自動配線を実行するテイラー・メ
イド・ルータ(ある一定のプログラム)である。このテ
イラー・メイド・ルータ53は、図17に示すように、
機能的には、図15に示したものとほぼ同様の配線制御
実行部46,データ設定部47,配線基本関数読出部4
8,配線実行部49およびデータ書込部50を有して構
成され、記憶部52の繰り返しデータ(配線コマンド
列)に基づき、サブプログラム44(記憶部36)に格
納されている配線基本関数を読出・参照することによ
り、個々の設計要求に最適な自動配線プログラム41A
〜41Zが生成され自動配線が実行されるようになって
いる。
語変換プログラム51により各配線処理手順42A〜4
2Zを表現する配線制御言語を解釈し配線コマンド列に
変換することで、その配線コマンド列から直接的に、テ
イラー・メイド・ルータ53により、自動配線プログラ
ム41A〜41Zを実行形式に生成することができる。
図15に示したテイラー・メイド・ルータ43における
言語解釈部45は不要で、1区間毎の配線指示に従っ
て、自動配線を実行するだけの極めて簡単な同一プログ
ラムを用いて対処することが可能であり、図16,図1
7に示す例でも、各プリント配線板40A〜40Z毎に
作成するものは、配線制御言語で記載された配線処理手
順42A〜42Zのみで済む。
〜42Zを、C言語等の業界標準言語仕様に基づく配線
制御言語により記述して、自動配線プログラム41A〜
41Zを作成している。つまり、図18において、自動
配線プログラム41A〜41Zは、C言語等の業界標準
言語で記述された配線処理手順42A〜42Zに従っ
て、自動配線を実行するものであり、C言語等の業界標
準言語で記述されたデータを翻訳しサブライブラリ55
における配線基本関数とのリンケージをとるCコンパイ
ラ/リンケージ部54がそなえられ、このCコンパイラ
/リンケージ部54を通して、配線制御言語毎に存在す
る純然たるテイラー・メイド・ルータ56が得られるよ
うになっている。
なるプリント配線板40A〜40Zの種類が異なって
も、Cコンパイラ/リンケージ部54およびサブライブ
ラリ55は同一であり、各プリント配線板40A〜40
Z毎に作成するものは、C言語で記載された配線処理手
順42A〜42Zのみであり、テイラー・メイド・ルー
タ56は自動的に生成されるものである。
57により、配線処理手順42A〜42Zを記載する配
線制御言語を予め解釈し、C言語等の業界標準言語仕様
に自動変換し、そのソースコードに基づいて自動配線プ
ログラム41A〜41Zを作成している。つまり、図1
9において、自動配線プログラム41A〜41Zは、配
線処理手順42A〜42Zを記載する配線制御言語をC
言語等の業界標準言語仕様に自動変換する言語変換プロ
グラム57を有し、その言語変換プログラム57により
得られたC言語等に準拠する配線制御言語で記述された
配線処理手順58に従って、自動配線を実行するもので
ある。
ンパイラ/リンケージ部54およびサブライブラリ55
により、Cコンパイラ/リンケージ部54を通して、配
線制御言語毎に存在する純然たるテイラー・メイド・ル
ータ59が得られるようになっている。この図19に示
す例において、配線対象となるプリント配線板40A〜
40Zの種類が異なっても、言語変換プログラム57,
Cコンパイラ/リンケージ部54およびサブライブラリ
55は同一であり、各プリント配線板40A〜40Z毎
に作成するものは、C言語で記載された配線処理手順4
2A〜42Zのみであり、テイラー・メイド・ルータ5
9は自動的に生成されるものである。
語で記載された配線制御手順42A〜42Zから自動配
線プログラム41A〜41Zを実行形式に生成する手順
を4種類説明したが、各手段の相違が明確になるよう
に、各手段の基本的な処理手順を図20(a)〜(d)
に示しておく。ここで、図20(a)は図14,図15
に示した手段、図20(b)は図16,図17に示した
手段、図20(c),(d)はそれぞれ図18,図19
に示した手段に対応している。また、図20(a)〜
(d)中、各符号は、図14〜図19にて前述した各部
分に対応しているので、その説明は省略する。
本発明の方法および装置により、プリント配線板上での
自動配線を行なう場合について説明したが、本発明は、
これに限定されるものでなく、例えばLSI等の半導体
上の配線設計にも適用することができ、この場合も上述
した実施例と同様の作用効果が得られることはいうまで
もない。
生成手法の説明 ところで、この第1実施例では、図8のステップS12
で行なわれる部品の初期配置に際しては、例えば図21
に示す配置プログラム生成装置(配置プログラム生成手
段)37により、部品配置対象であるプリント配線板
(図13,図25の符号40A〜40Z参照)上への部
品配置を行なうための自動配置プログラム(図25の符
号39A〜39Z参照)が生成されるようになってい
る。
ける配置プログラム生成装置を示すブロック図であり、
この図21において、37は所定の設計データ(配置問
題)に基づいて配置処理手順(アルゴリズム)を組み立
てて自動配置プログラムを生成するための配置プログラ
ム生成装置であり、本実施例の配置プログラム生成装置
37は、表示部33A,指定部35Aおよび記憶部36
Aを有して構成されている。
ラムの生成経過等の各種情報を表示するものであり、指
定部35Aは、配置制御情報として、配置対象部品グル
ープ化情報,配置領域指定情報,配置条件情報,グルー
プ配置順序情報等を指定することにより部品配線処理手
順を指定するものである。これらの各種情報は、記憶部
36Aに格納されており、指定部35Aにより指定され
た情報がこの記憶部36Aから読み出されるようになっ
ている。
置37では、前述した図8のステップS12で行なわれ
る部品の初期配置に際して、設計者(オペレータ)が、
表示部33Aを参照しながら、指定部35Aにより配置
制御情報としての配置対象部品グループ化情報,配置領
域指定情報,配置条件情報,グループ配置順序情報等を
指定して、部品配置処理手順を組み立てて、自動配置プ
ログラムを生成するようになっている。
生成装置37は、図7により前述した本実施例の配線プ
ログラム生成装置31と兼用され、一般的なパーソナル
コンピュータ等により実現されるものである。さて、一
般的な自動配置技術では、与えられた配置すべき情報に
対して、グループ化(配置対象部品グループ化情
報),配置領域の指定(配置領域指定情報),どの
グループから配置するか(グループ配置順序情報),
どのような配置条件で配置するか(配置条件情報)を過
去の配線ノウハウをもとに手順化(プログラム化)して
いるが、特定のプリント配線板においては、この既定の
手順通りでは最適な結果を得ることができない場合が生
じる。
り前記〜の情報を指定することで、容易に配線変更
を可能にして、個々のプリント配線板(図13,図25
の符号40A〜40Z参照)の特性により最適な組み換
えを行なえるようにしている。つまり、一般的な自動配
線技術では、前記〜の情報が予め組み込まれていた
が、その内容は個々の設計データの内容に依存しない項
目だけであったが、本実施例では、個々の設計データの
内容に依存した情報についても、前記〜の情報によ
る指定・変更を可能にして、最適な配置結果を容易に得
られるようにしている。
記〜の情報の具体的な内容(項目)としては以下に
説明するようなものが挙げられる。 (a)配置対象部品グループ化情報の指定項目 ・特定部品名 ・回路記号 ・部品の種類 ・部品の形状 ・特定の電源ネット ・回路図のページ ・回路図の特定のブロック指示 (b)配置領域指定情報の指定項目 ・配置が可能な領域 ・配置禁止の領域 ・基板の表面か裏面か (c)グループ配置順序情報 ・上記配置対象部品グループ化情報で指定したグループ
の順番指定 (d)配置条件情報の指定項目 ・部品の形状の大小 ・ピン数の大小 ・表面から優先または裏面から優先 ・消費電力の大小 ・整列部品配置の可否 ・等間隔配置の可否 ・先に配置した部品との接続数 ・最適配置位置を表示し結果は設計者にまかせる(ナビ
ゲーション配置) また、本実施例では、上述のような各項目を、指定部3
5Aにより単独で指定することも可能であるが、複数の
項目に対してOR条件やAND条件をとって指定するこ
とも可能であり、個々の設計条件に最適な部品配置処理
手順を指定することができるようになっている。
り指定される、配置対象部品グループ化情報,配置領域
指定情報,配置条件情報の並びについては特に制約され
ておらず、個々の設計情報に最適な部品配置処理手順を
指定することが可能になっている。上述した(a)〜
(d)の各種項目を指定することにより、下記(1)〜
(19)のような最適配置手法を行なうことが可能にな
る。
手法 (2)配置する部品をグループ化することによる最適配
置手法 (3)ある部品と接続関係にある部品のグループ化によ
る最適配置手法 (4)部品の種類によるグループ化による最適配置手法 (5)特定の電源ネットによるグループ化による最適配
置手法 (6)部品の回路記号によるグループ化による最適配置
手法 (7)部品の形状によるグループ化による最適配置手法 (8)ある特定の回路図のページに属する部品のグルー
プ化による最適配置手法 (9)ある特定の回路図のブロックに属する部品のグル
ープ化による最適配置手法 (10)上記(2)〜(9)で指定されたグループのプ
リント配線板上への配置位置指定時に、プリント配線板
の面を指示することによる最適配置手法 (11)上記(2)〜(9)で指定されたグループのプ
リント配線板上への配置位置指定時に、プリント配線板
上の実装領域を指示することによる最適配置手法 (12)上記(2)〜(9)で指定されたグループを部
品の大小に応じて配置する最適配置手法 (13)上記(2)〜(9)で指定されたグループをコ
ネクションの大小に応じて配置する最適配置手法 (14)上記(2)〜(9)で指定されたグループを、
任意の順序で配置する最適配置手法 (15)上記(2)〜(9)で指定されたグループや、
そのグループ内の各部品を消費電力の大小に応じて配置
する最適配置手法 (16)上記(2)〜(9)で指定されたグループを、
先に配置したグループの部品との接続数に応じて配置す
る最適配置手法 (17)上記(2)〜(9)で指定されたグループを整
列配置する最適配置手法 (18)上記(2)〜(9)で指定されたグループを等
間隔に配置する最適配置手法 (19)上記(1)〜(18)により指定された最適配
置を、システム(配置プログラム生成装置37)が推奨
する最適配置手法 次に、図22〜図24に、配置対象部品グループ化情報
(「グループ化するもの」),配置領域指定情報(「ど
の領域に」),配置条件情報(「配置条件」)の具体的
な指定例を示す。ただし、グループ配置順序情報は、配
置対象部品グループ化情報で指定したネットグループが
現れてくる順序として指定されている。
ループ化情報,配置領域指定情報,配置条件情報の順序
で指定しており、グループ化を最優先で取り上げる配置
要求例が示されている。この例では、コネクタ部品を一
般部品よりも前に配置完了させることを重視する設計要
求であり、さらに、コネクタ部品を、プリント配線板
(基板)の表面に部品外形が大きいものから順に配置し
た後、プリント配線板(基板)の裏面に部品外形が大き
いものから順に配置する設計要求で、その配置処理手順
である。
配置対象部品グループ化情報,配置領域指定情報の順序
で指定しており、配置条件を最優先で取り上げる配置要
求例が示されている。この例では、ピン数の多い順に、
コネクタを一般部品よりも前にプリント配線板(基板)
の表面から裏面の順に配置完了させ、次に、プリント配
線板(基板)の表面に電源ネットを持つ部品をプリント
配線板(基板)の配置領域内に配置する設計要求であ
り、その配置処理手順である。
報,配置対象部品グループ化情報,配置条件情報の順序
で指定しており、配置する領域を最優先で取り上げる配
置要求例が示されている。この例では、プリント配線板
(基板)の表面にコネクタ部品を、ピン数の多い順に且
つ一般部品よりも前に配置完了させ、次に、コンデンサ
部品を、ピン数の多い順に配置完了させ、その次に、電
源ネットを持つ部品を、部品外形の大きい順に配置する
設計要求であり、その配置処理手順である。
部品グループ化情報,配置領域指定情報,配置条件情報
そしてグループ配置順序情報が加わり、さらに各項目と
そのOR条件,AND条件とを加味すれば、多数の指示
が可能である。つまり、一般的な自動配置技術では、こ
れら多数の組合せのうちのごく僅かの固定した手順で実
行していたのに対して、本実施例では、指定部35Aに
より配置対象部品グループ化情報,配置領域指定情報,
配置条件情報,グループ配置順序情報を極めて柔軟に指
定することができ、個々の設計要求に最適な自動配置プ
ログラム(図25の符号39A〜39Z参照)を得るこ
とが可能になる。
は、図8のステップS12による部品の初期配置に際し
て、例えば図25に示すように、各種プリント配線板4
0A〜40Z毎に、配置制御情報にて記載された部品配
置処理手順が組み立てられ、その部品配置処理手順38
A〜38Zに従って配置を実行する、各種配置問題に対
応した自動配置プログラム39A〜39Zが生成され
る。
40A〜40Zは、それぞれ互いに異なる配置設計デー
タ(互換性のない別装置の配線板の設計情報に基づく配
置問題)をもつものである。また、配置プログラム生成
装置37においては、図25に示すように、各種プリン
ト配線板40A〜40Z毎に、配置制御情報を用いて部
品配置処理手順38A〜38Zを指定し記述するフェイ
ズと、その配置制御情報で記述された部品配置処理手順
に従って自動配置プログラム39A〜39Zを生成し自
動配置を実行するフェイズとがある。
ログラム生成装置37によれば、プリント配線板40A
〜40Zの各種配置問題毎に、その配置問題に対応した
部品配置処理手順を記述している、カスタマイズされた
個別(専用)の自動配置プログラム39A〜39Zが容
易に生成されるので、各自動配置プログラム39A〜3
9Zに基づいて最適配置を行なうことにより、高密度実
装化,低コスト化から設定される厳しい設計条件下にお
いても人手に頼ることなく自動配線の最適な解が確実か
つ高速に見出され、電子計算機装置の性能向上に寄与す
るところが大きい。
語(配置対象部品グループ化情報,配置領域指定情報,
配置条件情報,グループ配置順序情報)を指定して部品
配置処理手順を指定することで、配置対象毎に常に最適
な自動配線プログラム39A〜39Zを生成できる利点
もある。 (D)第2実施例の説明 図26は本発明の第2実施例としての自動配線装置を示
すブロック図である。
自動配線対象となるプリント配線板70について説明す
ると、このプリント配線板70は、多数の部品ピン71
(71A,71B)を有しており、ここでは、例えば始
点(部品ピン)71Aと終点(部品ピン)71Bとの間
に配線パタンを自動的に配線すべく、その配線ルートを
決定するものとする。
自動配線装置60は、図27に示す多数の部品ピン71
(71A,71B)を有するプリント配線板70上に配
線パタンを自動的に配線すべくその配線ルートを決定す
るためのもので、データベース61,配線データベース
62,弦情報作成部63,迷路配線制御部64,均等割
付部65,通過可否判定部66,交差判定部67および
通行データ挿入部68を有して構成されている。
必要なプリント配線板70上での各種接続情報,部品ピ
ン情報や、自動配線装置60による自動配線結果である
配線パタン情報などを格納するものである。配線データ
ベース62は、本実施例による自動配線処理中に、自動
配線対象であるプリント配線板70についての各種情報
(配線パタンの通行情報,後述する弦72の位置情報
等)を記憶するものである。
ら部品ピン情報を読み込んで、図27に示すごとく隣接
する部品ピン71(71A,71B)間を結んだ直線で
ある弦72の位置情報(配線パタンの通行情報を保存す
るための基礎データ)を部品ピン71(71A,71
B)の位置情報に基づいて作成し、配線データベース6
2に書き込むものである。
ベース62において、配線ルートの始点71Aから終点
71Bへ向けて迷路法配線の波を発生し、弦情報作成部
63により作成された弦14の情報に基づいて波を隣接
する弦72の間で伝搬させ、波が始点71Aから終点7
1Bに到達するまでに通過した弦72の位置を順に記憶
し、波が終点71Bに到達すると、終点71Bから始点
71Aに向け波の通過した弦72の位置を逆行(バック
トレース)して、配線パタンの配線ルートを決定するも
のである。
は、図27に示すように、配線データベース62で想定
されるプリント配線板70上において、始点71Aから
終点71Bへ向けて波を発生する。この波は、図27に
おいて各弦72上に丸付き数字として示すように、始点
71Aの最寄りの弦72上にを付し、を付した弦7
2に隣接する弦72にを付し、以下同様に隣接する弦
72に順次番号を付してゆくことにより、始点71Aか
ら終点71Bまで到達する。
点71Aから3番目の弦72の次に到達することにな
り、このような波が始点71Aから終点71Bに到達す
るまでに経由した各弦72は配線データベース62に順
に記憶されており、波が終点71Bに到達すると、終点
71Bから始点71Aに向け波の経由した弦72の位置
を逆行つまりバックトレースすることにより、配線パタ
ンの配線ルート73を決定している。
は、プリント配線板70上における配線パタンの配線ル
ートを迷路配線制御部64により全て決定した後に弦7
2上を通過する配線パタンを部品ピン71(71A,7
1B)間で均等に配線するものである。また、通過可否
判定部66は、迷路配線制御部64に設けられ、迷路配
線制御部64により波を隣接する弦72の間で伝搬させ
る際に、その弦72をなす部品ピン71(71A,71
B)間の容量に基づいて配線パタンの通過の可否を判定
するものである。
は、加算部66A,比較部66Bおよび判定部66Cか
ら構成されている。加算部66Aは、今回の波の伝搬に
より当該弦72上を通過させる配線パタンの線幅と今回
までに当該弦72上の通過を許可した配線パタンの線幅
との総合計幅を算出するものである。また、比較部66
Bは、加算部66Aにより算出された総合計幅と、当該
弦72をなす部品ピン71(71A,71B)間の距離
(既知のデータでデータベース61から部品ピン情報と
して与えられるもの)とを比較するものである。さら
に、判定部66Cは、比較部66Bによる比較の結果、
前記距離よりも前記総合計幅の方が小さい場合に配線パ
タンの通過を許可するものである。
では、通過可否判定部66により弦72上を複数の配線
パタンが通過することを許可した場合、各配線パタンの
当該弦72上の通過位置が、当該弦72上の相対的位置
(配線パタンの配線ルートと弦72との交点が弦72上
のどこにあるか)として記憶されるようになっている。
設けられ、隣接する弦72上を少なくとも2つの配線パ
タンが通過する場合、その隣接する弦72上での各配線
パタンの相対的位置(配線データベース62に保持され
るもの)に基づいて配線パタンの交差を判定するもので
ある。また、通行データ挿入部68は、迷路配線制御部
64により波を隣接する弦72の間で伝搬させる際に、
弦72上に配線パタンを通過させる場合に、その配線パ
タンの通行情報を配線データベース62に登録するとと
もに、通過可否判定部66により弦72上を複数の配線
パタンが通過することを許可した場合には、既に通過を
許可されている配線パタンの弦72上での相対的位置を
考慮しながら必要に応じてその相対的位置を適宜ずらし
ながら、最後に通過させる配線パタンの弦72上での相
対的位置を、新たな配線パタンの通行情報として配線デ
ータベース62に登録するものである。
により実現される本実施例の自動配線方法を、図28〜
図32を参照しながら説明する。例えば図28(a),
(b)に示すように位置pから位置qへ迷路配線用の波
を伝搬させる際に、図6にて説明したメッシュを用いた
迷路法を使用すると、図28(a)に示すようにメッシ
ュを設定した場合、位置pから位置qに波が到達するに
は最低6個のメッシュを通過しなければならないが、本
実施例の迷路配線制御部64を用いた場合、図28
(b)に示すように、波は、位置pの弦72から位置q
の弦72まで1回で(ダイレクトに)到達することにな
る。
なるメッシュを用いることなく、配線パタン幅よりもか
なり大きな部品ピン71間距離を基本単位とする弦72
が波の伝搬対象となるので、極めて短時間で配線パタン
の配線ルートを決定することができる。なお、図28
(b)中および図29において、弦72上の×印は、波
が弦72上を通過したこと(波と弦72との交点)を記
録するためのものであり、73は既に通過を許容された
配線ルートを示している。
は、迷路配線制御部64によりプリント配線板70上に
おける配線パタンの配線ルートが全て決定された後に
は、均等割付部65により、弦72上を通過する配線パ
タンは、自動的に部品ピン71間で均等に配線され、最
終的に決定された配線パタンの絶対的な位置がデータベ
ース61に登録される。
た迷路法では、部品ピン間の配線パタンを均等に割り付
け配置する場合、例えば図29に示すように、部品ピン
71間の弦72上に、既に2本の配線ルート73が決定
されている状態で、新たな配線ルート74の通過を追加
させる際には、この新たな配線ルート74の通過が決定
された時点で、部品ピン71間における3本の配線ルー
ト73,74の間隔dが等しくなるように、配線ルート
73の位置(座標)を変更しなければならない。
0では、前述した通り、迷路配線制御部64による処理
が行なわれている途中段階で、配線データベース62に
は、部品ピン71間(弦72上)の図29に示す2本の
配線ルート73の通過位置は相対的位置として設定され
ているだけである。従って、新たな配線ルート74の通
過が決定された時点では、通行データ挿入部68によ
り、その配線ルート74の通過位置を、弦72上の一番
下(下側の配線ルート73と下側の部品ピン71との
間)の位置とし、他の2本配線ルート73に対する相対
的位置として配線データベース62に記憶して新たな配
線ルート74の追加登録を行なうだけでよい。
71間(弦72上)で追加する際に座標を書き換える必
要はなく、プリント配線板70上の全ての配線パタンの
配線ルートが決定された最終段階で、均等割付部65に
より、部品ピン71間における配線ルート73,74の
間隔dが等しくなるように、座標を設定すればよい。な
お、このように配線パタン間隔を部品ピン71間で均等
に割り付けることにより、配線パタンに対する部品ピン
71の電気的な影響や配線パタン相互の電気的な影響を
最少に抑えることができるほか、配線パタンの歩留りを
向上させプリント配線板70での配線パタンの配線コス
トを最小限のものとすることができる。
は、迷路配線制御部64により波を隣接する弦72の間
で伝搬させる際には、通過可否判定部66にて、当該弦
72をなす部品ピン71間の容量に基づいて配線パタン
の通過の可否を判定することにより、部品ピン71間
(弦72上)に、配線不可能な数の配線パタンが通過す
るのを防止できるほか、その通過可否の判定を短時間に
行なうことができる。
に、新たな配線ルート74を弦72上で追加しようとす
る際に、図6にて説明したメッシュを用いた迷路法で
は、その新たな配線パタンが部品ピン71間を通過でき
るかどうかを判定する場合、まず、新たな配線ルート7
4と下側の部品ピン71との間隔を計算し、その間隔
が、配線パタンを通すのに十分な間隔をもたない場合に
は、既に配線されている2本の配線ルート73の位置を
上側に移動させてから、再度、新たな配線ルート74と
下側の部品ピン71との間隔を調査する必要があった。
さらに、この時点で、新たな配線ルート74を通すのに
十分な間隔がないと判定された場合には、上側に移動さ
せた2本の配線ルート73の位置を元に戻すなどの操作
を必要としていたため、ルート探査に多大な時間を要し
ていた。
0では、前述した通り、通過可否判定部66において、
加算部66Aにより今回の波の伝搬により弦72上を通
過させる配線パタン(新たな配線ルート74)の線幅と
今回までに弦72上の通過を許可した配線パタン(2本
の配線ルート73)の線幅との総合計幅を算出し、比較
部66Bにより総合計幅と弦72をなす部品ピン71間
の距離(既知)とを比較し、判定部66Cにより、不等
式〔部品ピン71間の距離〕>〔配線パタン73,73
の線幅の合計〕を満足するかどうかを調査するだけで、
新たな配線ルート74の通行可否の判定が可能となり、
部品ピン71間の距離(弦72の長さ)を超える幅の配
線パタンの通過を防止できるため、極めて短時間で配線
ルートの探査を行なうことができる。
ン71間の弦72上に、既に2本の配線ルート73が決
定されている状態で、新たな配線ルート74を挿入して
通過させる際には、図6にて説明したメッシュを用いた
迷路法では、既存の配線パタンの配線ルート73をそれ
自身の線幅を考慮して、上側の部品ピン71からの位置
を決定しなければならない。一般的に、配線ルートの探
査に際しては、試行錯誤的な手法を採るため、ここで探
査された新たな配線ルート74がそのまま採用されると
は限らず、採用されなかった場合には既存の配線パタン
の位置を元に戻す必要があった。
0では、前述したように、配線データベース62におい
て、部品ピン71間(弦72上)の図29に示す2本の
配線ルート73の通過位置は相対的位置として設定して
いるだけであり、新たな配線ルート74を採用した場合
には、通行データ挿入部68により、下側の配線ルート
73と下側の部品ピン71との間に新たな配線ルート7
4が存在することを相対的位置で登録するだけでよく、
その実際の位置(絶対的な位置)は、最終段階で均等割
付部65により一度だけ算出すればよい。
用になった場合には、配線データベース62において、
下側の配線ルート73と下側の部品ピン71との間に配
線ルート74が存在しなくなったと表現するだけでよ
い。従って、既存の配線ルート73の位置に対して、何
ら影響を与えることはなく、前述した通り、極めて短時
間で配線ルートの探査を行なうことができる。
は、前述のように複数の配線パタンの弦72上の通過位
置を相対的位置として配線データベース62上に記憶す
ることにより、例えば図30に示すように、隣接する位
置p,qの弦72上を少なくとも2つの配線パタンの配
線ルート73,74が通過する場合、迷路配線制御部6
4の交差判定部67により、位置p,qの2つの弦72
上での各配線ルート73,74の相対的位置に基づい
て、複雑な演算等を一切行なうことなく、配線ルート7
3と74との交差を容易に判定することができる。
の弦72上の位置P1,P4を通過する配線ルート73
が既に決定されている状態で、位置p,qの弦72上の
位置Q1,Q2を通過する新たな配線ルート74を追加
しようとする場合、図6にて説明したメッシュを用いた
迷路法において、新たな配線ルート74が既存の他の配
線パタン73と交差するかどうかを調べるには、プリン
ト配線板70上に多数存在する配線パタンの中から、位
置P1〜P2,P2〜P3,P3〜P4に到る配線ルー
ト73の配線パタンを見つけ、それぞれが連続している
ことを確認してから、位置Q1とQ2とを結ぶ線が既存
の配線パタン73と交差すると判定し、位置p,q間に
おいては位置Q1からQ2へ到る配線ルート74が存在
しないことを判断している。
0では、前述の交差判定部67により、位置P1からP
4へ到る既存の配線ルート73と位置Q1からQ2へ到
る新たな配線ルート74とが、交差するかは以下の2点
によって明確に判定される。位置pの弦72上で位置
Q1の上側に位置P1が存在すること。既存の配線ル
ート73が、弦72上の位置P1から、位置qの弦72
上における位置Q2よりも下側の位置P4まで連続して
いること。
ト74が、位置pの弦72上の位置Q1から位置qの弦
72上の位置Q2に到達するには、位置P1からP4へ
到る既存の配線ルート73と交差することを直ちに判定
でき、配線ルートの探査時間を短縮することが可能にな
る。一方、図5にて説明したラインサーチ法では、実際
には図32(a)に示すように、配線パタン81〜84
をセグメントと呼ばれる直線で表す。さらに、この直線
に効率的にアクセスすため、プリント配線板70を縦ま
たは横の帯状に分割してリンクを設定している。配線パ
タン81〜83のように分割した帯と平行するパタン
(主配線方向のパタンという)は問題にならないが、配
線パタン84のように、分割した帯と直交する方向のパ
タン(従配線方向のパタンという)はセグメントを分割
して表す必要があるため、一度、ある層に対して主配線
方向を決定すると、それと直交する方向のパタンを効率
よく表現することができなくなっている。つまり、従配
線方向のパタンは、多数のセグメントに分割して表現し
なければならない。
0では、図31や図32(b)に示すように、領域を帯
状に分割しないため、主配線方向と従配線方向とを区別
することなく、配線パタン(配線ルート73)を表現す
ることが可能となり、水平,垂直いずれの方向も区別す
ることなく、配線ルートの探査を行なうことができる。
ば、配線ルートの探査時間を大幅に短縮することができ
るので、一定時間内の探査件数も大幅に増加し、極めて
高密度の自動配線を実現することができるのである。な
お、この第2実施例による自動配線機能は、前述した第
1実施例における配線基本関数の1つとして用いること
ができる。
板上で自動配線および自動配置を行なう場合について説
明したが、本発明は、これに限定されるものではなく、
半導体(LSI),マルチチップモジュール(MCM)
などの設計時にも適用することができ、この場合も上記
実施例と同様の作用効果を得ることができる。
グラム生成方法及びその装置によれば、評価結果を参照
しながら会話形式で配線手法を選択して配線処理手順を
組み立てることにより、配線対象の各種配線問題毎に、
その配線問題に対応した配線処理手順を記述する専用の
配線プログラムが生成されるので、各配線プログラムに
基づいて自動配線を行なうことにより、高密度実装化,
低コスト化から設定される厳しい設計条件下においても
自動配線の最適な解が確実かつ高速に見出され、配線率
の向上や、電子計算機装置の性能向上に寄与するところ
が大きい。
成するのではなく、フロアプラン(実装設計)で部品配
置評価を行なう際に、自動的に配線制御言語で記載され
た配線処理手順が生成されるため、配線設計者が特に意
識しなくても、実装設計の終了と同時に配線処理手順が
組み立てられ、各種配線問題毎にカスタマイズされた専
用の配線プログラムを極めて短時間で生成することがで
きる。
関数として予め用意しておくことにより、個々の部品配
置や設計要求仕様に応じて配線基本関数の選択・組合せ
を行なうだけで、専用の配線プログラムを容易に生成で
きる効果もある。またさらに、配線手法の選択時に、配
線制御言語(配線対象情報,配線場所情報,配線条件情
報,配線順序情報)を指定して配線処理手順を指定する
ことにより、配線が特に困難で配線基本関数の選択・組
合せだけでは自動配線を行なえないような領域に対して
も、最適な配線プログラムを生成できる効果もある。
に際して、所定の設計データおよび配置対象領域に応じ
て配置制御情報により部品配置処理手順を指定すること
で、配置対象の各種配置問題毎に、その配置問題に対応
した部品配置処理手順を記述する専用の配置プログラム
が生成されるので、各配置プログラムに基づいて自動配
置を行なうことにより、高密度実装化,低コスト化から
設定される厳しい設計条件下においても人手に頼ること
なく自動配置の最適な解を確実かつ高速に見出せる効果
がある。
ループ化情報,配置領域指定情報,配置条件情報,グル
ープ配置順序情報)を指定して部品配置処理手順を指定
することにより、配置対象毎に常に最適な配置プログラ
ムを生成できる効果もある。
ある。
めの図である。
成装置を示すブロック図である。
ートである。
ートである。
線場所情報(Where),配線条件情報(How)の指定例を
示す図である。
線場所情報(Where),配線条件情報(How)の指定例を
示す図である。
線場所情報(Where),配線条件情報(How)の指定例を
示す図である。
説明するための図である。
行形式生成手段を説明するためのブロック図である。
行形式生成手段を詳細に説明するためのブロック図であ
る。
行形式生成手段の変形例を説明するためのブロック図で
ある。
行形式生成手段の変形例を詳細に説明するためのブロッ
ク図である。
行形式生成手段の他の変形例を説明するためのブロック
図である。
行形式生成手段のさらに他の変形例を説明するためのブ
ロック図である。
る4種類の自動配線プログラムの実行形式生成手段を各
手段の相違が明確になるように各手段の基本的な処理手
順を示す図である。
生成装置を示すブロック図である。
情報,配置領域指定情報,配置条件情報の指定例を示す
図である。
情報,配置領域指定情報,配置条件情報の指定例を示す
図である。
情報,配置領域指定情報,配置条件情報の指定例を示す
図である。
説明するための図である。
示すブロック図である。
る。
るための図である。
る。
る。
る。
るための図である。
ある。
ある。
段) 8 指定手段 10A〜10Z 配線対象 11A〜11Z 配線プログラム 3 1 配線プログラム生成装置 32 配線性評価部 33,33A 表示部 34 選択部 35,35A 指定部 36,36A 記憶部 37 配置プログラム生成装置(配置プログラム生成手
段) 38A〜38Z 部品配置処理手順(アルゴリズム) 39A〜39Z 自動配置プログラム 40A〜40Z プリント配線板(配線対象,配置対
象) 41A〜41Z 自動配線プログラム 42A〜42Z 配線処理手順(アルゴリズム) 43 テイラー・メイド・ルータ 44 サブプログラム 45 言語解釈部 46 配線制御実行部 47 データ設定部 48 配線基本関数読出部 49 配線実行部 50 データ書込部 51 言語変換プログラム 52 記憶部 53 テイラー・メイド・ルータ 54 Cコンパイラ/リンケージ部 55 サブライブラリ 56 テイラー・メイド・ルータ 57 言語変換プログラム 58 配線処理手順(アルゴリズム) 59 テイラー・メイド・ルータ 60 自動配線装置 61 データベース 62 配線データベース 63 弦情報作成部 64 迷路配線制御部 65 均等割付部 66 通過可否判定部 66A 加算部 66B 比較部 66C 判定部 67 交差判定部 68 通行データ挿入部 70 プリント配線板 71 部品ピン 71A 始点(部品ピン) 71B 終点(部品ピン) 72 弦 73,74 配線ルート
Claims (12)
- 【請求項1】 所定の配線設計データに基づいて配線処
理手順を組み立てて配線プログラムを生成する配線プロ
グラム生成方法であって、前記所定の配線設計データに基づいてフロアプランを行
なう段階で、 配線性を評価しながら会話形式で配線手法
を選択し、前記フロアプランと並行して配線処理手順を
組み立て、前記配線プログラムを生成することを特徴と
する、配線プログラム生成方法。 - 【請求項2】 前記配線手法が、複数種類の配線基本関
数として予め用意されていることを特徴とする、請求項
1記載の配線プログラム生成方法。 - 【請求項3】 前記配線手法の選択時に、配線制御言語
により配線処理手順を指定することを特徴とする、請求
項1または請求項2に記載の配線プログラム生成方法。 - 【請求項4】 前記配線制御言語として、配線対象情
報,配線場所情報,配線条件情報,配線順序情報を指定
することを特徴とする、請求項3記載の配線プログラム
生成方法。 - 【請求項5】 前記フロアプランを行なう段階で、所定
の設計データに基づいて複数の部品を配置対象領域内に
初期配置するに際し、該所定の設計データおよび該配置
対象領域に応じて、配置制御情報により部品配置処理手
順を指定し、 指定した該部品配置処理手順を組み合わせて、該複数の
部品を該配置対象領域に自動配置するための配置プログ
ラムを生成することを特徴とする、請求項1記載の配線
プログラム生成方法。 - 【請求項6】 前記配置制御情報として、配置対象部品
グループ化情報,配置領域指定情報,配置条件情報,グ
ループ配置順序情報を指定することを特徴とする、請求
項5記載の配線プログラム生成方法。 - 【請求項7】 所定の配線設計データに基づいて配線処
理手順を組み立てて配線プログラムを生成するための配
線プログラム生成装置であって、 前記所定の配線設計データに基づき配線手法に応じた配
線性を評価する配線性評価手段と、 該配線性評価手段による評価結果を表示する表示手段
と、 配線手法を選択する選択手段とがそなえられ、前記所定の配線設計データに基づいてフロアプランを行
なう段階で、 該表示手段に表示された前記評価結果を参
照しながら会話形式で該選択手段により配線手法を選択
し、前記フロアプランと並行して配線処理手順を組み立
て、前記配線プログラムを生成することを特徴とする、
配線プログラム生成装置。 - 【請求項8】 前記配線手法が、複数種類の配線基本関
数として予め用意されていることを特徴とする、請求項
7記載の配線プログラム生成装置。 - 【請求項9】 該選択手段による前記配線手法の選択時
に、配線制御言語により配線処理手順を指定する指定手
段がそなえられていることを特徴とする、請求項7また
は請求項8に記載の配線プログラム生成装置。 - 【請求項10】 該指定手段が、前記配線制御言語とし
て、配線対象情報,配線場所情報,配線条件情報,配線
順序情報を指定することにより配線処理手順を指定する
ことを特徴とする、請求項9記載の配線プログラム生成
装置。 - 【請求項11】 前記フロアプランを行なう段階で、所
定の設計データに基づいて複数の部品を初期配置するに
際し、該所定の設計データおよび該配置対象領域に応じ
て、配置制御情報により部品配置処理手順を指定する指
定手段と、 該指定手段により指定した該部品配置処理手順を組み合
わせて、該複数の部品を該配置対象領域に自動配置する
ための配置プログラムを生成する配置プログラム生成手
段とをさらにそなえたことを特徴とする、請求項7記載
の配線プログラム生成装置。 - 【請求項12】 該指定手段が、前記配置制御情報とし
て、配置対象部品グループ化情報,配置領域指定情報,
配置条件情報,グループ配置順序情報を指定することを
特徴とする、請求項11記載の配線プログラム生成装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29646994A JP3192057B2 (ja) | 1994-03-18 | 1994-11-30 | 配線プログラム生成方法及びその装置 |
EP95308393A EP0715267B1 (en) | 1994-11-30 | 1995-11-22 | Routing method and apparatus |
DE69527338T DE69527338T2 (de) | 1994-11-30 | 1995-11-22 | Leitungswegesuchverfahren und -vorrichtung |
US08/673,472 US5644500A (en) | 1994-03-18 | 1996-07-01 | Routing program generating method and apparatus therefor, placement program generating method and apparatus therefor, and automatic routing method and apparatus therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4910994 | 1994-03-18 | ||
JP6-49109 | 1994-03-18 | ||
JP29646994A JP3192057B2 (ja) | 1994-03-18 | 1994-11-30 | 配線プログラム生成方法及びその装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001107688A Division JP3538158B2 (ja) | 1994-03-18 | 2001-04-05 | 自動配線装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07306886A JPH07306886A (ja) | 1995-11-21 |
JP3192057B2 true JP3192057B2 (ja) | 2001-07-23 |
Family
ID=26389471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29646994A Expired - Fee Related JP3192057B2 (ja) | 1994-03-18 | 1994-11-30 | 配線プログラム生成方法及びその装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5644500A (ja) |
JP (1) | JP3192057B2 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3504394B2 (ja) * | 1995-09-08 | 2004-03-08 | 松下電器産業株式会社 | 部品配列のデータ作成方法 |
US5867810A (en) * | 1996-05-31 | 1999-02-02 | Fujitsu Limited | Wiring device and wiring method |
US5784600A (en) * | 1996-07-01 | 1998-07-21 | Sun Microsystems, Inc. | Method of generating exact-length wires for routing critical signals |
JP3102365B2 (ja) * | 1996-12-12 | 2000-10-23 | 日本電気株式会社 | 配置配線方法 |
JP3184796B2 (ja) | 1998-03-19 | 2001-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 配線設計装置およびその方法 |
US6161215A (en) * | 1998-08-31 | 2000-12-12 | Hewlett-Packard Company | Package routing of integrated circuit signals |
US6310398B1 (en) | 1998-12-03 | 2001-10-30 | Walter M. Katz | Routable high-density interfaces for integrated circuit devices |
US6643705B1 (en) * | 1999-03-29 | 2003-11-04 | Microsoft Corporation | Routing of electronic messages using a routing map and a stateful script engine |
US6305004B1 (en) * | 1999-08-31 | 2001-10-16 | International Business Machines Corporation | Method for improving wiring related yield and capacitance properties of integrated circuits by maze-routing |
US6256769B1 (en) | 1999-09-30 | 2001-07-03 | Unisys Corporation | Printed circuit board routing techniques |
US6510539B1 (en) | 1999-10-29 | 2003-01-21 | International Business Machines Corporation | System and method for physically modeling electronic modules wiring |
US6574780B2 (en) | 1999-10-29 | 2003-06-03 | International Business Machines Corporation | Method and system for electronically modeling and estimating characteristics of a multi-layer integrated circuit chip carrier |
JP2002108960A (ja) | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 配置・配線処理システム |
US6694502B2 (en) | 2001-11-02 | 2004-02-17 | Sun Microsystems, Inc. | Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium |
AU2003223783A1 (en) * | 2002-04-29 | 2003-11-17 | Silicon Pipe, Inc. | Direct-connect signaling system |
US7750446B2 (en) | 2002-04-29 | 2010-07-06 | Interconnect Portfolio Llc | IC package structures having separate circuit interconnection structures and assemblies constructed thereof |
US6891272B1 (en) | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
GB2393533A (en) * | 2002-09-27 | 2004-03-31 | Zuken Ltd | Routing of interconnected regions e.g. of electrical circuits |
US7014472B2 (en) * | 2003-01-13 | 2006-03-21 | Siliconpipe, Inc. | System for making high-speed connections to board-mounted modules |
US6986112B2 (en) * | 2003-07-28 | 2006-01-10 | Lsi Logic Corporation | Method of mapping logic failures in an integrated circuit die |
US7200829B2 (en) * | 2004-06-24 | 2007-04-03 | International Business Machines Corporation | I/O circuit power routing system and method |
JP4275032B2 (ja) * | 2004-08-18 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 回路基板の設計方法 |
JP4592494B2 (ja) * | 2005-05-25 | 2010-12-01 | 新光電気工業株式会社 | 自動配線決定装置 |
JP2007042990A (ja) * | 2005-08-05 | 2007-02-15 | Nec Electronics Corp | 半導体装置の設計方法、その設計プログラムおよびその設計装置 |
JP4562625B2 (ja) * | 2005-09-12 | 2010-10-13 | 新光電気工業株式会社 | 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム |
JP4637043B2 (ja) * | 2006-03-23 | 2011-02-23 | 新光電気工業株式会社 | 自動配線整形方法および自動配線整形装置 |
US7574686B1 (en) * | 2006-08-11 | 2009-08-11 | Cadence Design Systems, Inc. | Method and system for implementing deterministic multi-processing |
JP2009015366A (ja) * | 2007-06-29 | 2009-01-22 | Shinko Electric Ind Co Ltd | 自動配線設計方法 |
JP4910993B2 (ja) | 2007-11-12 | 2012-04-04 | 富士通株式会社 | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 |
US8789060B1 (en) | 2007-12-27 | 2014-07-22 | Cadence Design Systems, Inc. | Deterministic, parallel execution with overlapping regions |
EP2656496B1 (en) | 2010-12-22 | 2019-09-11 | GE Energy Power Conversion Technology Limited | Mechanical arrangement of a multilevel power converter circuit |
US8627261B1 (en) * | 2011-09-14 | 2014-01-07 | Altera Corporation | Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks |
US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US8935649B1 (en) | 2012-08-31 | 2015-01-13 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for routing an electronic design using spacetiles |
US9075932B1 (en) | 2012-08-31 | 2015-07-07 | Candence Design Systems, Inc. | Methods and systems for routing an electronic design using spacetiles |
US9183343B1 (en) * | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
US9692688B2 (en) * | 2015-05-18 | 2017-06-27 | Lattice Semiconductor Corporation | Delay specific routings for programmable logic devices |
US10831969B2 (en) | 2019-02-13 | 2020-11-10 | International Business Machines Corporation | Predicting routability of interconnects |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4593351A (en) * | 1981-06-12 | 1986-06-03 | International Business Machines Corporation | High speed machine for the physical design of very large scale integrated circuits |
US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
JPH0679319B2 (ja) * | 1985-04-10 | 1994-10-05 | 株式会社日立製作所 | 配置更新方法 |
US4754408A (en) * | 1985-11-21 | 1988-06-28 | International Business Machines Corporation | Progressive insertion placement of elements on an integrated circuit |
US4876656A (en) * | 1987-08-28 | 1989-10-24 | Motorola Inc. | Circuit location sensor for component placement apparatus |
US5050090A (en) * | 1989-03-30 | 1991-09-17 | R. J. Reynolds Tobacco Company | Object placement method and apparatus |
JP2863550B2 (ja) * | 1989-06-08 | 1999-03-03 | 株式会社日立製作所 | 配置最適化方法及び配置最適化装置と回路設計装置 |
JPH03257674A (ja) * | 1990-03-08 | 1991-11-18 | Fujitsu Ltd | プリント配線板設計システム |
JPH04286077A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | プリント配線板の部品自動配置設計方式 |
US5465218A (en) * | 1993-02-12 | 1995-11-07 | Kabushiki Kaisha Toshiba | Element placement method and apparatus |
US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
US5513119A (en) * | 1993-08-10 | 1996-04-30 | Mitsubishi Semiconductor America, Inc. | Hierarchical floorplanner for gate array design layout |
-
1994
- 1994-11-30 JP JP29646994A patent/JP3192057B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-01 US US08/673,472 patent/US5644500A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
植村博一、福原茂樹,"知識ベース型高密度プリント基板自動設計システム",National TECHNICAL REPORT,松下電器産業株式会社,平成5年4月,第39巻,第2号,p.84−89 |
Also Published As
Publication number | Publication date |
---|---|
JPH07306886A (ja) | 1995-11-21 |
US5644500A (en) | 1997-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3192057B2 (ja) | 配線プログラム生成方法及びその装置 | |
JP4679029B2 (ja) | 集積回路をパーティション化して、配置及び配線をするシステム | |
US5781446A (en) | System and method for multi-constraint domain electronic system design mapping | |
KR100413861B1 (ko) | 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 | |
US8479218B2 (en) | Automatically arranging objects in a graphical program block diagram | |
US5729467A (en) | Method of and system for routing | |
US8316342B1 (en) | Method and apparatus for concurrent design of modules across different design entry tools targeted to a single layout | |
JPH08123836A (ja) | 会話型回路設計装置 | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
US8521483B1 (en) | Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation | |
US20040250230A1 (en) | Wiring design method and system for electronic wiring boards | |
JPH07262241A (ja) | プリント板実装設計システム及び方法 | |
JP5418341B2 (ja) | 設計支援プログラム、設計支援装置および設計支援方法 | |
JP3538158B2 (ja) | 自動配線装置 | |
JP3776108B2 (ja) | 配線設計装置 | |
JP2989985B2 (ja) | 配線基板の部品配置検討装置 | |
JP3814616B2 (ja) | 配線設計装置 | |
EP0715267B1 (en) | Routing method and apparatus | |
Nishioka et al. | A minicomputerized automatic layout system for two-layer printed wiring boards | |
JP3087669B2 (ja) | 半導体集積回路の設計支援装置 | |
EP0654745A2 (en) | Graphical display system for routing and repartitioning circuits during layout | |
Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
Brady | A wire-wrap design aid, written in Prolog | |
Koller et al. | The siemens-avesta-system for computer-aided design of MOS-standard cell circuits | |
US20190340325A1 (en) | Wire routing algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |