JP4275032B2 - 回路基板の設計方法 - Google Patents
回路基板の設計方法 Download PDFInfo
- Publication number
- JP4275032B2 JP4275032B2 JP2004238337A JP2004238337A JP4275032B2 JP 4275032 B2 JP4275032 B2 JP 4275032B2 JP 2004238337 A JP2004238337 A JP 2004238337A JP 2004238337 A JP2004238337 A JP 2004238337A JP 4275032 B2 JP4275032 B2 JP 4275032B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit board
- ratsnest
- region
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
最近の電子機器の小型化、軽量化の要求を満足すべく、電子機器を構成する電子デバイス及び回路基板はより小形化、高密度化が図られている。
高密度化された回路基板の設計は、コンピュータ支援設計(CAD)により行われる。尚、
回路基板は配線基板とも称されるが、ここでは回路基板と呼ぶことにする。
例えば、図18に示されるように、ステップS100において、半導体デバイス(電子デバイス)を作図する。
次に、ステップS101において、電子デバイスの端子が接続されるパッド(ワイヤボンディングの場合にはボンディングパッド、フリップチップの場合にはフリップチップ接続用のパッド)、及び外部接続端子を作図する。
外部接続端子は、例えばはんだボールを取付けるボールランドからなり、配線は回路基板を貫通するビア及びビアの両端のビアランドを含む。
ステップS103において、電子デバイスの端子が接続されるパッドと外部接続用端子とを直線で結び、さらに複数の電子デバイスの端子が相互に接続されるようパッドとパッドとを直線で結ぶ。この直線群をラッツネストといい、配線の引回しの道標となる。
しかる後、ステップS104において、ラッツネストの密集度を確認する。
従って、そのままでは配線の引回しが困難となる可能性がある。従って、ラッツネストはできるだけ疎になっている方が好ましい。
そこで、ラッツネストの密集度が高い領域がある(NO)の場合には、ステップS102に戻り、ラッツネストが疎になるように、電子デバイスの位置そのものを移動させる(フロアプランの修正)。
ラッツネストの密集度があまり高くない(YES)の場合には、ステップS105へ進む。
このようにしてラッツネストを改善した後、かかるラッツネストを道標として配線の引回しを行う。
次いで、ステップS106において、配線の配置・引き回しの可否を確認し、NOの場合にはステップS102に戻ってさらにフロアプランのやり直しを行う。
YESであれば、ステップS107において回路基板の図面が完成する。
しかしながら、部品搭載スペースに余裕のない回路基板、例えば携帯端末のマザーボード、あるいは例えばSIP(System In Pacakge)を構成するに用いられるインターポーザといった比較的に小さな回路基板の設計においては、搭載する半導体デバイスを移動させるだけのスペースに制限があるため、その度毎にフロアプランのやり直しを行う従来方法では行き詰まってしまう場合がある。
このため、設計にかける工数が非常に多く、設計期間の増加、従って電子機器の開発に多くの時間を要することになる。
このように回路基板の開発時間が長期化することは、商品サイクルの短い電子機器の開発にとっては大きな障害となる。
本発明による回路基板の設計方法が適用される回路基板を含む半導体装置の一例を、図1に示す。
同図において、半導体装置10は、回路基板12と、接着剤14により回路基板12に搭載された半導体デバイス16と、半導体デバイス16を封止する樹脂18とからなる。
半導体デバイス16は集積回路が形成された半導体チップであり、集積回路とともに形成された端子20を有する。
前記半導体デバイス16の端子20は、ボンディングワイヤ24により回路基板12のパッド22に接続される。
図示のパッド22はワイヤボンディングのためのパッドであるが、半導体デバイスの電極形態がフリップチップであればこれに対応して、パッド22はフリップチップ接続に適したものとすることができる。
以後、外部接続用端子26をボールランドと呼ぶが、外部接続用端子はボールランドに限定されるものではない。
図1に示す半導体装置10は、一般にBGA(Ball Grid Array)型半導体装置と称されるものであり、はんだボール28を用いて電子機器のマザーボード(図示せず)などに搭載される。
回路基板12にあって、パッド22とボールランド26は、配線30により電気的に接続されている。
配線30は、回路基板12の半導体デバイス16が搭載された第一の主面(以後第1側と言う)に設けられる第1線部分32と、回路基板12のボールランド26が設けられた第二の主面(以後第2側と言う)に設けられる第2線部分34と、第1線部分32と第2線部分34を接続するビア36とを含む。
ビア36の第1側の端部にはビアランド38が設けられ、ビア36の第2側の端部にはビアランド40が設けられる。
一方、ビアランド38,40はビア36よりも大きな面積を有し、第1側のビアランド38と第2側のビアランド40とは通常同じ直径である。
ボールランド26の直径は、ビアランド38,40の直径よりも大きい。
回路基板12には、複数の配線30が高密度に形成される。
配線30は、以下に説明する手順で作図され、回路基板12に銅等の導体層を選択的に配設して形成される。
同図において、50はCAD制御部、51はインプット情報、52はアウトプット情報を示す。
インプット情報51としては、部品情報(半導体デバイスの外形寸法、ピン数など)53、ネットリスト(結線情報)54、設計ルール(初期値)55がある。
かかるインプット情報51について、ユーザーである回路基板設計者はCAD制御部50に対して、マウスあるいはキーボードなどの入力装置を用いて入力する。
次に、部品配置56とネットリスト54から、ラッツネスト(Ratsnest)を表示させる(ラッツネスト表示57)。
電子デバイスの配置情報及びラッツネストは、アウトプット情報52としてモニター63の画面に表示される。また、種々の情報は必要に応じてモニター63の画面に表示される。
なお、これらの情報はCAD制御部50の中の部品ライブラリ62に蓄積され、別品種の設計に役立てられる。
ここで、表示されているラッツネストが最も密集している領域を抽出する(密集領域抽出58)。
ユーザーが入力した設計ルール(初期値)55は、一旦CAD制御部50内の設計定義ファイル領域60に取り込まれる。
その設計ルール(初期値)55を配線の設計ルールの初期値とし、配線引回し制御59にて配線引回しを行う。
この初期値により配線の引回しが実行できれば、そのままラッツネストの最密集部の配線データと、その時の設計ルールをデータファイルとして出力し、同時にモニター63に表示させる。
なお、データベースの全設計ルールの組合せでも、配線引回しが不可能な場合(NG時)は、配線引回しが不可であることを示すメッセージと、途中までの配線データがデータ66として出力される。この場合には、フロアプラン工程まで戻り、再びフロアプランを検討する。
この設計方法は、マザーボードあるいはインターポーザなど、多くの回路基板にわたって適用することができるが、ここでは図1及び図2に示されるインターポーザを例にとって説明する。
なお、マザーボードあるいはインターポーザなどの回路基板は、ポリイミドあるいはガラスエポキシといった絶縁基板(誘電体基板)の表面及び/あるいは内部に、導電性の配線が選択的に配設されたものであり、配線材料としては一般的に銅(Cu)を主体とした材料が適用される。
この場合、回路基板12に、1つの半導体デバイス16が搭載される場合もあれば、複数の半導体デバイス16が共通の回路基板12に搭載される場合もある。
あるいは半導体デバイス16及びその他の部品が、一つの回路基板12に搭載される場合もある。
次いで、ステップS13において、半導体デバイス16を、指定された領域(回路基板12の外形に相当する領域)内にフロアプラン(仮置き)する。これは部品配置56(図3)に相当する。
次いで、ステップS14において、ラッツネストを表示させる。(ラッツネスト表示57(図3)に相当。)
ここで、ラッツネスト44は、一部のみ示されている。
前記ステップS12(図4)において作図されたボールランド26を、図5(C)に示す。
ラッツネスト44は、対応する即ち電気的接続が必要とされるパッド22とボールランド26について、パッド22を始点とし、ボールランド26を終点とする線42を結ぶことにより形成される。
ラッツネスト44は、全ての線42を含む線群を称する。
従って、配線30は基本的にはラッツネスト44の線42に沿って引回し(作図)することができる。しかしながら、ラッツネスト44の線42は直線であり、線幅も小さく、一方実際の配線30は必ずしも直線とはならず、線幅を考慮しなければならない。従って、実際の配線30の引回しには困難を伴うこともある。
これが密集領域抽出58(図3)に相当する。
ラッツネスト44の線42が密集している領域は配線30も密集することになり、ラッツネスト44の線42の密集度が最も高い領域では、配線30の引回しも難しい。
図7に示す手法においては、回路基板12(回路基板12に相当するコンピュータの表示の部分)を複数の領域に分割し、ラッツネスト44の線42の密集度が最も高い領域を抽出する。
即ち、同図の如く、配線基板12を16の領域12A,12B,12C〜12Pに分割し、それぞれの領域におけるラッツネストの密集度を比較する。
図示する例にあっては、領域12Aにおいてラッツネスト44の線42の密集度が最も高いと判断することができる。
なお、図7において、ラッツネスト44の線42は、説明を解り易くするために簡略化して示されている。
なお、領域の分割数を増加すると、各領域の面積が小となり、ラッツネストの密集度の差が見え難くなるので、領域の分割は4〜16程度(携帯機器用の回路基板の場合)にするのが好ましい。
尚、図7に示す実施例にあっては、分割される領域の外形を均等に正方形としているが、正方形以外の形状とすることも可であり、また均等に分割することも要せず、必要に応じて選択することができる。
かかる方法により、ラッツネスト44の線42が最も密集する領域を特定する。
ステップS16(図4)において、ラッツネスト44の線42の密集度が最も高い領域において配線30の経路及び寸法に関する設計ルールを設定し、ラッツネスト44の線42の密集度が最も高い領域において配線30を引き回す。
次に、ステップS17(図4)において、ラッツネスト44の線42の密集度が最も高い領域において、配線30の引回しが可能か否かを確認する。
a)ビアランド38,40の位置、
b)配線の線幅と配線間距離(スペース)、
c)ビアランド38,40の直径、
d)ボールランド26の直径
を対象として設定する。
これらのファクターについては、この順番a乃至dの優先度をもって設定する。そしてかかる設計ルールに基づいて、ラッツネスト密集領域の配線引回しを行う。
次いで、ステップS17において、ラッツネスト44の線42の密集度が最も高い領域において配線30の引回しが可能か否かを確認する。
もし設定した設計ルール(初期値)55で配線の引回しができない場合には、ステップS16に戻り、ラッツネスト44の線42の密集度が最も高い領域において設計ルールの設定及び配線の引回しを繰り返す。この場合、配線引回し制御59(図3)では、データベース61から設計ルール(初期値)55の代替値を検索し、設計ルールを更新する。そして、配線の引回しを行い、ステップS17の結果を調べる。
このようにして、ラッツネスト44の線42の密集度が最も高い領域において、配線30の引回しが可能になる設計ルールを求める。
この場合、ステップS16で設定した設計ルールに従って配線30の引回しを行う。ラッツネスト44の線42の密集度が最も高い領域は、配線30の引回しが最も難しい領域であるから、そこで設定した設計ルールを用いれば、その他の領域では確実に且つ容易に配線の引回しを実施することができる。
配線図面の設計が完了したならば、かかる配線図面に基づいて、回路基板12上に配線30を形成する。
従来方法にあっては、このような工程が無く、例えば、ステップS18(図4)の全ての配線の引回しまで進み、配線の引回しの最終段階で配線の引回しが可能であるか否かを判断し、不可能であれば、ステップS13(図4)に戻って設計をやり直していた。
回路基板12の設計においては、ステップS18(図4)の配線の引回しが最も時間を要する工程であり、ほとんど全ての配線の引回しを行った後で前の工程に戻ると設計工数が大きく増加する。
本発明にあっては、ステップS16,S17でフィードバックを行う。
このフィードバックは、ステップS18の配線の引回しを行う前に実施され、しかもステップS17から直前のステップS16に戻るだけであるため、従来の方法に比べ設計工数を大幅に、約1/2程度まで短縮することができる。
ただし、これは絶対ではなく、順序が入れ替わることもある。
次に、ビアランドの直径は、ビアを形成するためにドリルやレーザーで穴あけする際の精度と関係する。またボールランドの直径は、これを小さくするとはんだボールとの接触面積が小さくなり、マザーボードに実装した際の強度が低下するため、できるだけ小さくしたくない。
一方、ボールレイアウトは、組立治具(試験ソケットや出荷トレイ)や接続先のマザーボードとの関係がある。
ただし、この時点でボールレイアウトが決定していない場合には、優先順位を一部変更し、(1)ボールレイアウト、(2)適切な径を考慮したビアランドの配置、(3)配線の線幅と配線間距離、(4)ビアランドの直径、(5)ボールランドの直径としてもよい。
図8に示す実施例にあっては、1つの回路基板12に3つの電子デバイス16A,16B,16Cが搭載される構成を対象とする。
かかる場合にも、前記図4に示す、ステップS11乃至S20に示される手順により回路基板12を設計することができる。
図8に示す構成にあっては、前記図4のステップS14にある状態を示し、回路基板12に搭載される3個の電子デバイス16A,16B,16Cがフロアプランされ、ラッツネスト44が形成されている。
かかるラッツネスト44は、パッド22とボールランド26を結ぶ線(図8には図示せず)とともに、3個の電子デバイス16A,16B,16Cのそれぞれに対応するパッド22と、他の半導体デバイスに対応するパッド22との間を相互に結ぶ線42により構成されている。
従って、例えば電子デバイス16Bのパッド22と電子デバイス16Cのパッド22相互間を結ぶ線により形成されたラッツネスト44が、基板12を12分割したうちの領域12Xにおいて密度が最も高い場合には、この領域12Xを対象として設計ルールの設定を行う。
ここでは、2層の導体層を含むインターポーザ(図1,2)を例にとって説明するが、本発明は3層以上の導体層を含む回路基板にも適用することができる。
回路基板の設計は、導体層の層数を増やすことにより、導体層毎の設計ルールが緩和されるためより簡単になる。しかしながら、導体層の多層化は大幅な製造コストの上昇を招く。(2層から4層にすると約2倍のコストになる。)
携帯電話などの民生品用途では、低コストが必須であり、設計者はできるだけ回路基板の導体層の層数を少なくし、且つ所定の電子デバイスを搭載可能に設計する必要がある。
同図において、前記図5に示す構成に対応する部位には、同図5と同じ符号を付している。
ここでは、最初にビアランド38,40の配置を次のようにして設定する。
まず回路基板12の、配線可能な面積が小さい側、即ちボールランドが配設される側に於ける配線の部分を少なくするように、ビアランド38,40を、ラッツネスト44の線42の端部付近に配置する。
即ち、図11(C)を参照すると、第2側にはボールランド26を配置する必要があるため、配線引回しを行うスペースに余裕がない(配線自由度が低い)。
従って、ビアランド38,40をラッツネスト44の線42の端部付近、すなわちボールランド26の近くに配置し、回路基板12の第2側の第2線部分34を短くするのが好ましい。
同図において、ビアランド38,40はボールランド26の近くにあり、回路基板12の第1側には第1線部分32とビアランド38が配設されている。
回路基板12の第2側にあっては、ビアランド40とボールランド26が直接に、又は短い第2線部分34を介して接続されている。
ビアランド40とボールランド26が直接に接していなくても、第2線部分34を短くし、ボールランド26の近くに配置できるので、第2線部分34の引回しを容易に行うことができる。
同図に示すように、ビアランド38,40をパッド22近傍に配置した場合、回路基板12の第1側には第1線部分32とビアランド38があり、一方回路基板12の第2側には第2線部分34がある。
このような場合には、複数の第2線部分34を、隣接するボールランド26の列の間に設定する必要がある。
例えば、ボールランド26間のピッチが0.8mm、ボールランド26の直径が0.55mmとすると、2個のボールランド26相互の間隔は0.25mmになる。
ここで配線の線幅が50μm、配線間距離が50μmであるとすると、配設可能な配線数は2本に制限される。
所望の配線の設置箇所として、配線自由度が高い回路基板12の第1側を用いることにより設計ルールに余裕が生じる。
前記図10(A)に示す実施例において、ビアランド38,40の直径を0.35mmとすると、隣接するビアランド38の列の間の間隔は0.45mmである。
配線の線幅が50μm、配線間距離が50μmの設計ルールにおいても、4本の配線を通すことができる(0.45mm÷(配線4本+スペース5本)=0.05mm)。
すなわち、同じ設計ルールでも、前記図11(C)に示す構成に比較して、2倍の数の配線を配設することができる。これは、ビアランド38,40の直径がボールランド26の直径よりも小さく、配線引回しを行うスペースが大きいことに基づく。
尚、図10(A)に示す実施例にあっては、隣接するビアランド38の列の間の間隔0.45mmに配線を最多であっても3本配設すればよいので、配線の幅を0.064mmとすることもできる(0.45mm÷(配線3本+スペース4本)=0.064mm)。
図13は、当該図12のラッツネストを基に形成した配線の例を示し、同図(A)は上面、(C)は透視した状態の下面、(B)は(A)あるいは(C)における線X−Xに沿う断面を示す。
図12に示すパッド,ビアランドの配置構成にあっては、回路基板12の一方の端縁12E側に位置するパッド22Bとビアランド38とを結ぶラッツネスト44が密になっている。
この様なパッド,ビアランドの配置構成にあっては、パッド22Bとビアランド38とを接続する配線32は、図13(A)に示されるように、パッド22Bと当該回路基板12の端縁12Eとの間に距離Lをもって形成される領域に配設される。
パッド22Bと回路基板12の端縁12Eとの間の距離Lが1.1mmであるとすると、ここに10本の配線を引き回す場合、配線10本と配線間距離が11本必要となり、1.1mm÷(10本+11本)≒0.052mmとなる。すなわち、配線32の線幅が50μm、配線間距離が50μmであれば、配線を引き回すことができる。
なお、計算を容易にするために、配線の線幅と配線間距離の数値を同じにしている(50μm/50μm)。
配線の線幅と配線間距離の数値が異なる場合は、それを最初から考慮すればよい(例、配線の線幅=40μm、配線間距離=50μm)。
また、ここでは、最下方の配線と回路基板12の端縁12Eとの間の距離と、配線間距離とは同じとしているが、これも異なるものとすることができる。
図14に示す実施例においては、3本の配線が回路基板12の第1側で引き回され、そのビアランド38,40はボールランド26の近傍に配設される。
残りの1本の配線は、ビアランド38,40がボールランド26とは異なる位置に配置され、回路基板12の第2側において引き回された第2線部分34により相互に接続されている。
例えば、2本の配線を電源の配線のように太くしなければならない場合、2本の配線の線幅を150μmとし、残りの配線の線幅を50μm、配線間距離を50μm、隣接するビアランド38の列の間の間隔が0.45mmとする。
この場合、全ての配線を回路基板12の第1側で引き回そうとすると、4本のうちの1本の配線はビアランド38へ向かって直線状に延びているので、残りの3本の配線を隣接するビアランド38の列の間に配設して引き回す必要がある。
すると、(150μm×2本)+(50μm×1本)+(50μm×4本)=0.55mmとなり、3本の配線を0.45mmの間隔内で通すことができない。
従って、残る1本の配線は回路基板の第2側で引き回すことになる。
ボールランド26の直径が0.55mm、隣接するボールランド26の列の間の間隔が0.25mm、ビアランド40の直径が0.35mmであると、ビアランド40の列とボールランド26の列の間に1本の配線を通すのが難しい。そこで、ビアランドの直径を0.35mmから0.30mmへ変更することで、ビアランド40の列とボールランド26の列の間に配線幅50μmの配線を1本通すことが可能となる。逆にビアランド40の直径をそのままにして、ボールランドの直径を0.55mmから0.50mmへ変更してもよい。
配線を回路基板の第1側で引き回すことができなかった場合、一部の配線を回路基板の第2側で引き回せばよいが、それでも対応できない場合が考えられる。
前記図14に示した例では、ビアランド38,40の直径を0.35mmから0.30mmへ変更することで対応したが、それでも、ビアランド40の列とボールランド26の列の間に1本の配線を通すのが難しいことがある。
図15に示す構成にあっては、4列のボールランド26から3列のボールランド26へ、ボールランド26のレイアウトを変更している。当然であるが、ボールランド26のレイアウトの変更に伴い、ネットリストも変更となる。
従って、かかる設計ルール決定基準はできるだけ使わないことが望ましい。
本実施例では、特定の配線を優先して引回し、その後ラッツネストの線の密集度が最も高い領域を抽出し、残りの配線を引き回す。
図17に示す実施例にあっては、特定の配線として4本のクリティカルネットの配線32Cがあり、これらの配線32Cは、例えば電源配線など、小さなインダクタンス値が要求される配線である。
しかる後、ステップS21乃至ステップS24(図16)においてクリティカルネットの配線32Cの引回しを行う。
次いで、ステップS16乃至ステップS19(図16)において、ラッツネストの線の密集度が最も高い領域を抽出し、設計ルールを設定しながら、残りの配線の引回しを行う。
このように、回路基板上にあって、電気的特性などの観点から、配線に制約条件のあるネット(クリティカルネット)が存在する場合には、かかるクリティカルネットについて優先的に設計ルールを決め、次いでラッツネストを適用して配線引回しを完了させ、その後で全ての配線の引回しを行う。
配線の線幅や配線間の距離、ビアランドの位置や直径、ボールランドや直径などの設計ルールをラッツネストの密集度から設定し、配線引回しを行う。
実配線の引回しの前に、ほとんどの配線を引き回すことができる設計ルールを設定することができるので、設計工程の戻りを大きく抑制することができ、従来の製造方法に比して設計工数を大幅に短縮することができる。
12 回路基板
14 接着剤
16 半導体デバイス
18 樹脂
20 端子
22 パッド
24 ボンディングワイヤ
26 外部接続用端子
28 はんだボール
30 配線
32 第1線部分
34 第2線部分
36 ビア
38 ビアランド
40 ビアランド
42 線
44 ラッツネスト
Claims (7)
- 回路基板に対する、電子デバイスの搭載位置、該電子デバイスの端子が接続されるパッドの位置、及び外部接続用端子の位置を設定するステップと、
該パッドと外部接続用端子とを線で結んでラッツネストを形成するステップと、
該ラッツネストの線の密集度が最も高い領域を抽出するステップと、
該ラッツネストの線の密集度が最も高い領域において配線の経路及び寸法に関する初期の設計ルールを設定するステップと、
該ラッツネストの線の密集度が最も高い領域において配線の引回しを行うステップと、
該ラッツネストの線の密集度が最も高い領域において該配線の引回しが可能かどうかを確認するステップと、
該配線の引回しが不可能な場合、設計ルールを更新及び該更新した設計ルールにしたがった配線の引回しを繰り返し行うステップと、
該配線の引回しが可能な場合、設定した設計ルールで残りの領域の配線の引回しを行うステップと、の各ステップを実行するコンピュータ・ソフトウェアによる回路基板の設計方法。 - ラッツネストの線の密集度が最も高い領域を抽出するステップは、回路基板を複数の領域に分割し、該複数の領域の中から該当の領域を抽出するサブステップを含むことを特徴とする請求項1に記載の回路基板の設計方法。
- 電子デバイス及びパッドは回路基板の第1の表面に形成され、外部接続用端子は回路基板の第2の表面に形成され、配線は回路基板の第1の表面からビアを通って第2の表面に引き回されることを特徴とする請求項1に記載の回路基板の設計方法。
- 該設計ルールの設定するステップは、配線の線幅と、配線間距離と、ビアランド位置と、ビアランド寸法と、外部接続用端子寸法、及び外部接続用端子位置の少なくとも1つを設定するサブステップを含むことを特徴とする請求項1に記載の回路基板の設計方法。
- 該設計ルールの設定するステップは、定められた優先順位に従って、配線の線幅と、配線間距離と、ビアランド位置と、ビアランド寸法と、外部接続用端子寸法、及び外部接続用端子位置のうちの少なくとも2つを設定するサブステップを含むことを特徴とする請求項1に記載の回路基板の設計方法。
- 特定の配線を引回し、その後に、残りの領域の配線の引回しを行うステップは、該残りの領域の中でラッツネストの線の密集度が最も高い領域を抽出し、該領域の配線の引回を行うサプステップを含むことを特徴とする請求項1に記載の回路基板の設計方法。
- 回路基板に対する、複数の電子デバイスの搭載位置、該電子デバイスの端子が接続されるパッドの位置、及び外部接続用端子の位置を設定するステップと、
該パッドと外部接続用端子とを線で結んで並びに複数の電子デバイスの端子が接続されるパッドとパッドとを線で結んでラッツネストを形成するステップと、
該ラッツネストの線の密集度が最も高い領域を抽出するステップと、
該ラッツネストの線の密集度が最も高い領域において配線の経路及び寸法に関する初期の設計ルールを設定するステップと、
該ラッツネストの線の密集度が最も高い領域において配線を引回し、
該ラッツネストの線の密集度が最も高い領域において該配線の引回しが可能かどうかを確認するステップと、
該配線の引回しが不可能な場合、設計ルールの更新及び該更新した設計ルールにしたがた配線の引回しを繰り返し行うスタッフと、
該配線の引回しが可能な場合、設定した設計ルールで残りの領域の配線の引回しを行うステップと、の各ステップを実行するコンピュータ・ソフトウェアによる回路基板の設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004238337A JP4275032B2 (ja) | 2004-08-18 | 2004-08-18 | 回路基板の設計方法 |
US11/019,156 US7251801B2 (en) | 2004-08-18 | 2004-12-23 | Method of designing circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004238337A JP4275032B2 (ja) | 2004-08-18 | 2004-08-18 | 回路基板の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059013A JP2006059013A (ja) | 2006-03-02 |
JP4275032B2 true JP4275032B2 (ja) | 2009-06-10 |
Family
ID=35910191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004238337A Expired - Fee Related JP4275032B2 (ja) | 2004-08-18 | 2004-08-18 | 回路基板の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7251801B2 (ja) |
JP (1) | JP4275032B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7962232B2 (en) * | 2006-10-01 | 2011-06-14 | Dell Products L.P. | Methods and media for processing a circuit board |
US8074938B2 (en) * | 2006-12-01 | 2011-12-13 | The Invention Science Fund I, Llc | Active control of a body by altering surface drag |
US9002484B2 (en) * | 2006-12-01 | 2015-04-07 | The Invention Science Fund I Llc | System and method for deforming surfaces |
US8783337B2 (en) * | 2006-12-01 | 2014-07-22 | The Invention Science Fund I Llc | System for changing the convective heat transfer coefficient for a surface |
US8074939B2 (en) * | 2006-12-01 | 2011-12-13 | The Invention Science Fund I, Llc | Active control of surface drag |
JP4860661B2 (ja) * | 2008-05-23 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体パッケージの設計方法及び半導体パッケージレイアウト設計装置 |
US8930868B2 (en) * | 2009-07-08 | 2015-01-06 | Mentor Graphics Corporation | Trace routing according to freeform sketches |
JP2011192705A (ja) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | パッケージ基板の設計装置およびパッケージ基板の設計方法 |
JP5556265B2 (ja) * | 2010-03-16 | 2014-07-23 | 富士通株式会社 | 実装設計支援装置、実装設計支援方法及びプログラム |
JP5884424B2 (ja) * | 2011-11-15 | 2016-03-15 | 富士通株式会社 | 配線設計支援装置,配線設計支援プログラムおよび配線設計支援方法 |
JP6321512B2 (ja) * | 2014-09-29 | 2018-05-09 | 株式会社Screenホールディングス | 配線データの生成装置、生成方法、および描画システム |
WO2020097114A1 (en) | 2018-11-06 | 2020-05-14 | Deep Science, Llc | Systems and methods for active control of surface drag using wall coupling |
US11744157B2 (en) | 2018-11-30 | 2023-08-29 | Deep Science, Llc | Systems and methods of active control of surface drag using selective wave generation |
US11905983B2 (en) | 2020-01-23 | 2024-02-20 | Deep Science, Llc | Systems and methods for active control of surface drag using electrodes |
WO2021150755A1 (en) * | 2020-01-23 | 2021-07-29 | Deep Science, Llc | Systems and methods for active control of surface drag using intermittent or variable actuation |
EP4294720A1 (en) | 2021-02-17 | 2023-12-27 | Enterprise Science Fund, Llc | In-plane transverse momentum injection to disrupt large-scale eddies in a turbulent boundary layer |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4613941A (en) * | 1985-07-02 | 1986-09-23 | The United States Of America As Represented By The Secretary Of The Army | Routing method in computer aided customization of a two level automated universal array |
JPH0756878B2 (ja) | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
JP3192057B2 (ja) * | 1994-03-18 | 2001-07-23 | 富士通株式会社 | 配線プログラム生成方法及びその装置 |
US5875117A (en) * | 1994-04-19 | 1999-02-23 | Lsi Logic Corporation | Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system |
JPH08227428A (ja) * | 1995-02-20 | 1996-09-03 | Matsushita Electric Ind Co Ltd | プリント基板cad装置 |
JP2790090B2 (ja) | 1995-09-27 | 1998-08-27 | 日本電気株式会社 | 半導体集積回路の自動レイアウト方法 |
US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
JP3087669B2 (ja) | 1996-12-11 | 2000-09-11 | 松下電器産業株式会社 | 半導体集積回路の設計支援装置 |
JPH11110434A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | プリント板パターン設計装置 |
JP3184796B2 (ja) * | 1998-03-19 | 2001-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 配線設計装置およびその方法 |
US6295634B1 (en) * | 1999-04-02 | 2001-09-25 | International Business Machines Corporation | Wiring design apparatus, wiring determination apparatus and methods thereof |
JP3196894B2 (ja) * | 1999-07-08 | 2001-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プリント配線基板設計装置及び設計方法 |
GB9929084D0 (en) * | 1999-12-08 | 2000-02-02 | Regan Timothy J | Modification of integrated circuits |
JP4156274B2 (ja) | 2002-05-29 | 2008-09-24 | 富士通株式会社 | 対話型フロアプランナ装置 |
-
2004
- 2004-08-18 JP JP2004238337A patent/JP4275032B2/ja not_active Expired - Fee Related
- 2004-12-23 US US11/019,156 patent/US7251801B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7251801B2 (en) | 2007-07-31 |
US20060040532A1 (en) | 2006-02-23 |
JP2006059013A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275032B2 (ja) | 回路基板の設計方法 | |
US7831949B2 (en) | Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit | |
US20060151810A1 (en) | Semiconductor device and computer program product for designing the same | |
US6952814B2 (en) | Method and apparatus for establishment of a die connection bump layout | |
KR20030022006A (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
US9747406B2 (en) | Spine routing with multiple main spines | |
US10719653B2 (en) | Spine routing and pin grouping with multiple main spines | |
KR20020026808A (ko) | 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법 | |
JP4758871B2 (ja) | 半導体装置の配線方法 | |
US20060027919A1 (en) | Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits | |
CN113747658A (zh) | 使用两个布线层的集成电路的印刷电路板连接 | |
WO2018180010A1 (ja) | 半導体集積回路装置 | |
JP2011146706A (ja) | 半導体チップの実装基板及びそれを有する半導体パッケージ | |
JP4591693B2 (ja) | 解析方法、解析装置およびプログラム | |
US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
JP4907257B2 (ja) | 回路基板の配線方法及び配線支援装置 | |
TWI670614B (zh) | 使用多個主脊柱的佈線方法及佈線器 | |
JP4256605B2 (ja) | モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法 | |
Tomioka et al. | Routability driven modification method of monotonic via assignment for 2-layer ball grid array packages | |
WO2003049183A2 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
US20080185181A1 (en) | Alternating via fanout patterns | |
JP2005326976A (ja) | 電子回路基板用cadシステム、コンピュータプログラム、及び電子回路基板の製造方法 | |
JPH06216249A (ja) | Icチップ自動レイアウト設計システム | |
EP1364403A2 (en) | High-density flip-chip interconnect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |