JP6321512B2 - 配線データの生成装置、生成方法、および描画システム - Google Patents

Description

本発明は、チップファースト型のシステムインパッケージもしくはウェハレベルパッケージの製造プロセスにおける配線パターンの生成技術、および配線パターンの露光技術に関する。

チップファースト型のＳＩＰ（System in Package）もしくはＷＬＰ（Wafer Level Package）の製造プロセスにおいては、再配線層を用いてＩＣ（Integrated Circuit）間もしくはＩＣのパッドとバンプ間の配線が行われる。このとき支持体となる基板上に接合されたＩＣの配置誤差への対応が問題となる。

露光処理にステッパを用いる技術（特許文献１、２参照）においては、マスクを介した露光範囲内で露光の位置や角度を微調整することによって、この問題の回避が図られている。しかし、接続されるＩＣ間の距離が、マスクにより露光可能な配線パターンの長さ以上に離れている場合には再配線層での接続不良が生ずるなど、ＩＣの配置誤差が大きい場合には、歩留まりが低下する。また、基板上の複数のＩＣに関する回路領域が一度に露光される場合において、各ＩＣの配置誤差にばらつきがある場合には、接続不良の抑制が困難となる。

これに対して、マスクを使用せずに露光用のビームを走査して露光処理を行う技術が知られており、この技術によれば、マスクを使用する手法に比べてＩＣの配置誤差への対応が容易となる。すなわち、配置誤差がある場合には、配置誤差に応じて配線パターンを最初から設計し直すことにより、補正された配線パターンを示す配線データが、ＧＤＳフォーマットなどのマスクＣＡＤ用のフォーマットで生成される。そして、生成された配線データに描画装置用のＲＩＰ（Raster Image Processing）が施されてラスタデータ形式の描画データが生成されることによって描画装置による再配線が可能となる。しかしながら、このような設計のやり直しによる配線データの生成には多大な時間を要する。またＲＩＰ処理にも多大な時間を要する。そこで、マスクを使用しないビーム走査による露光技術において、配置誤差に対応した配線データの生成に要する時間を短縮する技術が提案されている。

例えば、特許文献３の描画装置は、基板上の各回路領域に附された位置合わせマークの位置変位を、各回路領域の電極の位置変位として検出する。そして、該装置は、設計通りに配置されて位置変位が無い場合に各回路領域間を接続する配線パターンのうち回路領域内の部分を、位置変位に応じて平行にずらすパターンシフトをして補正しつつビーム走査により補正された配線パターンに基づいた描画を行う。しかし、各回路領域に位置変位だけでなく角度変動もある場合には、位置合わせマークの変位と、配線パターンの端点となる電極の変位とが異なるために特許文献３の装置は再配線層での接続不良を生ずる。

そこで、特許文献４の描画装置は、複数の電極が設けられた各ＩＣが配置された基板を撮影した画像と、各ＩＣの配置誤差が無い当該基板についての既存の配線パターンとの比較により、各ＩＣ間を接続する各配線の両端点となる電極の各対の組み合わせと、各電極の位置とを特定する。そして、該装置は、特定した電極の対を最短距離で結ぶ直線のベクトルデータを、電極の対のそれぞれに対して求めて、求めた各ベクトルデータをＩＣの配置誤差に対応した配線パターンとして設定し、描画を行う。これにより、ＩＣの配置誤差に位置の変位だけでなく角度の変動が含まれる場合の再配線層での接続不良の抑制が図られている。しかし、当該描画装置では、ＩＣの電極と、接続先のＩＣの電極とがＩＣの配置誤差に応じて直線状の配線で、直接、接続される。このため、各ＩＣの電極の配置が、ＢＧＡ（Ball-Grid Array）などのように複雑である場合には、ＢＧＡなどからのファンアウト配線部分において補正後の配線パターン同士が交差する設計となるために、配線パターンが生成されない配線漏れ（「未配線」）が生ずるといった問題がある。

これに対して、特許文献５には、基板上に配置され半導体チップを包囲し、かつ、半導体チップよりも広い包囲領域を用いて半導体チップの各電極から基板上を配設される配線パターンを生成する装置が開示されている。包囲領域内の配線パターンは、ファンアウト配線を含んでいる。このため、包囲領域内の配線パターンにおいては、配線同士が交差する設計に起因する配線漏れが発生しやすい。そこで、当該装置は、半導体チップのファンアウト配線が含む各配線を、互いに交差しないように包囲領域の周縁まで引き出して包囲領域内の配線パターンを生成することによって、包囲領域内の配線パターンにおける配線漏れの抑制を図っている。

特開２００３−１９７８５０号公報 特開２０１０−２１９４８９号公報 特開平１−２１５０２２号公報 特開２０１２−４２５８７号公報 特開２０１４−１１２６４号公報

しかしながら、特許文献５の装置では、半導体チップよりも広い包囲領域を用いて接続配線パターンを生成するために、配線対象領域のうち包囲領域以外の領域が狭くなる。このため、包囲領域以外の領域における配線パターンの生成において、配線同士が交差する設計に起因する配線漏れが発生しやすくなるといった問題がある。

本発明は、こうした問題を解決するためになされたもので、基板上に配置された半導体チップの各電極から前記基板上を延びる接続配線パターンを示す配線データの生成において、配線領域が狭く、半導体チップに位置および角度に関する配置誤差がある場合でも、配線漏れの発生を抑制しつつ配線データを生成可能な技術を提供することを目的とする。

上記の課題を解決するために、第１の態様に係る配線データの生成装置は、基板上に配置された半導体チップの各電極から前記基板上を延びる接続配線パターンを示す配線データの生成装置であって、所定の基準位置および所定の基準角度で前記半導体チップを前記基板上に配置したチップ状態によって基準チップを定義し、前記基準チップに対して付与される前記接続配線パターンによって基準配線パターンを定義したとき、予め設定された前記基準配線パターンを示す基準配線データを取得する基準配線データ取得部と、前記基板上に配置された前記基準チップを表現するように前記基準配線パターンに対して予め設定された基準チップ領域と、前記基準配線パターンのうち再配線の対象となる対象配線パターンを囲んで前記基準チップ領域と隣接するように前記基準配線パターンに対して予め設定された再配線領域との双方の領域を規定する領域情報を取得する領域情報取得部と、前記基準配線パターンのうち前記再配線領域に囲まれる前記対象配線パターンの各配線について、前記再配線領域と前記基準チップ領域との境界線上の一端と、他端とを前記領域情報に基づいてそれぞれ特定することにより、特定された各一端と各他端との電気的な接続関係を示すネットリストを生成するネットリスト生成部と、前記基準位置および前記基準角度に対する前記半導体チップの配置誤差を取得する誤差取得部と、を備え、前記基準配線パターンのうち前記基準チップ領域に含まれる部分によって基準ファンアウト配線を定義したとき、前記基準チップに対する前記基準ファンアウト配線の位置および角度と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および角度とが、前記配置誤差に拘わらず同じになるように、当該ファンアウト配線を示すファンアウト配線データを生成する第１配線データ生成部と、前記対象配線パターンを、前記半導体チップのファンアウト配線に接続するように前記配置誤差に応じて再配線することによって新たな配線パターンを示す配線データを生成する第２配線データ生成部と、をさらに備え、前記第２配線データ生成部は、前記基準チップに対する前記対象配線パターンの前記各一端の位置関係と、前記基板上の前記半導体チップに対する前記新たな配線パターンの各一端の位置関係との双方の位置関係が、前記配置誤差に拘わらず同じになるように前記新たな配線パターンの各一端の位置を決定し、決定した各位置と前記ネットリストとに基づいて前記新たな配線パターンを示す配線データを生成する。

第２の態様に係る配線データの生成装置は、第１の態様に係る配線データの生成装置であって、画像を表示可能な表示部と、前記基準配線パターンとその周囲部分とのそれぞれの画像を含む配線領域画像上で前記基準チップ領域と前記再配線領域とを設定可能とするＧＵＩを前記表示部に表示させる表示制御部と、を更に備え、前記領域情報取得部は、前記ＧＵＩを介して設定された前記基準チップ領域と前記再配線領域とに基づいて双方の領域を規定する領域情報を取得する。

第３の態様に係る配線データの生成装置は、第２の態様に係る配線データの生成装置であって、前記ＧＵＩは、前記配線領域画像上で前記基準チップ領域を矩形によって設定可能に構成されている。

第４の態様に係る配線データの生成装置は、第２または第３の態様に係る配線データの生成装置であって、前記ＧＵＩは、前記基準チップ領域と、前記基準チップ領域を包囲する前記再配線領域の外周縁とを前記配線領域画像上で設定することにより、前記配線領域画像の前記外周縁に内包された領域のうち前記基準チップ領域以外の領域を前記再配線領域として設定可能に構成されている。

第５の態様に係る配線データの生成装置は、第２から第４の何れか１つの態様に係る配線データの生成装置であって、前記ＧＵＩは、前記基準配線パターンのうち前記配置誤差に拘わらず一定である固定配線パターンを含む領域が、前記配線領域画像上でデフォルト設定されている。

第６の態様に係る描画システムは、第１から第５の何れか１つの態様に係る配線データの生成装置を備えた描画システムであって、露光用のマスクを使用せずに前記基板を露光する光学ヘッド部と、前記基板が載置され、前記光学ヘッド部に対して相対移動するステージと、前記基板上に配置された前記半導体チップを撮影する撮影部と、前記生成装置がそれぞれ生成した前記半導体チップのファンアウト配線を示すファンアウト配線データと前記新たな配線パターンを示す配線データとに基づいて当該描画システム用のラスタライズ処理を施された描画データを生成する描画データ生成部と、をさらに備え、前記生成装置の前記誤差取得部は、前記撮影部が撮影した前記半導体チップの画像に基づいて前記配置誤差を取得し、当該描画システムは、前記描画データ生成部が生成した前記描画データに基づいて前記光学ヘッド部により前記ステージ上に載置された前記基板を直接露光する。

第７の態様に係る配線データの生成方法は、基板上に配置された半導体チップの各電極から前記基板上を延びる接続配線パターンを示す配線データの生成方法であって、所定の基準位置および所定の基準角度で前記半導体チップを前記基板上に配置したチップ状態によって基準チップを定義し、前記基準チップに対して付与される前記接続配線パターンによって基準配線パターンを定義したとき、予め設定された前記基準配線パターンを示す基準配線データを取得する基準配線データ取得ステップと、前記基板上に配置された前記基準チップを表現する基準チップ領域と、前記基準チップ領域と隣接して前記基準配線パターンのうち再配線の対象となる対象配線パターンを囲む再配線領域とを前記基準配線パターンに対して設定する領域設定ステップと、設定された前記基準チップ領域と前記再配線領域とを規定する領域情報を取得する領域情報取得ステップと、前記基準配線パターンのうち前記再配線領域に囲まれる前記対象配線パターンの各配線について、前記再配線領域と前記基準チップ領域との境界線上の一端と、他端とを前記領域情報に基づいてそれぞれ特定することにより、特定された各一端と各他端との電気的な接続関係を示すネットリストを生成するネットリスト生成ステップと、前記基準位置および前記基準角度に対する前記半導体チップの配置誤差を取得する誤差取得ステップと、を備え、前記基準配線パターンのうち前記基準チップ領域に含まれる部分によって基準ファンアウト配線を定義したとき、前記基準チップに対する前記基準ファンアウト配線の位置および角度と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および角度とが、前記配置誤差に拘わらず同じになるように、当該ファンアウト配線を示すファンアウト配線データを生成する第１配線データ生成ステップと、前記対象配線パターンを、前記半導体チップのファンアウト配線に接続するように前記配置誤差に応じて再配線することによって新たな配線パターンを示す配線データを生成する第２配線データ生成ステップと、をさらに備え、前記第２配線データ生成ステップは、前記基準チップに対する前記対象配線パターンの前記各一端の位置関係と、前記基板上の前記半導体チップに対する前記新たな配線パターンの各一端の位置関係との双方の位置関係が、前記配置誤差に拘わらず同じになるように前記新たな配線パターンの各一端の位置を決定し、決定した各位置と前記ネットリストとに基づいて前記新たな配線パターンを示す配線データを生成するステップである。

第８の態様に係る配線データの生成方法は、第７の態様に係る配線データの生成方法であって、前記領域設定ステップは、前記基準配線パターンとその周囲部分とのそれぞれの画像を含む配線領域画像上で前記基準チップ領域と前記再配線領域とを設定可能とするＧＵＩを介した操作によって前記基準チップ領域と前記再配線領域とを設定するステップである。

本発明によれば、基準位置に基準角度で基準チップが配置された状態で基準チップ領域の基準ファンアウト配線が生成され、再配線領域の対象配線パターンについてネットリストが生成される。そして、半導体チップの配置誤差に応じて、基準ファンアウト配線から基板上の半導体チップについてのファンアウト配線が生成され、ネットリストに基づいて、半導体チップのファンアウト配線に接続するように対象配線パターンが配置誤差に応じて再配線されて新たな配線パターンが生成される。従って、配線領域が狭く、半導体チップに位置および角度に関する配置誤差がある場合でも、配線漏れの発生を抑制しつつ配線データを生成できる。

実施形態に描画システムの構成例を示す側面図である。 図１の描画システムの構成例を示す平面図である。 実施形態に係る描画システムの機能構成の一例を示すブロック図である。 基準チップの配置の一例を示す図である。 図４の半導体チップから配線された基準配線パターンの一例を示す図である。 図５の基準配線パターンを示す図である。 図６の基準配線パターンにおける基準チップ領域と再配線領域の設定例を示す図である。 基準チップ領域と再配線領域の他の設定例を示す図である。 図８の再配線領域を示す図である。 図７の再配線領域内の配線パターンのラッツネストを示す図である。 基板上に配置された半導体チップの一例を示す図である。 図１１の半導体チップに対して生成された接続配線パターンの一例を示す図である。 図１２の接続配線パターンが描画された状態を示す図である。 ２つの半導体チップ間で配線される接続配線パターンの一例を示す図である。 実施形態に係る配線データ生成装置の表示部に表示されるＧＵＩの一例を示す図である。 実施形態に係る配線データ生成装置の表示部に表示されるＧＵＩの一例を示す図である。 実施形態に係る配線データ生成装置の表示部に表示されるＧＵＩの一例を示す図である。 実施形態に係る描画システム１の動作の一例を示すフローチャートである。 実施形態に係る描画システム１の動作の一例を示すフローチャートである。

以下、本発明の実施形態を図面に基づいて説明する。図面では同様な構成および機能を有する部分に同じ符号が付され、下記説明では重複説明が省略される。また、各図面は模式的に示されたものである。また、下記説明では、半導体チップから張り出す配線について、それがチップ間の配線であっても説明の便宜上「ファンアウト」という用語を用いている。

＜Ａ−１．描画装置の構成＞
図１は、実施形態１に係る描画システムの一例として描画システム１の構成例を示す側面図であり、図２は、描画システム１の構成例を示す平面図である。

描画システム１は、描画装置１００と、描画装置１００の外部装置である配線システム１５０とを備えて構成されている。配線システム１５０は、描画装置１００の制御部７０と通信回線によって接続されており、制御部７０との間で各種データの授受が可能に構成されている。先ず、描画装置１００について以下に説明する。

描画装置１００は、感光材料が表面に付与された半導体基板やガラス基板等の基板の表面に光ビームを照射してパターンを描画する直接描画装置である。更に具体的には、マルチチップモジュールの製造工程において、露光対象基板として支持基板（以下、単に「基板」という。）Ｗの上面に形成されたレジストに、配線パターンを描画するための装置である。図１および図２に示したように、描画装置１００は、主として、基板Ｗを保持するステージ１０と、ステージ１０を移動させるステージ移動機構２０と、ステージ１０の位置に対応した位置パラメータを計測する位置パラメータ計測機構３０と、基板Ｗの上面にパルス光を照射する光学ヘッド部５０と、アライメントカメラ６０と、制御部７０とを備えている。

そして、この描画装置１００では、本体フレーム１０１に対してカバー１０２が取り付けられて形成される本体内部に装置各部が配置されて本体部が構成されるとともに、本体部の外側（本実施形態では、図１に示すように本体部の右手側）に基板収納カセット１１０が配置されている。この基板収納カセット１１０には、露光処理を受けるべき未処理の基板Ｗが収納されており、本体内部に配置される搬送ロボット１２０によって本体部にローディングされる。また、未処理の基板Ｗに対して露光処理（パターン描画処理）が施された後、当該基板Ｗが搬送ロボット１２０によって本体部からアンローディングされて基板収納カセット１１０に戻される。

この本体部では、図１および図２に示すように、カバー１０２に囲まれた本体内部の右手端部に搬送ロボット１２０が配置されている。また、この搬送ロボット１２０の左手側には基台１３０が配置されている。この基台１３０の一方端側領域（図１および図２の右手側領域）が、搬送ロボット１２０との間で基板Ｗの受け渡しを行う基板受渡領域となっているのに対し、他方端側領域（図１および図２の左手側領域）が基板Ｗへのパターン描画を行うパターン描画領域となっている。

この基台１３０上では、パターン描画領域にヘッド支持部１４０が設けられている。ヘッド支持部１４０は、基台１３０から上方に立設された２本の脚部材１４１と２本の脚部材１４２とを備えている。また、ヘッド支持部１４０は、２本の脚部材１４１の頂部の間と、２本の脚部材１４２の頂部の間とのそれぞれを橋渡しするように設けられた梁部材１４３および１４４をも備えている。そして、梁部材１４３のパターン描画領域側にアライメントカメラ（撮影部）６０が固定されている。アライメントカメラ６０は、ステージ１０に保持されてパターン描画領域に搬送された基板Ｗの撮影を行い、モニター画像４２（図３）を生成する。基板Ｗ上には複数の半導体チップが配置されており、モニター画像４２には、当該半導体チップの画像も含まれている。

図１１は、基板Ｗの表面上に配置された半導体チップ６４０を示す図である。基板Ｗの上面（主面、被描画面、被露光面とも称される）には、複数の半導体チップ６４０と、複数の電極ベース６７０とが配置されている。図１１では、基板Ｗの上面のうち半導体チップ６４０と、半導体チップ６４０を囲む４個の電極ベース６７０とが配置されている部分が表示されている。各電極ベース６７０は、半導体チップ６４０から間隔を隔てて、半導体チップ６４０の周囲に配置されている。

半導体チップ６４０の上面には、ＢＧＡ（Ball-Grid Array）の電極を構成する複数（図示の例では、１６個）の電極８３０が設けられている。半導体チップ６４０の上面は、正方形状に形成されている。電極ベース６７０の上面には、複数（図示の例では、４個）の電極８７０が設けられている。電極ベース６７０は、樹脂で形成されており、上面は、長方形状に形成されている。基板Ｗの上面には、半導体チップ６４０および電極ベース６７０が配置されている状態で、これらを覆うようにレジスト（感光材料）の層が予め形成されている。

４個の電極ベース６７０は、基板Ｗの上面の所定の各基準位置に、所定の各基準角度で配置されている。半導体チップ６４０は、半導体チップ６４０の上面の４個の電極ベース６７０に囲まれた部分にボンダーによって配置される。配置された半導体チップ６４０の位置および角度は、ボンダーの位置決め誤差などに起因して、所定の基準位置および基準角度に対して配置誤差を有している。このため、半導体チップ６４０の上面には、半導体チップ６４０の位置および角度の検出に用いられる２つのアライメントマーク６９が形成されている。また、基板Ｗの上面には、基板Ｗの位置および角度の検出に用いられる図示省略の複数のアライメントマークが形成されている。

図１３は、図１１に示される半導体チップ６４０の各電極８３０と電極ベース６７０の各電極８７０との間に、後述する図１２の接続配線パターン４２０が描画された状態を示す図である。

上述のように、半導体チップ６４０には配置誤差があるため、基板Ｗの配線の設計情報に従って生成された配線データに従って描画装置１００が露光処理を行う場合には、断線や配線漏れなどの不良配線が生ずる。そこで、描画装置１００の配線データ生成装置２は、ネットリストにより接続関係を規定された電極同士を、電気的な短絡や断線が生じないように半導体チップ６４０の実際の位置および角度に応じて電気的に接続する接続配線パターン４２０を求めて、接続配線パターン４２０を示す接続配線データ５２０を生成する。そして、描画装置１００は、接続配線データ５２０に従って露光処理を行い、基板Ｗの上面に形成されたレジストに、接続配線パターン４２０を描画する。

図１、図２に戻って、ステージ１０は、基台１３０上でステージ移動機構２０によりＸ方向、Ｙ方向ならびにθ方向に移動される。すなわち、ステージ移動機構２０は、ステージ１０を水平面内で２次元的に移動させて位置決めするとともに、θ軸（鉛直軸）回りに回転させて後述する光学ヘッド部５０に対する相対角度を調整して位置決めする。これにより、ステージ１０は、光学ヘッド部５０に対して相対移動する。

また、このように構成されたヘッド支持部１４０に対して光学ヘッド部５０が上下方向に移動自在に取り付けられている。このようにヘッド支持部１４０に対し、アライメントカメラ６０と光学ヘッド部５０とが取り付けられており、ＸＹ平面内での両者の位置関係は固定化されている。また、この光学ヘッド部５０は、基板Ｗへのパターン描画を行うもので、ヘッド移動機構（図示省略）により上下方向に移動される。そして、ヘッド移動機構が作動することで、光学ヘッド部５０が上下方向に移動し、光学ヘッド部５０とステージ１０に保持される基板Ｗとの距離を高精度に調整可能となっている。このように、光学ヘッド部５０が描画ヘッドとして機能している。

また、梁部材１４３および１４４の頂部の間を橋渡しするように光学ヘッド部５０の光学系などを収納したボックス１７２が設けられており、基台１３０のパターン描画領域を上方から覆っている。

ステージ１０は、円筒状の外形を有し、その上面に基板Ｗを水平姿勢に載置して保持するための保持部である。ステージ１０の上面には、複数の吸引孔（図示省略）が形成されている。このため、ステージ１０上に基板Ｗが載置されると、基板Ｗは、複数の吸引孔の吸引圧によりステージ１０の上面に吸着固定される。

ステージ移動機構２０は、描画装置１００の基台１３０に対してステージ１０を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向）に移動させるための機構である。ステージ移動機構２０は、ステージ１０を回転させる回転機構２１と、ステージ１０を回転可能に支持する支持プレート２２と、支持プレート２２を副走査方向に移動させる副走査機構２３と、副走査機構２３を介して支持プレート２２を支持するベースプレート２４と、ベースプレート２４を主走査方向に移動させる主走査機構２５と、を有している。

回転機構２１は、ステージ１０の内部に取り付けられた回転子により構成されたモータを有している。また、ステージ１０の中央部下面側と支持プレート２２との間には回転軸受機構が設けられている。このため、モータを動作させると、回転子がθ方向に移動し、回転軸受機構の回転軸を中心としてステージ１０が所定角度の範囲内で回転する。

副走査機構２３は、支持プレート２２の下面に取り付けられた移動子とベースプレート２４の上面に敷設された固定子とにより副走査方向の推進力を発生させるリニアモータ２３ａを有している。また、副走査機構２３は、ベースプレート２４に対して支持プレート２２を副走査方向に沿って案内する一対のガイドレール２３ｂを有している。このため、リニアモータ２３ａを動作させると、ベースプレート２４上のガイドレール２３ｂに沿って支持プレート２２およびステージ１０が副走査方向に移動する。

主走査機構２５は、ベースプレート２４の下面に取り付けられた移動子とヘッド支持部１４０の上面に敷設された固定子とにより主走査方向の推進力を発生させるリニアモータ２５ａを有している。また、主走査機構２５は、ヘッド支持部１４０に対してベースプレート２４を主走査方向に沿って案内する一対のガイドレール２５ｂを有している。このため、リニアモータ２５ａを動作させると、基台１３０上のガイドレール２５ｂに沿ってベースプレート２４、支持プレート２２、およびステージ１０が主走査方向に移動する。なお、このようなステージ移動機構２０としては、従来から多用されているＸ−Ｙ−θ軸移動機構を用いることができる。

位置パラメータ計測機構３０は、レーザ光の干渉を利用してステージ１０についての位置パラメータを計測するための機構である。位置パラメータ計測機構３０は、主として、レーザ光出射部３１、ビームスプリッタ３２、ビームベンダ３３、第１の干渉計３４、および第２の干渉計３５を有する。

レーザ光出射部３１は、計測用のレーザ光ＭＬを出射するための光源装置である。レーザ光出射部３１は、固定位置、すなわち本装置の基台１３０や光学ヘッド部５０に対して固定された位置に設置されている。レーザ光出射部３１から出射されたレーザ光ＭＬは、まず、ビームスプリッタ３２に入射し、ビームスプリッタ３２からビームベンダ３３へ向かう第１の分岐光ＭＬ１と、ビームスプリッタ３２から第２の干渉計３５へ向かう第２の分岐光ＭＬ２とに分岐される。

第１の分岐光ＭＬ１は、ビームベンダ３３により反射され、第１の干渉計３４に入射するとともに、第１の干渉計３４からステージ１０の−Ｙ側の端辺の第１の部位（ここでは、−Ｙ側の端辺の中央部）１０ａに照射される。そして、第１の部位１０ａにおいて反射した第１の分岐光ＭＬ１が、再び第１の干渉計３４へ入射する。第１の干渉計３４は、ステージ１０へ向かう第１の分岐光ＭＬ１とステージ１０から反射した第１の分岐光ＭＬ１との干渉に基づき、ステージ１０の第１の部位１０ａの位置に対応した位置パラメータを計測する。

一方、第２の分岐光ＭＬ２は、第２の干渉計３５に入射するとともに、第２の干渉計３５からステージ１０の−Ｙ側の端辺の第２の部位（第１の部位１０ａとは異なる部位）１０ｂに照射される。そして、第２の部位１０ｂにおいて反射した第２の分岐光ＭＬ２が、再び第２の干渉計３５へ入射する。第２の干渉計３５は、ステージ１０へ向かう第２の分岐光ＭＬ２とステージ１０から反射した第２の分岐光ＭＬ２との干渉に基づき、ステージ１０の第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータを、制御部７０へ送信する。制御部７０は、当該位置パラメータを用いて、ステージ１０の位置やステージ１０の移動速度の制御などを行う。

光学ヘッド部５０は、ステージ１０上に保持された基板Ｗの上面に向けて露光処理用のパルス光を照射する光照射部である。光学ヘッド部５０は、露光用のマスクを使用せずに基板Ｗを露光する。より詳細には、光学ヘッド部５０は、配線データ生成装置２が生成した描画データ５８０（図３）に基づいてステージ１０上に載置された基板Ｗを直接露光する。基台１３０上には、ステージ１０およびステージ移動機構２０を跨ぐようにして梁部材１４３が架設されており、梁部材１４３には、光学ヘッド部５０が取付けられている。光学ヘッド部５０は、基台１３０におけるＹ方向（主走査方向）の略中央部分に位置する。光学ヘッド部５０は、照明光学系５３を介して１つのレーザ発振器５４に接続されている。また、レーザ発振器５４には、レーザ発振器５４の駆動を行うレーザ駆動部５５が接続されている。レーザ駆動部５５、レーザ発振器５４、および照明光学系５３は、ボックス１７２の内部に設けられている。レーザ駆動部５５を動作させると、レーザ発振器５４からパルス光が出射され、当該パルス光が照明光学系５３を介して光学ヘッド部５０の内部に導入される。

光学ヘッド部５０の内部には、照射された光を空間変調する空間光変調器、空間光変調器を制御する描画制御部、光学ヘッド部５０の内部に導入されたパルス光を空間光変調器を介して基板Ｗの上面に照射する光学系など（それぞれ図示省略）が主に設けられている。空間光変調器としては、例えば、回折格子型の空間光変調器であるＧＬＶ（登録商標：Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ）などが採用される。光学ヘッド部５０の内部に導入されたパルス光は、空間光変調器などによって所定のパターン形状に成形された光束として基板Ｗの上面に照射され、基板Ｗ上のレジスト等の感光層を露光する。これにより、基板Ｗの上面にパターンが描画される。

基板Ｗの上面には、配置された基準チップ６３０および電極ベース６７０を覆うように紫外線の照射により感光するレジスト（感光材料）が予め形成されており、レーザ発振器５４は、波長３５５ｎｍの紫外線を出射する３倍波固体レーザとされる。もちろん、レーザ発振器５４は基板Ｗの感光材料が感光する波長帯に含まれる他の波長の光を出射するものであってもよい。描画装置１００は、光学ヘッド部５０による露光幅分ずつ基板Ｗを副走査方向にずらしながら、主走査方向へのパターンの描画を所定回数繰り返すことにより、基板Ｗの描画領域全面にパターンを形成する。

アライメントカメラ（「撮影部」）６０は、基板Ｗの撮影を行うことによって、基板Ｗの上面の複数箇所に予め形成された図示省略のアライメントマークや、半導体チップ６４０の上面に形成されたアライメントマーク６９などの画像を含むモニター画像４２（図３）を生成する。モニター画像４２は、基板Ｗの位置および角度の検出や、半導体チップ６４０の位置および角度の検出に用いられる。アライメントカメラ６０は、基板Ｗ上のレジストの下層に設けられた電極などの配線パターンをも撮影可能となっている。アライメントカメラ６０は、例えば、デジタルカメラなどにより構成され、梁部材１４３を介して基台１３０に固定されている。

アライメントカメラ６０によりアライメントマークを撮影するときには、まず、描画装置１００は、ステージ１０を最も−Ｙ側の位置（図１、図２中の左側位置）に移動させる。そして、描画装置１００は、図示省略のモニター用の照明部から基板Ｗにモニター用照明光を照射し、アライメントカメラ６０に撮影を実行させることにより、各アライメントマークの画像を含むモニター画像４２を取得する。取得されたモニター画像４２は、アライメントカメラ６０から制御部７０へ送信される。送信されたモニター画像４２は、制御部７０によって光学ヘッド部５０に対する基板Ｗの位置および角度の調整や、所定の基準位置および基準角度に対する半導体チップ６４０の配置誤差の検出などに用いられる。

基板Ｗ上に配置されている半導体チップの金属膜などからなる電極パッドに対してモニター用の照明部から照明光が照射されると、その反射光のうちの赤外光成分が、アライメントカメラ６０に入射する。赤外光成分は、レジストの反応にほとんど寄与せず、レジストを透過できるため電極パッドは撮影され得る。下層が金属膜によって全面覆われている場合は、その下の層を観察することはできないが、通常の基板Ｗでは、電極パッドが全面を覆う可能性は少ない。従って、モニター用の照明部の光源としては赤外光成分を多く含む光を出射可能な光源が採用されることが好ましい。また、アライメントカメラ６０も赤外線領域に感度を有することが好ましい。

制御部７０は、種々の演算処理を実行しつつ、描画装置１００内の各部の動作を制御するための情報処理部である。制御部７０は、例えば、電気的に接続されたＣＰＵ９００（図３）および記憶部７２（図３）などを有するコンピュータを備えて構成される。制御部７０は、また、ＣＰＵ９００と電気的に接続された露光制御部９８０（図３）を備えており、当該コンピュータと露光制御部９８０とは、一つの電装ラック（図示省略）内に配置されている。制御部７０は、上記のステージ移動機構２０、位置パラメータ計測機構３０、光学ヘッド部５０、およびアライメントカメラ６０などと電気的に接続されている。制御部７０は、ＣＰＵ９００が記憶部７２に記憶されたプログラムＰＧ１を読み込んで実行することにより、上記各部の動作制御を行う。また、制御部７０は、配線システム１５０と通信回線を介して接続されている。

制御部７０は、アライメントカメラ６０が基板Ｗの撮影によって生成したモニター画像４２を用いて基板Ｗ上のレジスト層の下層における配線パターンや電極の位置を検出することによって、半導体チップの電極パッドの位置検出を行ない得る。制御部７０は、検出された電極の位置と、基準位置および基準角度の半導体チップに対する予め生成された配線パターンとの比較を行うことによっても、半導体チップの配置誤差を検出することができる。なお、アライメントマークや電極の検出は、モニター画像４２の画素値分布を２次微分することなどによって得られるエッジ信号などに基づいて行われ得る。

配線システム１５０は、ＣＡＤシステムなどにより構成されている。配線システム１５０は、基板Ｗ上に配置された半導体チップ６４０の基準位置および基準角度などを含んだ設計情報４４（図３）を制御部７０に供給する。設計情報４４は、予め記憶部７３に格納されている。また、配線システム１５０は、それぞれ後述する基準ファンアウト配線データ５３０、ネットリスト３５０、および固定配線データ５７０（図３）を制御部７０に供給する。

＜Ａ−２．描画システムの機能構成＞
＜Ａ−２−１．描画システムの全体的な機能構成＞
図３は、実施形態に係る描画システム１の描画動作の制御に関する機能構成の一例を示すブロック図である。図３に示されるように、描画システム１は、配線システム１５０と描画装置１００とを備えて構成されている。

配線システム１５０は、描画システム１の描画動作に関する機能要素として、ＣＰＵ９０１、メモリなどの記憶部７３、液晶表示装置などの表示部７４、キーボートおよびマウスなどを備えて操作者の操作を受け付ける操作受付部７５を主に備えて構成されている。記憶部７３は、ＣＰＵ９０１のワークメモリとしても動作する。ＣＰＵ９０１が記憶部７３に格納されたプログラムＰＧ２に従って演算処理することにより、領域情報取得部９５０、配線データ取得部９６０、ネットリスト生成部９７０、および表示部７４に表示される画像や文字などの表示の制御を行う表示制御部９７２などの機能が実現される。

描画装置１００は、描画動作の制御に関する機能要素として、上述したアライメントカメラ６０、制御部７０、光学ヘッド部５０、およびステージ移動機構２０を主に備えており、これらの要素の動作によって描画動作の制御を行う。

制御部７０は、ＣＰＵ９００およびメモリなどの記憶部７２などを備えたコンピュータを備えて構成されている。制御部７０には、該コンピュータとともに露光制御部９８０がさらに設けられている。該コンピュータ内のＣＰＵ９００がプログラムＰＧ１に従って演算処理することにより、誤差取得部９１０、第１配線データ生成部９３１、第２配線データ生成部９３２および描画データ生成部９４０などの機能が実現される。

領域情報取得部９５０、配線データ取得部９６０、ネットリスト生成部９７０、表示制御部９７２、誤差取得部９１０、第１配線データ生成部９３１、第２配線データ生成部９３２、および描画データ生成部９４０は、配線データ生成装置２を構成する。配線データ生成装置２は、基板Ｗ上に配置された半導体チップ６４０の各電極８３０と、基板Ｗに対して設けられた各電極ベース６７０における接続先の各電極８７０とを、ネットリスト等に規定される所定の接続関係に基づいて電気的に接続する接続配線パターン４２０を示す接続配線データ５２０（図３）を生成する。接続配線パターン４２０は、配線間の電気的な短絡や断線などの配線不良が生じないように生成される。

描画データ生成部９４０は、配線データ生成装置２が生成した接続配線データ５２０に基づいて、描画装置１００用のラスタライズ処理を施された描画データ５８０（図３）を生成する。

記憶部７２は、ＲＯＭおよびＲＡＭなどのメモリなどにより構成されている。記憶部７２には、ＣＰＵ９００が読み取って実行するプログラムＰＧ１などが予め記憶されている。また、記憶部７２は、描画データ生成部９４０が生成した描画データ５８０を記憶するほか、ＣＰＵ９００のワークメモリとしても動作する。

露光制御部９８０は、記憶部７２に記憶された描画データ５８０に基づいて光学ヘッド部５０、およびステージ移動機構２０の各部を制御することにより１ストライプ分の描画を行う。そして、１つのストライプに対する露光記録が終了すると、次の分割領域に対して同様の処理が行われ、ストライプごとに描画が繰り返される。これにより、描画データ５８０の配線パターンが基板Ｗ上に描画される。

＜Ａ−２−２．配線データ生成装置の機能構成＞
図３に示されるように、配線データ生成装置２は、誤差取得部９１０、第１配線データ生成部９３１、第２配線データ生成部９３２、領域情報取得部９５０、配線データ取得部９６０、およびネットリスト生成部９７０を備えて構成される。配線データ生成装置２は、基板Ｗ上に配置された半導体チップ６４０の各電極８３０から基板Ｗ上を延びる接続配線パターン４２０（図１２）を示す接続配線データ５２０（図３）を生成する。

先ず、基準配線パターン４１０（基準配線パターン４１０を示す基準配線データ５１０）の取得処理について説明する。

図４は、基板Ｗの上面に相当する配線空間に配置された基準チップ６３０の一例を示す図である。図５は、図４の基準チップ６３０から配線された基準配線パターン４１０の一例を示す図である。図６は、図５の基準配線パターン４１０を示す図である。

図４では、基準チップ６３０の各電極８３０と、電極ベース６７０の各電極８７０との間にわたる電極間の接続関係がラッツネスト（Ｒａｔ’ｓ Ｎｅｓｔ）２１０によって表示されている。ラッツネスト２１０は、所定の電気的な接続関係を示すネットリスト３１０に規定された電極間の接続関係を、図示したものである。ラッツネスト２１０で互いに接続された電極同士が、配線データ生成装置２により生成される接続配線パターン４２０によって電気的に接続される。

ネットリスト３１０は、設計情報の１つとして予め設定されている。また、操作者が、配線システム１５０を操作して電極間の接続関係を設定することによって、図４に示されるように、配線システム１５０のネットリスト生成部９７０がネットリスト３１０を生成し、配線データ取得部９６０に供給してもよい。

ＣＰＵ９０１は、ネットリスト３１０が規定する接続関係に従って、半導体チップ６４０の各電極８３０と、電極ベース６７０の各電極８７０とがラッツネスト２１０によって接続された画像を表示部７４（より詳細には、表示部７４に表示されるＧＵＩ）に表示する。操作者は、表示部７４に表示されたラッツネスト２１０の状態を参照しつつ、表示部７４に表示された半導体チップ６４０の画像をマウスで移動させることなどによって半導体チップ６４０の配置を行う。なお、各電極ベース６７０は、設計情報に基づいて、予め所定の各位置に、当該位置を変更できない状態で配置されている。

半導体チップ６４０の配置が決定すると、操作者が表示部７４に表示されたＧＵＩを介して半導体チップ６４０の配置が決定したことを確定する操作を行うことにより、その状態の半導体チップ６４０が基準チップ６３０として設定される（図４の状態）。また、当該、半導体チップ６４０の位置および角度が、基準位置および基準角度として記憶部７３に記録される。すなわち、基準チップ６３０は、所定の基準位置および所定の基準角度で半導体チップ６４０を基板Ｗ上に配置したチップ状態を表現している。基準位置および基準角度は、必ずしも半導体チップ６４０の設計通りの位置および角度である必要は無く、操作者によって種々の値を設定され得る。

基準チップ６３０が設定されると、配線データ取得部９６０（「基準配線データ取得部」）は、基準チップ６３０の各電極８３０と各電極ベース６７０の各電極８７０とを、ネットリスト３１０に従って電気的な短絡や断線などの配線不良が生じないように接続する基準配線パターン４１０（図６）を生成し、生成された基準配線パターン４１０を示す基準配線データ５１０（図３、図６）を取得する。基準配線パターン４１０は、基準チップ６３０に対して付与される接続配線パターンである。取得された基準配線データ５１０は、ネットリスト生成部９７０に供給される。配線データ取得部９６０が、描画システム１の外部の配線システムを用いて予め設定された基準配線パターン４１０を示す基準配線データ５１０を取得してもよい。

図７は、基準配線パターン４１０に対する基準チップ領域７３０と再配線領域７５０の設定例を示す図である。図７は、図１５を参照して後述する表示部７４に表示されるＧＵＩにおける画像表示領域８４に表示される画像である。

領域情報取得部９５０は、基準チップ領域７３０と再配線領域７５０との双方の領域を規定する領域情報９１（図３）を取得する。基準チップ領域７３０は、基板Ｗ上に配置された基準チップ６３０（基準チップ６３０の領域）を表現するように基準配線パターン４１０に対して予め設定された領域である。再配線領域７５０は、基準チップ領域７３０と隣接するように基準配線パターン４１０に対して予め設定されている。再配線領域７５０は、基準配線パターン４１０のうち再配線の対象となる対象配線パターン４５０を囲む。基準チップ領域７３０、再配線領域７５０は、例えば、表示部７４のＧＵＩに表示された基準配線パターン４１０の画像上で操作者によって予め設定される。

領域情報取得部９５０は、基準チップ領域７３０に基づいて、基準配線パターン４１０のうち基準チップ領域７３０内の部分を基準ファンアウト配線４３０（図１０）として取得し、基準ファンアウト配線４３０を示す基準ファンアウト配線データ５３０（図３）を生成する。基準ファンアウト配線データ５３０は、第１配線データ生成部９３１に供給される。

また、電極ベース６７０は、所定の基準位置に所定の基準角度で配置されているため、配置誤差が無い。このため、電極ベース６７０の上面の配線パターンは、半導体チップ６４０の配置誤差４６に拘わらず一定となる。基板Ｗの上面に配置された電極ベース６７０に相当する領域は、設計情報等に基づいて固定配線パターン領域７７０としてデフォルト設定される。基準配線パターン４１０のうち固定配線パターン領域７７０内の部分は、半導体チップ６４０の配置誤差４６に拘わらず一定の固定配線パターン４７０（図１０）である。配線データ取得部９６０は、固定配線パターン４７０を示す固定配線データ５７０（図３）を生成する。固定配線データ５７０は、描画データ生成部９４０に供給される。

また、領域情報取得部９５０が、例えば、半導体チップ６４０の基準位置および基準角度と、半導体チップ６４０のサイズ情報に基づいて、基準位置に基準角度で配置された半導体チップ６４０の存在範囲を求めることなどによって基準チップ領域７３０を設定してもよい。この場合において、領域情報取得部９５０は、例えば、基準チップ領域７３０と固定配線パターン領域７７０のそれぞれの分布範囲に基づいて、基準チップ領域７３０と固定配線パターン領域７７０との間の領域を再配線領域７５０として特定してもよい。

図１５〜図１７は、表示部７４に表示されるＧＵＩ（Graphical User Interface）の一例をそれぞれ示す図である。

図１５のＧＵＩは、半導体チップの配置を行うインタフェースを表示するタブ８１が選択されている。画像表示領域８４には、後述する図１６のＧＵＩに表示される複数のブロックＡの１つが選択されて表示されている。ブロックＡは、基準チップ６３０の各電極８３０と、４つの電極ベース６７０の各電極８７０と、配線データ取得部９６０が生成した基準配線パターン４１０とを含んでいる。画像表示領域８４に表示されるブロックＡの画像は、基準配線パターン４１０とその周囲部分とのそれぞれの画像を含む配線領域画像である。基準チップ領域７３０は、配線領域画像上で矩形によって設定可能に構成されている。これにより、基準チップ領域７３０の設定が容易になる。当該矩形は、画像表示領域８４の２次元の直交座標系の何れかの座標軸に平行な４辺を有する。例えば、図１５の例では、操作者の操作によって、基準配線パターン４１０に対して電極８３０の右側に１つの再配線領域７５０が矩形によって設定されている。また、画像表示領域８４の下方に設けられた編修ボックスに、上下左右の別を所定の様式で入力することや、プルダウンメニューで選択することによって、再配線領域７５０に対して、基準チップ領域７３０が、上下左右の何れの側に在るかを設定することもできる。基準チップ領域７３０は、再配線領域７５０に隣接して設けられる。また、図７を参照して上述したように、固定配線パターン４７０を囲む固定配線パターン領域７７０は、画像表示領域８４に表示される配線パターンの画像上でデフォルト設定される。これにより、操作者の作業負担が軽減される。

表示制御部９７２は、基準配線パターン４１０とその周囲部分とのそれぞれの画像を含む画像（「配線領域画像」）上で基準チップ領域７３０と再配線領域７５０とを設定可能とする図５のＧＵＩを表示部７４に表示させる。領域情報取得部９５０は、当該ＧＵＩを介して設定された基準チップ領域７３０と再配線領域７５０とに基づいて双方の領域を規定する領域情報９１を取得する。

図１６のＧＵＩは、基板Ｗに設けられる複数のブロックの配置を設定するためのタブ８２が選択されている。画像表示領域８４には、基板Ｗの一部が表示されており、この基板Ｗには、操作者の操作によって複数のブロックＡが配置されている。各ブロックＡは、同一サイズの矩形によって表示されている。

図１７のＧＵＩは、ＲＩＰ用のパラメータを設定するためのタブ８３が選択されている。画像表示領域８４には、基板Ｗの一部が表示されており、基板Ｗには、各ブロックＡに関して描画データ生成部９４０が生成する描画データ５８０が、配線システム１５０において模擬的に生成されて表示されている。操作者は、各ブロックＡに配置される各半導体チップ６４０の位置、角度を変更して、描画データ５８０を模擬的に生成し、その結果を画像表示領域８４において確認することができる。

図８は、基準チップ領域７３０と再配線領域７５０ａとを示す図である。再配線領域７５０ａは、再配線領域の他の設定例である。図９は、図８で設定されている再配線領域７５０ａを示す図である。

表示制御部９７２が表示部７４に表示するＧＵＩは、基準チップ領域７３０と、基準チップ領域７３０を包囲する再配線領域７５０ａの外周縁とを設定可能に構成されている。操作者が、ＧＵＩの画像表示領域８４に表示される配線領域画像上で再配線領域７５０ａの外周縁を設定することにより、領域情報取得部９５０は、当該外周縁に内包された領域のうち基準チップ領域７３０以外の領域を、再配線領域７５０ａとして設定することができる。

図１０は、図７の各再配線領域７５０内の対象配線パターン４５０のラッツネスト２５０を示す図である。

ネットリスト生成部９７０は、基準配線パターン４１０のうち再配線領域７５０に囲まれる対象配線パターン４５０（図７）の各配線について、再配線領域７５０と基準チップ領域７３０との境界線上の一端９３（図７、図１０）と、他端９７（図７、図１０）とを領域情報９１に基づいてそれぞれ特定することにより、特定された各一端９３と各他端９７との電気的な接続関係を示すリストであるネットリスト３５０（図３）を生成する。ネットリスト３５０は、ラッツネスト２５０（図１０）として表示されている。ネットリスト３５０には、各一端９３と各他端９７のそれぞれの端点の位置情報も含まれている。

誤差取得部９１０は、基板Ｗ上での所定の基準位置および所定の基準角度に対する半導体チップ６４０の配置誤差４６（図３）を取得する。より詳細には、誤差取得部９１０は、図１１に示される半導体チップ６４０を撮影したモニター画像４２から基板Ｗ上での半導体チップ６４０の実際の位置と角度とを検出し、これらを設計情報４４に含まれた基準位置および基準角度と比較することにより配置誤差４６を取得する。配置誤差４６は、第１配線データ生成部９３１、第２配線データ生成部９３２に供給される。

図１２は、図１１の半導体チップ６４０に対して生成された接続配線パターン４２０の一例を示す図である。

第１配線データ生成部９３１は、基準チップ６３０に対する基準ファンアウト配線４３０（図１０）の位置および角度と、基板Ｗ上の半導体チップ６４０に対する半導体チップ６４０のファンアウト配線４４０（図１２）の位置および角度とが、配置誤差４６に拘わらず同じになるファンアウト配線４４０を示すファンアウト配線データ５４０（図３）を生成する。基準ファンアウト配線４３０は、基準配線パターン４１０のうち基準チップ領域７３０に含まれる部分である。

第２配線データ生成部９３２は、半導体チップ６４０のファンアウト配線４４０に接続するように配置誤差に応じて対象配線パターン４５０（図７）を再配線することによって新たな配線パターン４６０（図１２）を示す配線データ５６０（図３）を生成する。より詳細には、第２配線データ生成部９３２は、基準チップ６３０に対する対象配線パターン４５０の各一端９３（図７）の位置関係と、基板Ｗ上の半導体チップ６４０に対する新たな配線パターン４６０の各一端９４（図１２）の位置関係との双方の位置関係が、配置誤差４６に拘わらず同じになるように新たな配線パターン４６０の各一端９４の位置を決定し、決定した各位置とネットリスト３５０（図３）とに基づいて新たな配線パターン４６０を示す配線データ５６０（図３）を生成する。

図１４は、２つの半導体チップ６４０ａ、６４０ｂ間で配線される接続配線パターンの一例として接続配線パターン４２０ａを示す図である。半導体チップ６４０ａ、６４０ｂの何れのチップも、対応する所定の基準位置および基準角度に対して、対置誤差を有している。

配線データ生成装置２は、基準位置に基準姿勢で配置された半導体チップ６４０ａ、６４０ｂの電極８３０間を接続する基準配線パターンを生成し、基準パターンに対して、半導体チップ６４０ａ、６４０ｂに対応する基準チップ領域をそれぞれ設定し、再配線領域を設定する。配線データ生成装置２は、基準配線パターンのうち各基準チップ領域に含まれる各基準ファンアウト配線を求める。配線データ生成装置２は、基準配線パターンのうち再配線領域に含まれる再配線の対象である対象配線パターンについて、各基準チップ領域と、再配線領域との境界における各端点を特定し、端点間の接続関係を規定するネットリストを作成する。配線データ生成装置２は、半導体チップ６４０ａ、６４０ｂの各基準ファンアウト配線から配置誤差に応じた各ファンアウト配線を作成する。配線データ生成装置２は、ネットリストに基づいて、配置誤差に応じて半導体チップ６４０ａ、６４０ｂの各電極８３０間を接続する配線パターンを生成し、生成した配線パターンと、各ファンアウト配線を合成することで、接続配線パターン４２０ａを作成することができる。

＜Ａ−３．描画システムの動作＞
図１８、図１９は、描画システム１の動作の一例を示すフローチャートである。より詳細には、図１８は、描画システム１のうち配線システム１５０において行われる動作の一例を示し、図１９は描画システム１の動作のうち描画装置１００において行われる動作の一例を示す。

先ず、配線システム１５０の表示部７４に表示されるＧＵＩの画像表示領域８４に、基準チップ６３０と、各電極ベース６７０とが表示されている状態で、操作者が、操作受付部７５を用いて画像表示領域８４の画像上で基準チップ６３０の各電極８３０と、各電極ベース６７０の各電極８７０との間の接続関係を設定する操作を行う。これにより、配線システム１５０のネットリスト生成部９７０が各電極８３０と各８７０との間の接続関係を規定するネットリスト３１０（図４）を生成する（図１８のステップＳ１０）。ネットリスト生成部９７０は、予め設定されて記憶部７３に格納されているネットリスト３１０を読み出すことによりネットリスト３１０を取得してもよい。

表示制御部９７２は、ネットリスト３１０が規定する接続関係に従って、半導体チップ６４０の各電極８３０と、電極ベース６７０の各電極８７０とがラッツネスト２１０によって接続された画像を、表示部７４に表示されるＧＵＩの画像表示領域８４に表示する。操作者は、表示部７４に表示されたラッツネスト２１０の状態を参照しつつ、表示部７４に表示された半導体チップ６４０の画像を操作受付部７５のマウスで移動させることなどによって半導体チップ６４０の配置を行う（図１８のステップＳ２０）。なお、各電極ベース６７０は、設計情報に基づいて、画像表示領域８４の所定の各位置に、当該位置を変更できない状態で配置される。

半導体チップ６４０が配置されると、操作者が表示部７４に表示されたＧＵＩを介して半導体チップ６４０の配置が決定したことを確定する操作を行うことにより、その状態の半導体チップ６４０が基準チップ６３０として設定される（図４の状態）。また、当該、半導体チップ６４０の位置および角度が、基準位置および基準角度として設定される。基準位置および基準角度は、設計情報４４に含まれる。基準位置および基準角度を設定された設計情報４４は、記憶部７３に記録される。

基準チップ６３０が設定されると、配線データ取得部９６０は、基準チップ６３０の各電極８３０と各電極ベース６７０の各電極８７０とを、ネットリスト３１０に従って、電気的な短絡や断線などの配線不良が生じないように接続する基準配線パターン４１０（図６）を生成する（図１８のステップＳ３０）。配線データ取得部９６０は、生成した基準配線パターン４１０を示す基準配線データ５１０（図３、図６）を取得する。取得された基準配線データ５１０は、ネットリスト生成部９７０に供給される。

生成された基準配線パターン４１０は、表示部７４に表示されたＧＵＩの画像表示領域８４に表示される。操作者が、操作受付部７５によってＧＵＩを操作することで、基準チップ領域７３０、再配線領域７５０を設定する（図１８のステップＳ４０）。なお、固定配線パターン領域７７０は、デフォルト設定される。

基準チップ領域７３０、再配線領域７５０が設定されると、領域情報取得部９５０は、基準チップ領域７３０と再配線領域７５０との双方の領域をそれぞれ規定する領域情報９１（図３）を取得する（図１８のステップＳ５０）。領域情報９１は、配線データ取得部９６０、ネットリスト生成部９７０に供給される。

配線データ取得部９６０は、基準チップ領域７３０に基づいて基準ファンアウト配線４３０（図１０）を示す基準ファンアウト配線データ５３０（図３）を生成するとともに、固定配線パターン領域７７０に基づいて固定配線パターン４７０（図１０）を示す固定配線データ５７０（図１０）を生成する（図１８のステップＳ６０）。

ネットリスト生成部９７０は、基準配線パターン４１０のうち再配線領域７５０に囲まれる対象配線パターン４５０（図７）の各配線について、再配線領域７５０と基準チップ領域７３０との境界線上の一端９３（図７、図１０）と、他端９７（図７、図１０）とを領域情報９１に基づいてそれぞれ特定することにより、特定された各一端９３と各他端９７との電気的な接続関係を示すリストであるネットリスト３５０（図３）を生成する（図１８のステップＳ７０）。ネットリスト３５０は、ラッツネスト２５０（図１０）として表示されている。ネットリスト３５０には、各一端９３と各他端９７のそれぞれの端点の位置情報も含まれている。

配線システム１５０は、基準ファンアウト配線データ５３０、固定配線データ５７０、およびネットリスト３５０を描画装置１００にインポートする（図１８のステップＳ８０）。具体的には、基準ファンアウト配線データ５３０は、第１配線データ生成部９３１に、固定配線データ５７０は、描画データ生成部９４０に、ネットリスト３５０は、第２配線データ生成部９３２に、それぞれエクスポートされる。

次に、ネットリスト３５０等をエクスポートされた描画装置１００の動作について説明する。

先ず、描画装置１００の基板収納カセット１１０に収容されている未処理の基板Ｗが、ステージ１０にロードされる（図１９のステップＳ１１０）。基板Ｗの上面には、半導体チップ６４０および電極ベース６７０が配置されている状態で、これらを覆うようにレジスト（感光材料）の層が予め形成されている。

アライメントカメラ６０がステージ１０に保持されている基板Ｗの上面のうち半導体チップ６４０が配置されている部分を撮影する。半導体チップ６４０が撮影されているモニター画像４２は、アライメントカメラ６０から制御部７０の誤差取得部９１０に供給される。差取得部９１０は、モニター画像４２から基板Ｗ上での半導体チップ６４０の実際の位置と角度とを計測（図１９のステップＳ１２０）し、これらを設計情報４４に含まれた基準位置および基準角度と比較することにより配置誤差４６を取得する。配置誤差４６は、第１配線データ生成部９３１、第２配線データ生成部９３２に供給される。

次に、描画装置１００は、半導体チップ６４０に対する接続配線パターン４２０（図１３）を示す接続配線データ５２０（図２）の生成を行う（図１９のステップＳ１３０）。具体的には、第１配線データ生成部９３１は、アフィン変換によって、基準チップ６３０に対する基準ファンアウト配線４３０（図１０）の位置および角度と、基板Ｗ上の半導体チップ６４０に対する半導体チップ６４０のファンアウト配線４４０（図１２）の位置および角度とが、配置誤差４６に拘わらず同じになるファンアウト配線４４０を示すファンアウト配線データ５４０（図３）を生成する。また、第２配線データ生成部９３２は、半導体チップ６４０のファンアウト配線４４０に接続するように配置誤差に応じて対象配線パターン４５０（図７）を再配線することによって新たな配線パターン４６０（図１２）を示す配線データ５６０（図３）を生成する。より詳細には、第２配線データ生成部９３２は、アフィン変換によって、基準チップ６３０に対する対象配線パターン４５０の各一端９３（図７）の位置関係と、基板Ｗ上の半導体チップ６４０に対する新たな配線パターン４６０の各一端９４（図１２）の位置関係との双方の位置関係が、配置誤差４６に拘わらず同じになるように新たな配線パターン４６０の各一端９４の位置を決定し、決定した各位置とネットリスト３５０（図３）とに基づいて新たな配線パターン４６０を示す配線データ５６０（図３）を生成する。生成されたファンアウト配線データ５４０、配線データ５６０は、描画データ生成部９４０に供給される。また、描画データ生成部９４０には、配線システム１５０から固定配線データ５７０が供給されている。描画データ生成部９４０は、ファンアウト配線データ５４０、配線データ５６０、および固定配線データ５７０を合成して接続配線パターン４２０を示す接続配線データ５２０を生成する（図１９のステップＳ１３０）。

描画データ生成部９４０は、接続配線データ５２０にＲＩＰを施して描画データ５８０に変換する前に、生成した接続配線データ５２０が、所定の配線ルールに従っているか否かを確認するデザインルールチェックを行う（図１９のステップＳ１４０）。

ステップＳ１４０の確認の結果、接続配線データ５２０の品質が判定基準を満たさない場合には、描画装置１００は、再度、ステップＳ１３０の処理を行って、再びデザインルールチェックを行う。ステップＳ１４０の確認の結果、接続配線データ５２０の品質が判定基準を満たしていれば、描画データ生成部９４０は、接続配線データ５２０に描画装置１００用のＲＩＰを施してラスタデータ形式の描画データ５８０を生成する（図１９のステップＳ１５０）。描画データ５８０は、記憶部７２に記憶される。

露光制御部９８０は、記憶部７２に記憶された描画データ５８０に基づいて光学ヘッド部５０、およびステージ移動機構２０の各部を制御して基板Ｗの露光処理を行うことにより、描画データ５８０が示す配線パターン接続配線パターン４２０を基板Ｗ上に描画する（図１９のステップＳ１６０）。

露光処理が終了すると、処理済みの基板Ｗは、ステージ１０からアンロードされて、基板収納カセット１１０に収容される（図１９のステップＳ１７０）。

なお、基準配線データ５１０、接続配線データ５２０、基準ファンアウト配線データ５３０、ファンアウト配線データ５４０、固定配線データ５７０は、例えば、ＧＤＳフォーマットなどのマスクＣＡＤ用のフォーマットで生成される。

以上のように構成された実施形態に係る配線データ生成装置によれば、基準位置に基準角度で基準チップ６３０が配置された状態で基準チップ領域７３０の基準ファンアウト配線４３０を示す基準ファンアウト配線データ５３０が生成され、再配線領域７５０の対象配線パターン４５０についてネットリスト３５０が生成される。そして、半導体チップ６４０の配置誤差４６に応じて、基準ファンアウト配線４３０から基板Ｗ上の半導体チップ６４０についてのファンアウト配線４４０が生成され、ネットリスト３５０に基づいて、半導体チップ６４０のファンアウト配線４４０に接続するように対象配線パターン４５０が配置誤差４６に応じて再配線されて新たな配線パターン４６０が生成される。従って、配線領域が狭く、半導体チップ６４０に位置および角度に関する配置誤差がある場合でも、配線漏れの発生を抑制しつつ配線データを生成できる。

また、以上のように構成された実施形態に係る配線データ生成装置によれば、基準配線パターン４１０とその周囲部分とのそれぞれの画像を含む配線領域画像上で基準チップ領域７３０と再配線領域７５０とを設定可能とするＧＵＩが表示部７４に表示される。そして、領域情報取得部９５０は、ＧＵＩを介して設定された基準チップ領域７３０と再配線領域７５０とに基づいて双方の領域を規定する領域情報９１を取得する。これにより、基準チップ領域７３０、再配線領域７５０の指定に関する操作者の作業負担が軽減される。

また、以上のように構成された実施形態に係る配線データ生成装置によれば、表示部７４に表示されるＧＵＩは、配線領域画像上で基準チップ領域７３０を矩形によって設定可能に構成されている。従って、基準チップ領域７３０の設定がさらに容易になる。

また、以上のように構成された実施形態に係る配線データ生成装置によれば、表示部７４に表示されるＧＵＩは、基準チップ領域７３０と、基準チップ領域７３０を包囲する７５０ａの外周縁とを配線領域画像上で設定することにより、外周縁に内包された領域のうち基準チップ領域７３０以外の領域を再配線領域７５０ａとして設定可能に構成されている。従って、再配線領域７５０ａの設定が容易になる。

また、以上のように構成された実施形態に係る配線データ生成装置によれば、表示部７４に表示されるＧＵＩは、基準配線パターン４１０のうち配置誤差４６に拘わらず一定である固定配線パターン４７０を含む領域が、配線パターン画像上でデフォルト設定されている。従って、固定配線パターン４７０の設定に係る作業負担が軽減される。

本発明は詳細に示され記述されたが、上記の記述は全ての態様において例示であって限定的ではない。したがって、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 描画システム
２ 配線データ生成装置
１００ 描画装置
４２ モニター画像
４４ 設計情報
４６ 配置誤差
４１０ 基準配線パターン
４２０ 接続配線パターン
４３０ 基準ファンアウト配線
４４０ ファンアウト配線
４６０ 配線パターン
５１０ 基準配線データ
５２０ 接続配線データ
５３０ 基準ファンアウト配線データ
５４０ ファンアウト配線データ
５６０ 配線データ
７０ 制御部
２１０，２５０ ラッツネスト
３１０，３５０ ネットリスト

Claims (8)

1. 基板上に配置された半導体チップの各電極から前記基板上を延びる接続配線パターンを示す配線データの生成装置であって、
   所定の基準位置および所定の基準角度で前記半導体チップを前記基板上に配置したチップ状態によって基準チップを定義し、
   前記基準チップに対して付与される前記接続配線パターンによって基準配線パターンを定義したとき、
   予め設定された前記基準配線パターンを示す基準配線データを取得する基準配線データ取得部と、
   前記基板上に配置された前記基準チップを表現するように前記基準配線パターンに対して予め設定された基準チップ領域と、前記基準配線パターンのうち再配線の対象となる対象配線パターンを囲んで前記基準チップ領域と隣接するように前記基準配線パターンに対して予め設定された再配線領域との双方の領域を規定する領域情報を取得する領域情報取得部と、
   前記基準配線パターンのうち前記再配線領域に囲まれる前記対象配線パターンの各配線について、前記再配線領域と前記基準チップ領域との境界線上の一端と、他端とを前記領域情報に基づいてそれぞれ特定することにより、特定された各一端と各他端との電気的な接続関係を示すネットリストを生成するネットリスト生成部と、
   前記基準位置および前記基準角度に対する前記半導体チップの配置誤差を取得する誤差取得部と、
   を備え、
   前記基準配線パターンのうち前記基準チップ領域に含まれる部分によって基準ファンアウト配線を定義したとき、
   前記基準チップに対する前記基準ファンアウト配線の位置および角度と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および角度とが、前記配置誤差に拘わらず同じになるように、当該ファンアウト配線を示すファンアウト配線データを生成する第１配線データ生成部と、
   前記対象配線パターンを、前記半導体チップのファンアウト配線に接続するように前記配置誤差に応じて再配線することによって新たな配線パターンを示す配線データを生成する第２配線データ生成部と、
   をさらに備え、
   前記第２配線データ生成部は、
   前記基準チップに対する前記対象配線パターンの前記各一端の位置関係と、前記基板上の前記半導体チップに対する前記新たな配線パターンの各一端の位置関係との双方の位置関係が、前記配置誤差に拘わらず同じになるように前記新たな配線パターンの各一端の位置を決定し、決定した各位置と前記ネットリストとに基づいて前記新たな配線パターンを示す配線データを生成する、配線データの生成装置。
2. 請求項１に記載の配線データの生成装置であって、
   画像を表示可能な表示部と、
   前記基準配線パターンとその周囲部分とのそれぞれの画像を含む配線領域画像上で前記基準チップ領域と前記再配線領域とを設定可能とするＧＵＩを前記表示部に表示させる表示制御部と、
   を更に備え、
   前記領域情報取得部は、前記ＧＵＩを介して設定された前記基準チップ領域と前記再配線領域とに基づいて双方の領域を規定する領域情報を取得する、配線データの生成装置。
3. 請求項２に記載の配線データの生成装置であって、
   前記ＧＵＩは、
   前記配線領域画像上で前記基準チップ領域を矩形によって設定可能に構成されている、配線データの生成装置。
4. 請求項２または請求項３に記載の配線データの生成装置であって、
   前記ＧＵＩは、
   前記基準チップ領域と、前記基準チップ領域を包囲する前記再配線領域の外周縁とを前記配線領域画像上で設定することにより、前記配線領域画像の前記外周縁に内包された領域のうち前記基準チップ領域以外の領域を前記再配線領域として設定可能に構成されている、配線データの生成装置。
5. 請求項２から請求項４の何れか１つの請求項に記載の配線データの生成装置であって、
   前記ＧＵＩは、
   前記基準配線パターンのうち前記配置誤差に拘わらず一定である固定配線パターンを含む領域が、前記配線領域画像上でデフォルト設定されている、配線データの生成装置。
6. 請求項１から請求項５の何れか１つの請求項に記載の配線データの生成装置を備えた描画システムであって、
   露光用のマスクを使用せずに前記基板を露光する光学ヘッド部と、
   前記基板が載置され、前記光学ヘッド部に対して相対移動するステージと、
   前記基板上に配置された前記半導体チップを撮影する撮影部と、
   前記生成装置がそれぞれ生成した前記半導体チップのファンアウト配線を示すファンアウト配線データと前記新たな配線パターンを示す配線データとに基づいて当該描画システム用のラスタライズ処理を施された描画データを生成する描画データ生成部と、
   をさらに備え、
   前記生成装置の前記誤差取得部は、前記撮影部が撮影した前記半導体チップの画像に基づいて前記配置誤差を取得し、
   当該描画システムは、
   前記描画データ生成部が生成した前記描画データに基づいて前記光学ヘッド部により前記ステージ上に載置された前記基板を直接露光する、描画システム。
7. 基板上に配置された半導体チップの各電極から前記基板上を延びる接続配線パターンを示す配線データの生成方法であって、
   所定の基準位置および所定の基準角度で前記半導体チップを前記基板上に配置したチップ状態によって基準チップを定義し、
   前記基準チップに対して付与される前記接続配線パターンによって基準配線パターンを定義したとき、
   予め設定された前記基準配線パターンを示す基準配線データを取得する基準配線データ取得ステップと、
   前記基板上に配置された前記基準チップを表現する基準チップ領域と、前記基準チップ領域と隣接して前記基準配線パターンのうち再配線の対象となる対象配線パターンを囲む再配線領域とを前記基準配線パターンに対して設定する領域設定ステップと、
   設定された前記基準チップ領域と前記再配線領域とを規定する領域情報を取得する領域情報取得ステップと、
   前記基準配線パターンのうち前記再配線領域に囲まれる前記対象配線パターンの各配線について、前記再配線領域と前記基準チップ領域との境界線上の一端と、他端とを前記領域情報に基づいてそれぞれ特定することにより、特定された各一端と各他端との電気的な接続関係を示すネットリストを生成するネットリスト生成ステップと、
   前記基準位置および前記基準角度に対する前記半導体チップの配置誤差を取得する誤差取得ステップと、
   を備え、
   前記基準配線パターンのうち前記基準チップ領域に含まれる部分によって基準ファンアウト配線を定義したとき、
   前記基準チップに対する前記基準ファンアウト配線の位置および角度と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および角度とが、前記配置誤差に拘わらず同じになるように、当該ファンアウト配線を示すファンアウト配線データを生成する第１配線データ生成ステップと、
   前記対象配線パターンを、前記半導体チップのファンアウト配線に接続するように前記配置誤差に応じて再配線することによって新たな配線パターンを示す配線データを生成する第２配線データ生成ステップと、
   をさらに備え、
   前記第２配線データ生成ステップは、
   前記基準チップに対する前記対象配線パターンの前記各一端の位置関係と、前記基板上の前記半導体チップに対する前記新たな配線パターンの各一端の位置関係との双方の位置関係が、前記配置誤差に拘わらず同じになるように前記新たな配線パターンの各一端の位置を決定し、決定した各位置と前記ネットリストとに基づいて前記新たな配線パターンを示す配線データを生成するステップである、配線データの生成方法。
8. 請求項７に記載の配線データの生成方法であって、
   前記領域設定ステップは、
   前記基準配線パターンとその周囲部分とのそれぞれの画像を含む配線領域画像上で前記基準チップ領域と前記再配線領域とを設定可能とするＧＵＩを介した操作によって前記基準チップ領域と前記再配線領域とを設定するステップである、配線データの生成方法。