JPH0831404B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831404B2 JPH0831404B2 JP63041073A JP4107388A JPH0831404B2 JP H0831404 B2 JPH0831404 B2 JP H0831404B2 JP 63041073 A JP63041073 A JP 63041073A JP 4107388 A JP4107388 A JP 4107388A JP H0831404 B2 JPH0831404 B2 JP H0831404B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- area
- integrated circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に係り、特に半導
体ウエハ全面にわたるような大規模集積回路装置の製造
方法に関するものである。
体ウエハ全面にわたるような大規模集積回路装置の製造
方法に関するものである。
〔従来の技術〕 半導体集積回路は年々大規模化されており、10〜20mm
角のチップの大きさを持つものも珍しくない。しかしな
がら、より多機能な大規模集積回路装置を得るために、
半導体ウエハ全面（約直径70mm〜150mm）を使用して、
１つの集積回路チップにしてしまおうという試みがなさ
れている。これはウエハスケールインテグレーション
（Wafer Scale Integration:WSI）と呼ばれている。
角のチップの大きさを持つものも珍しくない。しかしな
がら、より多機能な大規模集積回路装置を得るために、
半導体ウエハ全面（約直径70mm〜150mm）を使用して、
１つの集積回路チップにしてしまおうという試みがなさ
れている。これはウエハスケールインテグレーション
（Wafer Scale Integration:WSI）と呼ばれている。
ウエハ全面にわたって、半導体集積回路装置を作製す
るためには、ウエハと同等の大きさの半導体マスクを利
用して回路を焼き付けていく方法が一般的であるが、こ
の方法では、半導体集積回路装置を作製していく工程の
種々の要因（例えばウエハの反り等）で２μｍ以下の精
度の微細加工は難しい。このため、高集積化のためにウ
エハ全体に回路を焼き付けても個々の半導体集積回路装
置が大きいため、回路としての集積度が上昇しないとい
う問題点があった。
るためには、ウエハと同等の大きさの半導体マスクを利
用して回路を焼き付けていく方法が一般的であるが、こ
の方法では、半導体集積回路装置を作製していく工程の
種々の要因（例えばウエハの反り等）で２μｍ以下の精
度の微細加工は難しい。このため、高集積化のためにウ
エハ全体に回路を焼き付けても個々の半導体集積回路装
置が大きいため、回路としての集積度が上昇しないとい
う問題点があった。
現在１μｍ以下の微細加工は、ステッパという装置を
用いて行っている。この装置は、ウエハをより小さな領
域に区切り、その領域ごとに位置あわせをして回路焼き
付けを行うためのものであり、精度よく微細加工をする
ことができるという利点を持つ。
用いて行っている。この装置は、ウエハをより小さな領
域に区切り、その領域ごとに位置あわせをして回路焼き
付けを行うためのものであり、精度よく微細加工をする
ことができるという利点を持つ。
しかしながら、このステッパという装置を用いて、ウ
エハスケールインテグレーションを行う場合には、第３
図に示すように、半導体ウエハ１上の細かく区切られた
ステッパによる一括露光領域２（個々の領域をそれぞれ
A,B,C……Ｈという）内にある配線穴３同士を相互に配
線４しなければならない。例えば領域Ａと領域Ｂのウエ
ハ面内の相互位置が、設計された位置に対してずれを生
じていない場合には、第４図（ａ）に示すように配線穴
３同士を配線４によって接続できるが、第４図（ｂ）に
示すように、相互位置にずれを生じている配線穴５を持
つ場合には設計に従った配線４では接続できない。
エハスケールインテグレーションを行う場合には、第３
図に示すように、半導体ウエハ１上の細かく区切られた
ステッパによる一括露光領域２（個々の領域をそれぞれ
A,B,C……Ｈという）内にある配線穴３同士を相互に配
線４しなければならない。例えば領域Ａと領域Ｂのウエ
ハ面内の相互位置が、設計された位置に対してずれを生
じていない場合には、第４図（ａ）に示すように配線穴
３同士を配線４によって接続できるが、第４図（ｂ）に
示すように、相互位置にずれを生じている配線穴５を持
つ場合には設計に従った配線４では接続できない。
上記では第３図において領域ＡおよびＢ間の配線を問
題としたが、領域Ａからより遠い領域Ｈとの位置ずれは
より大きいため、状況はより悪化する。
題としたが、領域Ａからより遠い領域Ｈとの位置ずれは
より大きいため、状況はより悪化する。
この発明は、上記の点にかんがみてなされたもので、
電子ビーム，集束イオンビーム，レーザービーム等の描
画装置を用いることにより領域間に位置ずれが生じてい
る場合でも、相互配線を可能としウエハスケールインテ
グレーションされた半導体装置の製造方法を提供するこ
とを目的としている。
電子ビーム，集束イオンビーム，レーザービーム等の描
画装置を用いることにより領域間に位置ずれが生じてい
る場合でも、相互配線を可能としウエハスケールインテ
グレーションされた半導体装置の製造方法を提供するこ
とを目的としている。
この発明に係る半導体装置の製造方法は、半導体ウエ
ハ上に、独立に作製された半導体集積回路領域相互間に
配線を行う方法であって、各半導体集積回路領域内に作
製された位置合わせマークにより配線領域の位置検出を
行い、半導体集積回路領域相互間の配線位置の位置変位
を検出し、位置変位に応じたパターンシフト量を補正し
ながらビーム走査により配線パターンを描画するもので
ある。
ハ上に、独立に作製された半導体集積回路領域相互間に
配線を行う方法であって、各半導体集積回路領域内に作
製された位置合わせマークにより配線領域の位置検出を
行い、半導体集積回路領域相互間の配線位置の位置変位
を検出し、位置変位に応じたパターンシフト量を補正し
ながらビーム走査により配線パターンを描画するもので
ある。
この発明においては、半導体ウエハ上に独立に作製さ
れた半導体集積回路領域相互間の配線位置を検出し、こ
の配線位置に位置変位が存在する場合に、その位置変位
を検出し、この位置変位に応じたパターンシフト量に基
づいてビーム走査により半導体集積回路領域相互間に配
線パターンを描画するようにしたことから、どのような
位置変位に対しても自由度の高い配線が行える。
れた半導体集積回路領域相互間の配線位置を検出し、こ
の配線位置に位置変位が存在する場合に、その位置変位
を検出し、この位置変位に応じたパターンシフト量に基
づいてビーム走査により半導体集積回路領域相互間に配
線パターンを描画するようにしたことから、どのような
位置変位に対しても自由度の高い配線が行える。
以下、この発明の一実施例を図面について説明する。
第１図（ａ）において、破線17の左側のＸ領域および破
線18の右側のＹ領域はステッパにより独立にパターン作
製された領域である。今、Ｘ領域の配線穴６とＹ領域の
配線穴７を配線９により接続することを考える。Ｘ領域
およびＹ領域間において相対的な位置ずれが生じ、配線
穴７がそのあるべき位置から配線穴８の位置に移動して
いる場合には配線９のような設計どうりの配線パターン
を作製しても配線不可能である。
第１図（ａ）において、破線17の左側のＸ領域および破
線18の右側のＹ領域はステッパにより独立にパターン作
製された領域である。今、Ｘ領域の配線穴６とＹ領域の
配線穴７を配線９により接続することを考える。Ｘ領域
およびＹ領域間において相対的な位置ずれが生じ、配線
穴７がそのあるべき位置から配線穴８の位置に移動して
いる場合には配線９のような設計どうりの配線パターン
を作製しても配線不可能である。
これに対して、この発明では、以下のように電子ビー
ム，集束イオンビーム，レーザービーム等の描画機能を
持つ装置を用いることにより、位置ずれを補正した描画
を行い、良好な配線を作製できる。
ム，集束イオンビーム，レーザービーム等の描画機能を
持つ装置を用いることにより、位置ずれを補正した描画
を行い、良好な配線を作製できる。
すなわち、第１図（ａ）において、Ｘ領域に位置合わ
せマーク10,Y領域にも位置合わせマーク11を配線穴６お
よび配線穴８を作製するのと同じ工程でそれぞれステッ
パにより作製しておく。配線パターン作製前に各位置合
わせマーク10,11上をビーム走査することにより位置検
出をおこない、Ｙ領域のＸ領域に対するパターンシフト
量12を計測する。次に第１図（ｂ）に示すように、配線
９をＸ領域に属する配線13、X,Y両領域の境界領域に属
する配線14、Ｙ領域に属する配線15に分割する。分割さ
れた配線13,14はＸ領域の位置合わせマーク10を基準に
して描画し、配線15は、Ｙ領域の位置合わせマーク11を
基準にして描画する。最後に先に計測したＹ領域のＸ領
域に対するパターンシフト量12に基づいて第１図（ｃ）
に示すように、補正パターン16を作製し露光する。以上
の手法により、相互にずれの存在するＸ領域の配線穴
６、Ｙ領域の配線穴８を配線することが可能となる。
せマーク10,Y領域にも位置合わせマーク11を配線穴６お
よび配線穴８を作製するのと同じ工程でそれぞれステッ
パにより作製しておく。配線パターン作製前に各位置合
わせマーク10,11上をビーム走査することにより位置検
出をおこない、Ｙ領域のＸ領域に対するパターンシフト
量12を計測する。次に第１図（ｂ）に示すように、配線
９をＸ領域に属する配線13、X,Y両領域の境界領域に属
する配線14、Ｙ領域に属する配線15に分割する。分割さ
れた配線13,14はＸ領域の位置合わせマーク10を基準に
して描画し、配線15は、Ｙ領域の位置合わせマーク11を
基準にして描画する。最後に先に計測したＹ領域のＸ領
域に対するパターンシフト量12に基づいて第１図（ｃ）
に示すように、補正パターン16を作製し露光する。以上
の手法により、相互にずれの存在するＸ領域の配線穴
６、Ｙ領域の配線穴８を配線することが可能となる。
なお、上記実施例では、ステッパで作製された位置ず
れの存在する領域間での接続を問題としたが、位置変位
の存在する半導体集積回路装置の相互接続にはすべて適
用することができる。例えば第２図に示したような半導
体ウエハで、回路19と回路20を接続することにより、１
つの機能を持つ回路が作製できるとする。回路20を前も
って２つ作製しておき、これを回路20aおよび回路20bと
しておく。半導体作製上の種々の要因により回路20a部
分が不良であった場合には上記の手法を用いて、回路19
と回路20bを接続し、完全な動作を行う大規模集積回路
のチップを作製することができる。
れの存在する領域間での接続を問題としたが、位置変位
の存在する半導体集積回路装置の相互接続にはすべて適
用することができる。例えば第２図に示したような半導
体ウエハで、回路19と回路20を接続することにより、１
つの機能を持つ回路が作製できるとする。回路20を前も
って２つ作製しておき、これを回路20aおよび回路20bと
しておく。半導体作製上の種々の要因により回路20a部
分が不良であった場合には上記の手法を用いて、回路19
と回路20bを接続し、完全な動作を行う大規模集積回路
のチップを作製することができる。
以上説明したようにこの発明は、位置変位の存在する
回路の配線接続を、描画機能を持つ装置で位置検出し、
データ補正、描画という手続きで、パターン作製を行う
ことにより、精度が高く、また、自由度の高い配線が半
導体ウエハ全面にわたって得られる効果がある。
回路の配線接続を、描画機能を持つ装置で位置検出し、
データ補正、描画という手続きで、パターン作製を行う
ことにより、精度が高く、また、自由度の高い配線が半
導体ウエハ全面にわたって得られる効果がある。
第１図はこの発明の一実施例を示すもので、分割して作
製された相対的な位置ずれの存在する領域間における配
線の模式図、第２図はこの発明を大規模な回路の変更，
修正に適用した場合の実施例を示す模式図、第３図はス
テッパにより領域分割して作製された半導体ウエハの模
式図、第４図は分割して作成された領域間における配線
の模式図である。 図において、１は半導体ウエハ、２はステッパによる一
括露光領域、３は配線穴、４は配線、５は位置ずれの存
在する配線穴、６はＸ領域における配線穴、７は位置ず
れのない場合のＹ領域における配線穴、８は位置ずれの
ある場合のＸ領域の配線穴、９は配線、10はＸ領域の位
置合わせマーク、11はＹ領域の位置合わせマーク、12は
Ｙ領域のＸ領域に対するパターンシフト量、13はＸ領域
に属する配線、14は境界領域に属する配線、15はＹ領域
に属する配線、16は補正パターン、17はＸ領域の境界
線、18はＹ領域の境界線、19は１つの機能を持った回
路、20は別種の機能を持った回路、20a,20bは同じ回路
である。 なお、図中、同一符号は同一または相当部分を示す。
製された相対的な位置ずれの存在する領域間における配
線の模式図、第２図はこの発明を大規模な回路の変更，
修正に適用した場合の実施例を示す模式図、第３図はス
テッパにより領域分割して作製された半導体ウエハの模
式図、第４図は分割して作成された領域間における配線
の模式図である。 図において、１は半導体ウエハ、２はステッパによる一
括露光領域、３は配線穴、４は配線、５は位置ずれの存
在する配線穴、６はＸ領域における配線穴、７は位置ず
れのない場合のＹ領域における配線穴、８は位置ずれの
ある場合のＸ領域の配線穴、９は配線、10はＸ領域の位
置合わせマーク、11はＹ領域の位置合わせマーク、12は
Ｙ領域のＸ領域に対するパターンシフト量、13はＸ領域
に属する配線、14は境界領域に属する配線、15はＹ領域
に属する配線、16は補正パターン、17はＸ領域の境界
線、18はＹ領域の境界線、19は１つの機能を持った回
路、20は別種の機能を持った回路、20a,20bは同じ回路
である。 なお、図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−228626（ＪＰ，Ａ) 特開 昭61−245164（ＪＰ，Ａ) 特開 昭63−1032（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体ウエハ上に、独立に作製された半導
体集積回路領域相互間に配線を行う方法であって、前記
各半導体集積回路領域内に作製された位置合わせマーク
により配線領域の位置検出を行い、前記半導体集積回路
領域相互間の配線位置の位置変位を検出し、前記位置変
位に応じたパターンシフト量を補正しながらビーム走査
により配線パターンを描画することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041073A JPH0831404B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041073A JPH0831404B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01215022A JPH01215022A (ja) | 1989-08-29 |
| JPH0831404B2 true JPH0831404B2 (ja) | 1996-03-27 |
Family
ID=12598270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041073A Expired - Lifetime JPH0831404B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831404B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039210B2 (ja) * | 1993-08-03 | 2000-05-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| WO2006102649A2 (en) * | 2005-03-23 | 2006-09-28 | Agere Systems Inc. | A method for manufacturing a device using imprint lithography and direct write technology |
| JP5779145B2 (ja) * | 2012-06-28 | 2015-09-16 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線データの生成装置、生成方法、そのプログラム、および描画装置 |
| JP6321512B2 (ja) | 2014-09-29 | 2018-05-09 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線データの生成装置、生成方法、および描画システム |
| JP7365262B2 (ja) * | 2020-02-21 | 2023-10-19 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線パターン生成装置、描画システム、配線パターン生成方法および配線パターン生成プログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228626A (ja) * | 1985-04-02 | 1986-10-11 | Nippon Kogaku Kk <Nikon> | パタ−ン修正装置 |
| JPS61245164A (ja) * | 1985-04-23 | 1986-10-31 | Seiko Instr & Electronics Ltd | パタ−ン修正装置 |
| JPS631032A (ja) * | 1986-06-20 | 1988-01-06 | Fujitsu Ltd | パタ−ン形成方法 |
-
1988
- 1988-02-24 JP JP63041073A patent/JPH0831404B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01215022A (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370834B1 (en) | Method of manufacturing a semiconductor device | |
| US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| EP0096224B1 (en) | Positioning method for mask set used in ic fabrication | |
| KR102633183B1 (ko) | 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 | |
| EP1128215B1 (en) | Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy | |
| JPH0831404B2 (ja) | 半導体装置の製造方法 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JPS60163110A (ja) | 位置合わせ装置 | |
| US4530604A (en) | Method of aligning a mask and a wafer for manufacturing semiconductor circuit elements | |
| JP2794793B2 (ja) | 露光用マスクの製造方法 | |
| CN115036251B (zh) | 扇出封装晶圆的对位方法及扇出封装晶圆 | |
| JPS6212507B2 (ja) | ||
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19990044106A (ko) | 필름 캐리어용 도체 패턴 전사 방법과 이 방법에 사용되는 마스크 및 필름 캐리어 | |
| JPH09214079A (ja) | 配線基板 | |
| JPS6035514A (ja) | ホトリングラフイパタ−ン | |
| JP4146827B2 (ja) | 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JP2001033942A (ja) | フォトマスク、露光装置、および半導体ウェーハ | |
| JPH05217845A (ja) | アライメント測定用パターン | |
| JPS60192332A (ja) | 位置合わせマ−ク付き半導体基板及びこの基板のマ−ク位置検出方法 | |
| JPS60136326A (ja) | 半導体装置 | |
| KR19980021238A (ko) | 반도체장치의 마스크 정렬 방법 | |
| JPH0562874A (ja) | 半導体装置の製造方法 |